JP2775813B2 - 映像アナログ・デジタル変換装置 - Google Patents
映像アナログ・デジタル変換装置Info
- Publication number
- JP2775813B2 JP2775813B2 JP1042082A JP4208289A JP2775813B2 JP 2775813 B2 JP2775813 B2 JP 2775813B2 JP 1042082 A JP1042082 A JP 1042082A JP 4208289 A JP4208289 A JP 4208289A JP 2775813 B2 JP2775813 B2 JP 2775813B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種のテレビ伝送装置に使用されるアナログ
デジタル（以下、ADと略称する）変換装置に関し、特に
映像信号、いわゆるアナログコンポジツト映像信号を受
けてデジタル映像信号に変換し、そのデジタル映像信号
をメモリ回路に書込み，読出し制御することにより位相
調整されたデジタル映像信号として出力する位置調整機
能をもつ映像AD変換装置に関するものである。
デジタル（以下、ADと略称する）変換装置に関し、特に
映像信号、いわゆるアナログコンポジツト映像信号を受
けてデジタル映像信号に変換し、そのデジタル映像信号
をメモリ回路に書込み，読出し制御することにより位相
調整されたデジタル映像信号として出力する位置調整機
能をもつ映像AD変換装置に関するものである。
従来、この種のAD変換装置としては第２図に示すもの
がある。第２図において、１は入力端子11を経てアナロ
グコンポジツト映像信号ａが供給されるクランプ回路で
あり、このクランプ回路１はその映像信号ａを一定電圧
にクランプした後、出力信号をAD変換回路２に供給す
る。同期分離回路４には同じくコンポジツト映像信号ａ
が供給されており、これはその映像信号ａから同期部分
のみを分離し、その同期信号ｆを検知回路10に供給す
る。また、入力端子12からの基準同期信号ｂが検知回路
10に供給されている。これにより、検知回路10では、同
期分離回路４からの同期信号ｆが正常な場合はそのまま
出力するが、無信号の場合は入力端子12から供給される
基準同期信号ｂへ切替えて出力する。そして、この出力
信号は、入力端子13から基準サブキヤリア信号ｃが供給
されるバースト制御発振（以下、BCOと略称する）回路
６に供給される。さらに、クランプ回路１からの出力信
号もBCO回路６に供給されている。そのため、BCO回路６
では、クランプ回路１からの出力信号が正常な場合はこ
の信号に同期したクロツク信号ｇを発生させるが、クラ
ンプ回路１からの出力信号がモノクロ信号の場合は、基
準サブキヤリア信号ｃからクロツク信号ｇを発生させ
る。そしてこのクロツク信号ｇがAD変換回路２とライト
アドレス発生回路７へ供給されると、このAD変換回路２
はそのクロツク信号ｇによりクランプ回路１でクランプ
されたアナログコンポジツト映像信号をデジタル映像信
号に変換し、その出力信号をメモリ回路３に供給する。
また、ライトアドレス回路８では入力信号の位相に対応
したライトアドレス信号を発生させ、その信号を書込み
信号としてメモリ回路３に供給する。一方、入力端子14
からの基準クロツク信号ｅはリードアドレス発生回路８
に供給されており、このリードアドレス発生回路８は出
力信号の位相に対応するリードアドレス信号を発生さ
せ、その信号を読出し信号としてメモリ回路３に供給す
る。これにより、メモリ回路３は書込み及び読出しのア
ドレス制御信号により入力映像信号ａを遅延させ、出力
信号としてデジタル映像信号ｄを出力端子15に供給する
ものとなつている。
がある。第２図において、１は入力端子11を経てアナロ
グコンポジツト映像信号ａが供給されるクランプ回路で
あり、このクランプ回路１はその映像信号ａを一定電圧
にクランプした後、出力信号をAD変換回路２に供給す
る。同期分離回路４には同じくコンポジツト映像信号ａ
が供給されており、これはその映像信号ａから同期部分
のみを分離し、その同期信号ｆを検知回路10に供給す
る。また、入力端子12からの基準同期信号ｂが検知回路
10に供給されている。これにより、検知回路10では、同
期分離回路４からの同期信号ｆが正常な場合はそのまま
出力するが、無信号の場合は入力端子12から供給される
基準同期信号ｂへ切替えて出力する。そして、この出力
信号は、入力端子13から基準サブキヤリア信号ｃが供給
されるバースト制御発振（以下、BCOと略称する）回路
６に供給される。さらに、クランプ回路１からの出力信
号もBCO回路６に供給されている。そのため、BCO回路６
では、クランプ回路１からの出力信号が正常な場合はこ
の信号に同期したクロツク信号ｇを発生させるが、クラ
ンプ回路１からの出力信号がモノクロ信号の場合は、基
準サブキヤリア信号ｃからクロツク信号ｇを発生させ
る。そしてこのクロツク信号ｇがAD変換回路２とライト
アドレス発生回路７へ供給されると、このAD変換回路２
はそのクロツク信号ｇによりクランプ回路１でクランプ
されたアナログコンポジツト映像信号をデジタル映像信
号に変換し、その出力信号をメモリ回路３に供給する。
また、ライトアドレス回路８では入力信号の位相に対応
したライトアドレス信号を発生させ、その信号を書込み
信号としてメモリ回路３に供給する。一方、入力端子14
からの基準クロツク信号ｅはリードアドレス発生回路８
に供給されており、このリードアドレス発生回路８は出
力信号の位相に対応するリードアドレス信号を発生さ
せ、その信号を読出し信号としてメモリ回路３に供給す
る。これにより、メモリ回路３は書込み及び読出しのア
ドレス制御信号により入力映像信号ａを遅延させ、出力
信号としてデジタル映像信号ｄを出力端子15に供給する
ものとなつている。
かかる従来のAD変換装置では、入力のアナログコンポ
ジツト映像信号ａを、位相調整されたデジタルコンポジ
ツト映像信号ｄとして出力するが、その入力信号が位相
変化し、メモリ回路３による位相調整できる範囲外にな
つたとき、出力信号は一定の位相で出力してしまうた
め、同期異常の出力信号になつてしまうという問題があ
つた。
ジツト映像信号ａを、位相調整されたデジタルコンポジ
ツト映像信号ｄとして出力するが、その入力信号が位相
変化し、メモリ回路３による位相調整できる範囲外にな
つたとき、出力信号は一定の位相で出力してしまうた
め、同期異常の出力信号になつてしまうという問題があ
つた。
このような問題点を解決するため、本発明は、アナロ
グ映像信号を受けてデジタル映像信号に変換し、そのデ
ジタル映像信号を、メモリ回路に書込み，読出し制御す
ることにより位相調整されたデジタル映像信号として出
力する映像AD変換装置において、入力アナログ映像信号
をクランプするとともに同期分離したうえ、その同期信
号と基準同期信号を切替え選択し、かつ両信号を比較し
て前記メモリ回路による位相調整範囲内か否かを判断し
それが範囲外であれば非同期情報として出力する比較検
知回路と、該比較検知回路で選択された同期信号または
基準同期信号，クランプされた入力アナログ映像信号及
び基準サブキヤリア信号に基づき標本化すべきクロツク
信号を発生するBCO回路と、該BCO回路から発生されるク
ロツク信号により入力アナログ映像信号をデジタル変換
して前記メモリ回路へ出力するAD変換回路と、前記比較
検知回路から出力される非同期情報を受けそれが同期の
場合は基準クロツク信号を選択し、非同期の場合は前記
BCO回路からのクロツク信号を選択するクロツク切替器
と、前記BCO回路から発生されるクロツク信号にてライ
トアドレス信号を発生し該ライトアドレス信号により前
記メモリ回路を書込み制御するライトアドレス発生回路
と、前記クロツク切替器で選択された基準クロツク信号
またはクロツク信号によりリードアドレス信号を発生し
該リードアドレス信号により前記メモリ回路を読出し制
御するリードアドレス発生回路を具備するものである。
グ映像信号を受けてデジタル映像信号に変換し、そのデ
ジタル映像信号を、メモリ回路に書込み，読出し制御す
ることにより位相調整されたデジタル映像信号として出
力する映像AD変換装置において、入力アナログ映像信号
をクランプするとともに同期分離したうえ、その同期信
号と基準同期信号を切替え選択し、かつ両信号を比較し
て前記メモリ回路による位相調整範囲内か否かを判断し
それが範囲外であれば非同期情報として出力する比較検
知回路と、該比較検知回路で選択された同期信号または
基準同期信号，クランプされた入力アナログ映像信号及
び基準サブキヤリア信号に基づき標本化すべきクロツク
信号を発生するBCO回路と、該BCO回路から発生されるク
ロツク信号により入力アナログ映像信号をデジタル変換
して前記メモリ回路へ出力するAD変換回路と、前記比較
検知回路から出力される非同期情報を受けそれが同期の
場合は基準クロツク信号を選択し、非同期の場合は前記
BCO回路からのクロツク信号を選択するクロツク切替器
と、前記BCO回路から発生されるクロツク信号にてライ
トアドレス信号を発生し該ライトアドレス信号により前
記メモリ回路を書込み制御するライトアドレス発生回路
と、前記クロツク切替器で選択された基準クロツク信号
またはクロツク信号によりリードアドレス信号を発生し
該リードアドレス信号により前記メモリ回路を読出し制
御するリードアドレス発生回路を具備するものである。
したがつて、本発明においては、比較検知回路から出
力される非同期情報に基づきクロツク切替器を切替え制
御することにより、入力映像信号の位相条件に応じてデ
ジタル映像信号の位相調整を自動的に行うことが可能に
なる。
力される非同期情報に基づきクロツク切替器を切替え制
御することにより、入力映像信号の位相条件に応じてデ
ジタル映像信号の位相調整を自動的に行うことが可能に
なる。
以下、本発明について図面を参照して説明する。
第１図は本発明による映像AD変換装置の一実施例を示
すブロツク図である。この実施例において第２図に示し
た従来例のものと異なる点は、同期分離回路４の同期信
号ｆと基準同期信号ｂを切替え選択すると共に、両信号
f,bを比較してメモリ回路３による位相調整範囲内かど
うかを判断しそれが範囲外であれば非同期情報ｈとして
出力する比較検知回路５と、この比較検知回路５から出
力される非同期情報ｈに基いてBCO回路６からのクロツ
ク信号ｇと基準クロツク信号ｅを切替えるクロツク切替
器９を設け、その非同期情報ｈにより同期の場合は基準
クロツク信号ｅを、非同期の場合はクロツク信号ｇをそ
れぞれ選択してリードアドレス発生回路８に供給するよ
うにしたことである。なお、図中同一符号は同一または
相当部分を示している。
すブロツク図である。この実施例において第２図に示し
た従来例のものと異なる点は、同期分離回路４の同期信
号ｆと基準同期信号ｂを切替え選択すると共に、両信号
f,bを比較してメモリ回路３による位相調整範囲内かど
うかを判断しそれが範囲外であれば非同期情報ｈとして
出力する比較検知回路５と、この比較検知回路５から出
力される非同期情報ｈに基いてBCO回路６からのクロツ
ク信号ｇと基準クロツク信号ｅを切替えるクロツク切替
器９を設け、その非同期情報ｈにより同期の場合は基準
クロツク信号ｅを、非同期の場合はクロツク信号ｇをそ
れぞれ選択してリードアドレス発生回路８に供給するよ
うにしたことである。なお、図中同一符号は同一または
相当部分を示している。
次に上記実施例構成の動作を説明する。ここで、アナ
ログコンポジツト映像信号ａがクランプ回路１及び同期
分離回路２に供給されると、このクランプ回路１は、そ
の映像信号ａを一定電圧にクランプした後、出力信号を
AD変換回路２に供給する。また、同期分離回路４では、
入力コンポジツト映像信号ａから同期部分のみを分離
し、その同期信号ｆを比較検知回路５に供給する。一
方、入力端子12から供給される基準同期信号ｂは比較検
知回路５に供給される。これにより比較検知回路５で
は、同期分離回路４からの同期信号ｆが、それがある場
合はそのまま出力するが、無信号の場合は入力端子12か
ら供給される基準同期信号ｂへ切替えて出力し、BCO回
路６に供給される。また、比較検知回路５では、同期分
離回路４からの同期信号ｆがある場合は、基準同期信号
ｂと比較しメモリ回路３による位相調整範囲内かどうか
を判断して、範囲外であれば非同期情報ｈとして出力
し、クロツク切替器９に供給する。
ログコンポジツト映像信号ａがクランプ回路１及び同期
分離回路２に供給されると、このクランプ回路１は、そ
の映像信号ａを一定電圧にクランプした後、出力信号を
AD変換回路２に供給する。また、同期分離回路４では、
入力コンポジツト映像信号ａから同期部分のみを分離
し、その同期信号ｆを比較検知回路５に供給する。一
方、入力端子12から供給される基準同期信号ｂは比較検
知回路５に供給される。これにより比較検知回路５で
は、同期分離回路４からの同期信号ｆが、それがある場
合はそのまま出力するが、無信号の場合は入力端子12か
ら供給される基準同期信号ｂへ切替えて出力し、BCO回
路６に供給される。また、比較検知回路５では、同期分
離回路４からの同期信号ｆがある場合は、基準同期信号
ｂと比較しメモリ回路３による位相調整範囲内かどうか
を判断して、範囲外であれば非同期情報ｈとして出力
し、クロツク切替器９に供給する。
一方、入力端子13から供給される基準サブキヤリア信
号ｃはBCO回路６に供給され、さらにクランプ回路１か
らの出力信号もBCO回路６に供給されている。そのた
め、BCO回路６では、クランプ回路１からの出力信号が
正常な場合は、この信号に同期したクロツク信号ｇを発
生させるが、クランプ回路１からの出力信号がモノクロ
信号の場合は、基準サブキヤリア信号ｃからクロツク信
号ｇを発生させる。そしてこのクロツク信号ｇは、AD変
換回路２とライトアドレス発生回路７及びクロツク切替
器９に供給される。これにより、AD変換回路２でデジタ
ル変換された出力信号はメモリ回路３に供給される。ラ
イトアドレス回路７では、入力映像信号ａの位相に対応
したライトアドレス信号を発生させ、その信号を書込み
信号としてメモリ回路２に供給する。また、入力端子14
からの基準クロツク信号ｅはクロツク切替器９に供給さ
れており、比較検知回路５からの非同期情報ｈにより、
同期の場合は基準クロツク信号ｅを、非同期の場合はBC
O回路６からのクロツク信号ｇをそれぞれ切替えて出力
する。そして、この出力信号がリードアドレス発生回路
８に供給されると、このリードアドレス発生回路８は、
出力信号ｄの位相に対応するリードアドレス信号を発生
させ、その信号を読出し信号としてメモリ回路３に供給
する。これにより、メモリ回路３は、書込み及び読出し
のアドレス制御信号により入力信号を遅延またはスルー
で処理し、出力信号としてデジタル映像信号ｄを出力端
子15に供給する。
号ｃはBCO回路６に供給され、さらにクランプ回路１か
らの出力信号もBCO回路６に供給されている。そのた
め、BCO回路６では、クランプ回路１からの出力信号が
正常な場合は、この信号に同期したクロツク信号ｇを発
生させるが、クランプ回路１からの出力信号がモノクロ
信号の場合は、基準サブキヤリア信号ｃからクロツク信
号ｇを発生させる。そしてこのクロツク信号ｇは、AD変
換回路２とライトアドレス発生回路７及びクロツク切替
器９に供給される。これにより、AD変換回路２でデジタ
ル変換された出力信号はメモリ回路３に供給される。ラ
イトアドレス回路７では、入力映像信号ａの位相に対応
したライトアドレス信号を発生させ、その信号を書込み
信号としてメモリ回路２に供給する。また、入力端子14
からの基準クロツク信号ｅはクロツク切替器９に供給さ
れており、比較検知回路５からの非同期情報ｈにより、
同期の場合は基準クロツク信号ｅを、非同期の場合はBC
O回路６からのクロツク信号ｇをそれぞれ切替えて出力
する。そして、この出力信号がリードアドレス発生回路
８に供給されると、このリードアドレス発生回路８は、
出力信号ｄの位相に対応するリードアドレス信号を発生
させ、その信号を読出し信号としてメモリ回路３に供給
する。これにより、メモリ回路３は、書込み及び読出し
のアドレス制御信号により入力信号を遅延またはスルー
で処理し、出力信号としてデジタル映像信号ｄを出力端
子15に供給する。
このように本実施例によると、入力の映像信号ａがメ
モリ回路３による位相調整範囲外になつた時には、メモ
リ回路３の書込みアドレスと読出しアドレスを同一にす
ることにより、位相調整なしで出力することが可能とな
り、同期異常が無くなる利点を有する。
モリ回路３による位相調整範囲外になつた時には、メモ
リ回路３の書込みアドレスと読出しアドレスを同一にす
ることにより、位相調整なしで出力することが可能とな
り、同期異常が無くなる利点を有する。
なお、上述の実施例では、位相調整方式をメモリ回路
で構成したが、メモリ以外の同等のハードウエアで構成
しても可能である。
で構成したが、メモリ以外の同等のハードウエアで構成
しても可能である。
以上説明したように本発明は、映像AD変換装置におい
て比較検知回路から出力する非同期情報に基づき、リー
ドアドレス発生回路へ供給する基準クロツク信号とBCO
回路からのクロツク信号とを切替え制御することによ
り、入力の映像信号がメモリ回路による位相調整範囲外
になつた時、メモリ回路の書込みアドレスと読出しアド
レスを同一にすることができる。これによつて位相調整
なしでデジタル映像信号を出力できるので、従来のよう
な同期異常を無くすことが可能となり、実用上の効果は
頗る大である。
て比較検知回路から出力する非同期情報に基づき、リー
ドアドレス発生回路へ供給する基準クロツク信号とBCO
回路からのクロツク信号とを切替え制御することによ
り、入力の映像信号がメモリ回路による位相調整範囲外
になつた時、メモリ回路の書込みアドレスと読出しアド
レスを同一にすることができる。これによつて位相調整
なしでデジタル映像信号を出力できるので、従来のよう
な同期異常を無くすことが可能となり、実用上の効果は
頗る大である。
第１図は本発明の一実施例を示すブロツク図、第２図は
従来の映像AD変換装置の一例を示すブロツク図である。 １……クランプ回路、２……AD変換回路、３……メモリ
回路、４……同期分離回路、５……比較検知回路、６…
…バースト制御発振（BCO）回路、７……ライトアドレ
ス発生回路、８……リードアドレス発生回路、９……ク
ロツク切替器。
従来の映像AD変換装置の一例を示すブロツク図である。 １……クランプ回路、２……AD変換回路、３……メモリ
回路、４……同期分離回路、５……比較検知回路、６…
…バースト制御発振（BCO）回路、７……ライトアドレ
ス発生回路、８……リードアドレス発生回路、９……ク
ロツク切替器。
Claims (1)
- 【請求項１】アナログ映像信号を受けてデジタル映像信
号に変換し、そのデジタル映像信号を、メモリ回路に書
込み，読出し制御することにより位相調整されたデジタ
ル映像信号として出力する映像アナログ・デジタル変換
装置において、前記入力アナログ映像信号をクランプす
るとともに同期分離したうえ、その同期信号と基準同期
信号を切替え選択し、かつ両信号を比較して前記メモリ
回路による位相調整範囲内か否かを判断しそれが範囲外
であれば非同期情報として出力する比較検知回路と、該
比較検知回路で選択された同期信号または基準同期信
号，クランプされた入力アナログ映像信号及び基準サブ
キヤリア信号に基づき標本化すべきクロツク信号を発生
するバースト制御発振回路と、該バースト制御発振回路
から発生されるクロツク信号により前記入力アナログ映
像信号をデジタル変換して前記メモリ回路へ出力するAD
変換回路と、前記比較検知回路から出力される非同期情
報を受けそれが同期の場合は基準クロツク信号を選択
し、非同期の場合は前記バースト制御発振回路からのク
ロツク信号を選択するクロツク切替器と、前記バースト
制御発振回路から発生されるクロツク信号にてライトア
ドレス信号を発生し該ライトアドレス信号により前記メ
モリ回路を書込み制御するライトアドレス発生回路と、
前記クロツク切替器で選択された基準クロツク信号また
はクロツク信号によりリードアドレス信号を発生し該リ
ードアドレス信号により前記メモリ回路を読出し制御す
るリードアドレス発生回路を具備し、入力映像信号の位
相条件に応じてデジタル映像信号の位相調整を自動的に
行うようにしたことを特徴とする映像アナログ・デジタ
ル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042082A JP2775813B2 (ja) | 1989-02-22 | 1989-02-22 | 映像アナログ・デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042082A JP2775813B2 (ja) | 1989-02-22 | 1989-02-22 | 映像アナログ・デジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222288A JPH02222288A (ja) | 1990-09-05 |
| JP2775813B2 true JP2775813B2 (ja) | 1998-07-16 |
Family
ID=12626125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042082A Expired - Fee Related JP2775813B2 (ja) | 1989-02-22 | 1989-02-22 | 映像アナログ・デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775813B2 (ja) |
-
1989
- 1989-02-22 JP JP1042082A patent/JP2775813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222288A (ja) | 1990-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01171372A (ja) | テレビジョン信号方式変換装置 | |
| JP2775813B2 (ja) | 映像アナログ・デジタル変換装置 | |
| JP2849680B2 (ja) | デジタル水平偏向回路 | |
| JPH0620293B2 (ja) | 時間軸誤差補正装置 | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| KR100405585B1 (ko) | 비디오 신호 처리 장치 | |
| EP0179621B1 (en) | Reference signal generator for time-base corrector | |
| JP4016366B2 (ja) | インターフェース装置及び映像信号処理方法 | |
| JP3230687B2 (ja) | Ｄ２規格映像調整装置 | |
| JPH08125922A (ja) | テレビジョンカメラ装置 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JP2529469B2 (ja) | テレビジョン方式変換装置 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JP2504169B2 (ja) | ビデオ位相変換装置 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JP3500853B2 (ja) | テレビジョン受信機 | |
| JP2629834B2 (ja) | 遅延誤差補正装置 | |
| JPS5936066Y2 (ja) | 時間軸変動補正装置 | |
| JPH02151193A (ja) | 遅延量・振幅誤差補償方式 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH03224382A (ja) | 時間軸誤差補正装置 | |
| JPH0318188A (ja) | 多信号方式対応デジタル画像信号処理装置 | |
| JPH0576048A (ja) | 映像信号のドロツプアウト補償方式 | |
| JPS63121369A (ja) | 同期信号選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |