JP2770936B2 - 通信ネットワークおよび通信チャンネルをつくる方法 - Google Patents
通信ネットワークおよび通信チャンネルをつくる方法Info
- Publication number
- JP2770936B2 JP2770936B2 JP3248302A JP24830291A JP2770936B2 JP 2770936 B2 JP2770936 B2 JP 2770936B2 JP 3248302 A JP3248302 A JP 3248302A JP 24830291 A JP24830291 A JP 24830291A JP 2770936 B2 JP2770936 B2 JP 2770936B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- bus
- switch
- logic
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報転送に関し、より詳
細には、クロス・ポイント・スイッチを用いた異なるデ
ータ処理システム間での同時情報転送に関する。
細には、クロス・ポイント・スイッチを用いた異なるデ
ータ処理システム間での同時情報転送に関する。
【０００２】
【従来の技術とその課題】データ処理システムはデータ
処理システムの要素間での情報転送を必要とする。デー
タ処理システム内での情報転送にはいくつかの方法があ
る。非常に有利なその内の一つは、クロス・ポイント・
スイッチを用いることにより数個のデータ処理システム
・エレメント間で同時に情報を転送するものである。ク
ロス・ポイント・スイッチの一例が米国特許第４６３０
０４５号明細書に開示されている。クロス・ポイント・
スイッチは対となったデータ処理システム・エレメント
の対間に同時的な通信接続をつくり、これら接続された
対の内のいくつかがこのスイッチを介して同時に情報を
交換しうるようになっている。米国特許第４６３００４
５号明細書に開示されるクロス・ポイント・スイッチで
は、データ処理エレメントに接続されたクロス・ポイン
ト・スイッチのポートがスイッチング・マトリックスお
よび集中化された制御回路に相互接続され、この制御回
路がそれらポートの動作およびスイッチ・マトリックス
自体を介してのそれら相互接続を支配する。
処理システムの要素間での情報転送を必要とする。デー
タ処理システム内での情報転送にはいくつかの方法があ
る。非常に有利なその内の一つは、クロス・ポイント・
スイッチを用いることにより数個のデータ処理システム
・エレメント間で同時に情報を転送するものである。ク
ロス・ポイント・スイッチの一例が米国特許第４６３０
０４５号明細書に開示されている。クロス・ポイント・
スイッチは対となったデータ処理システム・エレメント
の対間に同時的な通信接続をつくり、これら接続された
対の内のいくつかがこのスイッチを介して同時に情報を
交換しうるようになっている。米国特許第４６３００４
５号明細書に開示されるクロス・ポイント・スイッチで
は、データ処理エレメントに接続されたクロス・ポイン
ト・スイッチのポートがスイッチング・マトリックスお
よび集中化された制御回路に相互接続され、この制御回
路がそれらポートの動作およびスイッチ・マトリックス
自体を介してのそれら相互接続を支配する。
【０００３】米国特許第４８１４７６２号明細書は他の
クロス・ポイント・スイッチを開示している。そこで
は、１つのクロス・ポイント・スイッチのポート間の実
際の通信はデータ・ネットワーク内に含まれる。この特
許明細書によれば、一つのポートが他のポートをアクセ
スしようとするとき、データ・ネットワークを介して特
定された接続の要求メッセージを送る。この通信はクロ
ス・ポイント・スイッチの外で行われる。本発明はクロ
ス・ポイント・スイッチを介しての通信を行うことを意
図しており、データ転送のみならず所望の相互接続を特
定するためのインバンド通信を与えるものである。
クロス・ポイント・スイッチを開示している。そこで
は、１つのクロス・ポイント・スイッチのポート間の実
際の通信はデータ・ネットワーク内に含まれる。この特
許明細書によれば、一つのポートが他のポートをアクセ
スしようとするとき、データ・ネットワークを介して特
定された接続の要求メッセージを送る。この通信はクロ
ス・ポイント・スイッチの外で行われる。本発明はクロ
ス・ポイント・スイッチを介しての通信を行うことを意
図しており、データ転送のみならず所望の相互接続を特
定するためのインバンド通信を与えるものである。
【０００４】米国特許第４７５２７７７号明細書は上記
米国特許第４８１４７６２号明細書に関連するものであ
るがクロス・ポイント・スイッチポートの制御用データ
・ネットワークを開示するものである。
米国特許第４８１４７６２号明細書に関連するものであ
るがクロス・ポイント・スイッチポートの制御用データ
・ネットワークを開示するものである。
【０００５】米国特許第４６９５９９９号明細書はマル
チプレインド・クロス・ポイント・スイッチを開示して
いるが、このクロス・ポイント・スイッチに接続される
ポートの制御を開示しているものである。
チプレインド・クロス・ポイント・スイッチを開示して
いるが、このクロス・ポイント・スイッチに接続される
ポートの制御を開示しているものである。
【０００６】米国特許第４８４５７２２号明細書はスイ
ッチ・マトリックスの制御のための集中化されたスイッ
チ論理回路を含む相互接続カプラ・システムを開示して
いる。
ッチ・マトリックスの制御のための集中化されたスイッ
チ論理回路を含む相互接続カプラ・システムを開示して
いる。
【０００７】米国特許第４５８００１１号明細書はクロ
ス・ポイント・スイッチング・マトリックスを介してラ
イン・カプラから直接相互接続への制御信号を受ける集
中化されたコントローラを有するスイッチング・システ
ムを開示している。
ス・ポイント・スイッチング・マトリックスを介してラ
イン・カプラから直接相互接続への制御信号を受ける集
中化されたコントローラを有するスイッチング・システ
ムを開示している。
【０００８】IBM Technical Disclosure Bulletin,Vol.
29,No.２、１９８５年７月、pp．５１０〜５１２には、
クロス・ポイント・スイッチの動作を制御するために集
中管理コントローラと通信するポートを有するスイッチ
・マトリックス制御システムが開示されている。
29,No.２、１９８５年７月、pp．５１０〜５１２には、
クロス・ポイント・スイッチの動作を制御するために集
中管理コントローラと通信するポートを有するスイッチ
・マトリックス制御システムが開示されている。
【０００９】IBM Technical Disclosure Bulletin,Vol.
29,No.３、１９８６年８月、pp．１３５６〜１３６０に
は、異なるタイプの複数のネットワークを支持する再構
成可能なスイッチが示されている。この構成は、スイッ
チへのポートのアクセスを制御するスイッチ・コントロ
ーラを含んでいる。
29,No.３、１９８６年８月、pp．１３５６〜１３６０に
は、異なるタイプの複数のネットワークを支持する再構
成可能なスイッチが示されている。この構成は、スイッ
チへのポートのアクセスを制御するスイッチ・コントロ
ーラを含んでいる。
【００１０】IBM Technical Disclosure Bulletin,Vol.
32,No.１、１９８９年６月、pp．４２７〜４３３には、
パケット・バス用コントローラが開示されている。パケ
ット・バスはシステム・エレメントの通信対間の同時か
つ連続的情報転送を許すクロス・ポイント・スイッチと
は異なり、一時に１回の情報転送のみを許すものであ
る。
32,No.１、１９８９年６月、pp．４２７〜４３３には、
パケット・バス用コントローラが開示されている。パケ
ット・バスはシステム・エレメントの通信対間の同時か
つ連続的情報転送を許すクロス・ポイント・スイッチと
は異なり、一時に１回の情報転送のみを許すものであ
る。
【００１１】IBM Technical Disclosure Bulletin,Vol.
20,No.２、１９７７年７月、pp．８１６〜８１７には、
クロス・ポイント・スイッチを介してのポート・アクセ
スを調整するコントローラを有するクロス・ポイント・
スイッチが開示されている。
20,No.２、１９７７年７月、pp．８１６〜８１７には、
クロス・ポイント・スイッチを介してのポート・アクセ
スを調整するコントローラを有するクロス・ポイント・
スイッチが開示されている。
【００１２】IBM Technical Disclosure Bulletin,Vol.
29,No.４、１９８６年９月、pp．１７６９〜１７７１に
は、パケット状の通信能力を与えるスイッチが開示され
ている。前述したようにパケット伝送は一時に１対の通
信のみを与えるにすぎない。
29,No.４、１９８６年９月、pp．１７６９〜１７７１に
は、パケット状の通信能力を与えるスイッチが開示され
ている。前述したようにパケット伝送は一時に１対の通
信のみを与えるにすぎない。
【００１３】IBM Technical Disclosure Bulletin,Vol.
27,No.４Ｂ、１９８４年９月、pp．２７０４〜２７０８
には、バスの相互接続をつくるために集中制御を用いる
パケット伝送ネットワーク用の三レベル・スイッチング
機構が開示されている。
27,No.４Ｂ、１９８４年９月、pp．２７０４〜２７０８
には、バスの相互接続をつくるために集中制御を用いる
パケット伝送ネットワーク用の三レベル・スイッチング
機構が開示されている。
【００１４】IBM Technical Disclosure Bulletin,Vol.
24,No.７Ａ、１９８１年１２月、pp．３３５２〜３３５
６には、入力／出力チャンネルを介してブロセッサ間通
信を行う集中化された制御スイッチング機構が示されて
いる。
24,No.７Ａ、１９８１年１２月、pp．３３５２〜３３５
６には、入力／出力チャンネルを介してブロセッサ間通
信を行う集中化された制御スイッチング機構が示されて
いる。
【００１５】IBM Technical Disclosure Bulletin,Vol.
28,No.８、１９８６年１月、pp．３２７２〜３２７３に
は、分散ネットワークの制御のために分散並列プロセッ
サを用いるテレコミュニケーション・システムが開示さ
れている。
28,No.８、１９８６年１月、pp．３２７２〜３２７３に
は、分散ネットワークの制御のために分散並列プロセッ
サを用いるテレコミュニケーション・システムが開示さ
れている。
【００１６】前述のように、他のデータ転送方法も従来
存在する。その内の一つは一時に１つのメッセージのみ
を通過させる情報バスを使用する。その一例が米国特許
第４５８６１７５号明細書に開示されている。この方法
では２個のバス・コントローラにより１本のバスが制御
される。米国特許第４３６３０９３号明細書はプロセッ
サ間のＬＡＮ相互通信システムを開示している。ここで
も一時に一つのメッセージのみがそのシステムに許され
る。米国特許第４８２１１７０号明細書も二つのシステ
ム・バスを与えるシステムを開示しているが、システム
間通信を容易にするためのスイッチは用いていない。
存在する。その内の一つは一時に１つのメッセージのみ
を通過させる情報バスを使用する。その一例が米国特許
第４５８６１７５号明細書に開示されている。この方法
では２個のバス・コントローラにより１本のバスが制御
される。米国特許第４３６３０９３号明細書はプロセッ
サ間のＬＡＮ相互通信システムを開示している。ここで
も一時に一つのメッセージのみがそのシステムに許され
る。米国特許第４８２１１７０号明細書も二つのシステ
ム・バスを与えるシステムを開示しているが、システム
間通信を容易にするためのスイッチは用いていない。
【００１７】バス・タイプの通信の他の例は米国特許第
４７０４６０６号明細書に開示されており、これは可変
長パケットについてのパケット・スイッチング・システ
ムを開示している。米国特許第４６３１５３４号明細書
は夫々のポートが知能を有し、宛先ポートとパケット内
のステーション・アドレスを与えるようにしたパケット
・スイッチング・システムを開示している。米国特許第
４６３０２５８号明細書はＮ個の入力ポートからＭ個の
出力ポートに経路指定される、Ｎ×Ｍスイッチを用いる
パケット・スイッチング・システムを開示している。こ
のスイッチは中央で制御される。
４７０４６０６号明細書に開示されており、これは可変
長パケットについてのパケット・スイッチング・システ
ムを開示している。米国特許第４６３１５３４号明細書
は夫々のポートが知能を有し、宛先ポートとパケット内
のステーション・アドレスを与えるようにしたパケット
・スイッチング・システムを開示している。米国特許第
４６３０２５８号明細書はＮ個の入力ポートからＭ個の
出力ポートに経路指定される、Ｎ×Ｍスイッチを用いる
パケット・スイッチング・システムを開示している。こ
のスイッチは中央で制御される。
【００１８】米国特許第４７７３０６９号明細書のもの
はモデムを含み、これらモデムと相互接続される少なく
とも２個のコントローラを有するデータ伝送ネットワー
クを開示している。
はモデムを含み、これらモデムと相互接続される少なく
とも２個のコントローラを有するデータ伝送ネットワー
クを開示している。
【００１９】スイッチを開示している他の通信技術とし
ては、IBM Technical Disclosure Bulletin,Vol.25,No.
７Ａ、１９８２年１２月、pp．３５７８〜３５８２があ
り、これはデータ・スイッチ・マトリックスを介して複
数の衛星プロセッサと通信するホスト・プロセッサを示
している。衛星のスイッチと動作はホスト・プロセッサ
により制御される。IBM Technical Disclosure Bulleti
n,Vol.29,No.７、１９８６年１２月、pp．３０７０〜３
０７２は、ロータリ・スイッチを、IBM Technical Disc
losure Bulletin,Vol.30,No.１、１９８７年６月、pp．
４０３〜４０５はディジタル電話スイッチ・システムへ
のアクセスを与える単一ポートを、IBMTechnical Discl
osure Bulletin,Vol.11,No.１０、１９６９年３月、p
p．１２３１〜１２３２は、ディジタル・コンピュータ
用の乗算冗長スイッチング構成をそれぞれ開示してい
る。
ては、IBM Technical Disclosure Bulletin,Vol.25,No.
７Ａ、１９８２年１２月、pp．３５７８〜３５８２があ
り、これはデータ・スイッチ・マトリックスを介して複
数の衛星プロセッサと通信するホスト・プロセッサを示
している。衛星のスイッチと動作はホスト・プロセッサ
により制御される。IBM Technical Disclosure Bulleti
n,Vol.29,No.７、１９８６年１２月、pp．３０７０〜３
０７２は、ロータリ・スイッチを、IBM Technical Disc
losure Bulletin,Vol.30,No.１、１９８７年６月、pp．
４０３〜４０５はディジタル電話スイッチ・システムへ
のアクセスを与える単一ポートを、IBMTechnical Discl
osure Bulletin,Vol.11,No.１０、１９６９年３月、p
p．１２３１〜１２３２は、ディジタル・コンピュータ
用の乗算冗長スイッチング構成をそれぞれ開示してい
る。
【００２０】上記したすべての従来技術はスイッチング
・ネットワーク用の集中化された制御技術を開示してい
る。
・ネットワーク用の集中化された制御技術を開示してい
る。
【００２１】本発明の目的は、スイッチへのポートの相
互接続をよりコスト的に有効に調整するための、このス
イッチに接続されたポートの分散制御およびそのスイッ
チを介しての通信を与えることである。
互接続をよりコスト的に有効に調整するための、このス
イッチに接続されたポートの分散制御およびそのスイッ
チを介しての通信を与えることである。
【００２２】
【課題を解決するための手段】本発明の通信ネットワー
クは夫々少なくとも１個の他のデータ処理システム・エ
レメントに接続される複数のポートを備えている。これ
らポートの相互間を接続してそれらポート間で情報の転
送を行うバス手段が設けられる。さらにポートとバス手
段に接続されるマトリックス・スイッチ手段が設けられ
る。このマトリックス・スイッチ手段はバス手段相互間
の通信をモニタすることにより要求された接続の許可に
先立ってポートの内の少なくとも１個の識別子をラッチ
し、要求された接続の許可に基づきポートの内の任意の
２個の間に直接通信チャンネルを与える。各ポートはバ
ス手段に接続されマトリックス・スイッチ手段を介して
直接通信を直ちに行うために他の複数のポートと通信す
るための制御手段を含んでいる。
クは夫々少なくとも１個の他のデータ処理システム・エ
レメントに接続される複数のポートを備えている。これ
らポートの相互間を接続してそれらポート間で情報の転
送を行うバス手段が設けられる。さらにポートとバス手
段に接続されるマトリックス・スイッチ手段が設けられ
る。このマトリックス・スイッチ手段はバス手段相互間
の通信をモニタすることにより要求された接続の許可に
先立ってポートの内の少なくとも１個の識別子をラッチ
し、要求された接続の許可に基づきポートの内の任意の
２個の間に直接通信チャンネルを与える。各ポートはバ
ス手段に接続されマトリックス・スイッチ手段を介して
直接通信を直ちに行うために他の複数のポートと通信す
るための制御手段を含んでいる。
【００２３】
【実施例】図１は、夫々クロス・ポイント・スイッチ１
０に接続されるシステム１４，１６，１８，２０，２
２，２４，２６，２８を含む通信システムのブロック図
である。これらシステムの夫々、例えば１４はポート８
を介してクロス・ポイント・スイッチ１０に接続され
る。例えばシステム２４のように、各システムは冗長度
または接続性の観点から他のクロス・ポイント・スイッ
チ（例えばスイッチ１２）に接続されるようにしてもよ
い。この実施例ではシステム１４と２４はクロス・ポイ
ント・スイッチ１０に直列光ファイバー・チャンネルに
より接続されるＲＩＳＣシステム／６０００ワーク・ス
テーションである。この例では各ＲＩＳＣシステム／６
０００はシリアル・リンク相互接続を行うために４個の
ポートを含むことが出来る。シリアル・リンク相互接続
で用いられるプロトコルの例はＥＳＣＯＮ（ＩＢＭ３０
９０エンタープライズ・システム・シリアル入力／出力
チャンネル用のエンタープライズシステム接続）であ
る。この実施例では、あるシステムが他のシステムに情
報を与えるため接続されるとき、すべての情報がこのシ
リアル・リンク光ファイバ・チャンネルを通じて与えら
れる。発生システムは３２バイトまでの情報フレームを
送り、まず受信ステーションとの通信を行う。この第１
フレームが送られ、そして受信されてクロス・ポイント
・スイッチ１０を介しての通信が行われた後に発信シス
テムが、受信システムと切離されつつあるスイッチ１０
に警告を与えるべく切離し、フレームが送られるまで受
信システムに更に情報フレームを送り続けることが出来
るようにこの接続を維持する。この実施例ではクロス・
ポイント・スイッチは、接続されたポートと、それらポ
ートに接続されるシステムとの間に同時通信を与えるた
めのＮ×Ｎ個のポートを有するＮ×Ｎスイッチである。
０に接続されるシステム１４，１６，１８，２０，２
２，２４，２６，２８を含む通信システムのブロック図
である。これらシステムの夫々、例えば１４はポート８
を介してクロス・ポイント・スイッチ１０に接続され
る。例えばシステム２４のように、各システムは冗長度
または接続性の観点から他のクロス・ポイント・スイッ
チ（例えばスイッチ１２）に接続されるようにしてもよ
い。この実施例ではシステム１４と２４はクロス・ポイ
ント・スイッチ１０に直列光ファイバー・チャンネルに
より接続されるＲＩＳＣシステム／６０００ワーク・ス
テーションである。この例では各ＲＩＳＣシステム／６
０００はシリアル・リンク相互接続を行うために４個の
ポートを含むことが出来る。シリアル・リンク相互接続
で用いられるプロトコルの例はＥＳＣＯＮ（ＩＢＭ３０
９０エンタープライズ・システム・シリアル入力／出力
チャンネル用のエンタープライズシステム接続）であ
る。この実施例では、あるシステムが他のシステムに情
報を与えるため接続されるとき、すべての情報がこのシ
リアル・リンク光ファイバ・チャンネルを通じて与えら
れる。発生システムは３２バイトまでの情報フレームを
送り、まず受信ステーションとの通信を行う。この第１
フレームが送られ、そして受信されてクロス・ポイント
・スイッチ１０を介しての通信が行われた後に発信シス
テムが、受信システムと切離されつつあるスイッチ１０
に警告を与えるべく切離し、フレームが送られるまで受
信システムに更に情報フレームを送り続けることが出来
るようにこの接続を維持する。この実施例ではクロス・
ポイント・スイッチは、接続されたポートと、それらポ
ートに接続されるシステムとの間に同時通信を与えるた
めのＮ×Ｎ個のポートを有するＮ×Ｎスイッチである。
【００２４】図２はクロス・ポイント・スイッチ１０の
ブロック図である。この実施例では１６×１６スイッチ
が設けてある。説明の便宜上、１６個の内の８個のポー
トのみを図示している。各ポート３０はポート調停バス
５０、ポート制御バス５２およびデータ転送ライン（ポ
ート３０，４０用のライン５４，５５のごときもの）に
接続される。夫々のポートはこれらデータ・ラインを介
して、この１６×１６マトリックス・スイッチ４０に接
続される。マトリックス・スイッチ４０は例えば、ポー
ト間にクロス・ポイント相互接続を与えるＧＩＧＡＢＩ
Ｔロジック１０Ｇ０５１（図４ではロジック６００とア
ドレス・ラッチ６０２が異なる）のようなオフザシェル
フ形のパーツでよい。
ブロック図である。この実施例では１６×１６スイッチ
が設けてある。説明の便宜上、１６個の内の８個のポー
トのみを図示している。各ポート３０はポート調停バス
５０、ポート制御バス５２およびデータ転送ライン（ポ
ート３０，４０用のライン５４，５５のごときもの）に
接続される。夫々のポートはこれらデータ・ラインを介
して、この１６×１６マトリックス・スイッチ４０に接
続される。マトリックス・スイッチ４０は例えば、ポー
ト間にクロス・ポイント相互接続を与えるＧＩＧＡＢＩ
Ｔロジック１０Ｇ０５１（図４ではロジック６００とア
ドレス・ラッチ６０２が異なる）のようなオフザシェル
フ形のパーツでよい。
【００２５】この実施例では各ポートは情報が１６×１
６マトリックス・スイッチ４０を通りポート間で電気的
に転送されるようにするため光電変換を行う。まず、ポ
ート、例えば３０が他のポート、例えば３２への接続を
試みるものとすると、ポート３０が調停を要求する。す
なわち、ポート３０はバス・アービタ３８を介して調停
バス５０に許可を要求する。許可を受けると、接続要求
が制御バス５２を介してポート３２に入る。一つの状態
がこのとき受信される。図２ではポート３２が矢印５８
で示す要求を送ることによりポート３０と接触しようと
する例が示されている。ポート３０は鎖線矢印５６で示
す話中信号をポート３２に戻し転送要求を拒否する。ポ
ート間接続におけるこの初期の試みにおいて、１６×１
６マトリックス・スイッチ４０はアクセスされない。こ
れはポート間に分散されたスイッチ機構の制御を行うこ
とで可能である。云い換えると、データ転送を行いうる
ことの確認が入った後にのみ、スイッチ４０がポート間
の接続に介入される。
６マトリックス・スイッチ４０を通りポート間で電気的
に転送されるようにするため光電変換を行う。まず、ポ
ート、例えば３０が他のポート、例えば３２への接続を
試みるものとすると、ポート３０が調停を要求する。す
なわち、ポート３０はバス・アービタ３８を介して調停
バス５０に許可を要求する。許可を受けると、接続要求
が制御バス５２を介してポート３２に入る。一つの状態
がこのとき受信される。図２ではポート３２が矢印５８
で示す要求を送ることによりポート３０と接触しようと
する例が示されている。ポート３０は鎖線矢印５６で示
す話中信号をポート３２に戻し転送要求を拒否する。ポ
ート間接続におけるこの初期の試みにおいて、１６×１
６マトリックス・スイッチ４０はアクセスされない。こ
れはポート間に分散されたスイッチ機構の制御を行うこ
とで可能である。云い換えると、データ転送を行いうる
ことの確認が入った後にのみ、スイッチ４０がポート間
の接続に介入される。
【００２６】マトリックス・スイッチ４０は制御バス５
２に接続される。これはマトリックス・スイッチ４０を
それに指向されたコマンドに応答しうるようにする。こ
の実施例ではマトリックス・スイッチ４０に向けられた
コマンドのみが診断性のものである。通常動作中にはこ
のマトリックス・スイッチ４０は制御バス５２とポート
間の制御通信のみを、接続をつくるときあるいはそれを
除くときの決定のためにモニタするだけである。接続が
つくられたときには、例えばライン５４がライン５５に
接続されてポートからあるいは他の制御手段からのその
スイッチへの明白なコマンドを必要とせずにポート３０
と４２の間のようなポート間でのデータ転送を許す。
２に接続される。これはマトリックス・スイッチ４０を
それに指向されたコマンドに応答しうるようにする。こ
の実施例ではマトリックス・スイッチ４０に向けられた
コマンドのみが診断性のものである。通常動作中にはこ
のマトリックス・スイッチ４０は制御バス５２とポート
間の制御通信のみを、接続をつくるときあるいはそれを
除くときの決定のためにモニタするだけである。接続が
つくられたときには、例えばライン５４がライン５５に
接続されてポートからあるいは他の制御手段からのその
スイッチへの明白なコマンドを必要とせずにポート３０
と４２の間のようなポート間でのデータ転送を許す。
【００２７】切離し動作はポートからのコマンドなしに
マトリックス・スイッチ４０により行われる。マトリッ
クス・スイッチ４０はコマンド・バス５２を盗聴してそ
の切離しが制御バス５２上の切離しコマンドを検査する
ことにより行われるべきときを決定する。一つのシステ
ムから他のシステムに終了フレームが送られていると
き、マトリックス・スイッチ４０は制御バス５２をモニ
タすることにより自動的にその接続を切離すべきことを
決定する。これによりマトリックス・スイッチに切離し
を通知する別のコマンド・プロトコルを必要とせず、時
間が節約される。切離し動作は、この切離しが生じたと
きにのみ、これらポートのいずれとの別の接続を行いう
るのであるから高い優先順位をもつためこれは重要なこ
とである。
マトリックス・スイッチ４０により行われる。マトリッ
クス・スイッチ４０はコマンド・バス５２を盗聴してそ
の切離しが制御バス５２上の切離しコマンドを検査する
ことにより行われるべきときを決定する。一つのシステ
ムから他のシステムに終了フレームが送られていると
き、マトリックス・スイッチ４０は制御バス５２をモニ
タすることにより自動的にその接続を切離すべきことを
決定する。これによりマトリックス・スイッチに切離し
を通知する別のコマンド・プロトコルを必要とせず、時
間が節約される。切離し動作は、この切離しが生じたと
きにのみ、これらポートのいずれとの別の接続を行いう
るのであるから高い優先順位をもつためこれは重要なこ
とである。
【００２８】図３は各ポート、例えば３０に含まれるロ
ジックのブロック図である。マスタ制御状態ロジック兼
接続／話中・状態ロジック７８がこのポート・ロジック
の動作を制御する。状態ロジック７８は制御バス５２に
対するエラー条件の送受用の割込みを与える割込み制御
８２に接続される。状態ロジック７８は更に初期接続手
順ロジック８８に接続される。この初期接続ロジック動
作は、IBM TechnicalDisclosure Bulletin,Vol.32,No.
６Ａ、１９８９年１１月、pp．２１〜２２に開示されて
いるタイプのものである。一つのシステムから一つのフ
レームがはじめに入るとき、それはバス５９Ｂを介して
行われ、そこでまず受信レジスタ１０２内に一時に１文
字ずつラッチされる。このレジスタ１０２の内容は接続
／同期化バッファ１０４にロードされ、そこで書込制御
ロジック９０または読取制御ロジック９２が夫々状態ロ
ジック７８と共に、そのバッファ１０４がパススルーＦ
ＩＦＯバッファとして動作するか、あるいはキャプチャ
・バッファとして動作するかを決定する。書込制御ロジ
ック９２はバッファ１０４のどこにそのデータを書込む
べきかを決定する。読取制御ロジック９０はこのバッフ
ァ１０４のどこから次の文字を読取るべきかを決定す
る。デコードおよびエラー検出ロジック１０６もこの状
態ロジック７８に接続されてエラー条件を示す。このフ
レームが他のポートに通されるべきであれば、接続要求
は制御バスを通される。前述したように、調停手段は調
停および制御バス・インターフェース１００を介してバ
ス５０を通りバス・アービタ３８に要求を送る。許可さ
れると、状態ロジック７８が接続要求を送って、接続さ
れるべきポートから制御バス５２を介して入る状態を検
査する。接続されるべきポートが話中でない場合には、
マトリックス・スイッチ４０により自動的に接続がなさ
れ、接続／同期化バッファ１０４からのデータがレジス
タ１０８からデータ・ライン５４Ｂに、そしてマトリッ
クス・スイッチ４０に入る。受信マルチプレクサ９４は
レジスタ１０８にロードされるべきデータがリンク５９
Ｂからか初期接続手順ロジック８８からかを決定する。
同様に、ライン５４Ａにマトリックス・スイッチ４０か
ら入るデータは受信レジスタ８０、ブロック・コード・
エラーを防止する組合せロジック回路７６、送信マルチ
プレクサ７２、送信レジスタ７０を通り、バス５９Ａに
与えられる。送信側では話中／除去ロジック７４とデコ
ードおよびエラー検出ロジック８４がエラー条件につい
て与えられる。話中／除去ロジック７４は制御バス５２
から話中指示が入ったときを決定し、ライン５９Ａに話
中フレームを与える。フレーム・バッファ８６は特定の
エラー条件を示す前に特定されたフレームを伝送するた
めに設けてある。
ジックのブロック図である。マスタ制御状態ロジック兼
接続／話中・状態ロジック７８がこのポート・ロジック
の動作を制御する。状態ロジック７８は制御バス５２に
対するエラー条件の送受用の割込みを与える割込み制御
８２に接続される。状態ロジック７８は更に初期接続手
順ロジック８８に接続される。この初期接続ロジック動
作は、IBM TechnicalDisclosure Bulletin,Vol.32,No.
６Ａ、１９８９年１１月、pp．２１〜２２に開示されて
いるタイプのものである。一つのシステムから一つのフ
レームがはじめに入るとき、それはバス５９Ｂを介して
行われ、そこでまず受信レジスタ１０２内に一時に１文
字ずつラッチされる。このレジスタ１０２の内容は接続
／同期化バッファ１０４にロードされ、そこで書込制御
ロジック９０または読取制御ロジック９２が夫々状態ロ
ジック７８と共に、そのバッファ１０４がパススルーＦ
ＩＦＯバッファとして動作するか、あるいはキャプチャ
・バッファとして動作するかを決定する。書込制御ロジ
ック９２はバッファ１０４のどこにそのデータを書込む
べきかを決定する。読取制御ロジック９０はこのバッフ
ァ１０４のどこから次の文字を読取るべきかを決定す
る。デコードおよびエラー検出ロジック１０６もこの状
態ロジック７８に接続されてエラー条件を示す。このフ
レームが他のポートに通されるべきであれば、接続要求
は制御バスを通される。前述したように、調停手段は調
停および制御バス・インターフェース１００を介してバ
ス５０を通りバス・アービタ３８に要求を送る。許可さ
れると、状態ロジック７８が接続要求を送って、接続さ
れるべきポートから制御バス５２を介して入る状態を検
査する。接続されるべきポートが話中でない場合には、
マトリックス・スイッチ４０により自動的に接続がなさ
れ、接続／同期化バッファ１０４からのデータがレジス
タ１０８からデータ・ライン５４Ｂに、そしてマトリッ
クス・スイッチ４０に入る。受信マルチプレクサ９４は
レジスタ１０８にロードされるべきデータがリンク５９
Ｂからか初期接続手順ロジック８８からかを決定する。
同様に、ライン５４Ａにマトリックス・スイッチ４０か
ら入るデータは受信レジスタ８０、ブロック・コード・
エラーを防止する組合せロジック回路７６、送信マルチ
プレクサ７２、送信レジスタ７０を通り、バス５９Ａに
与えられる。送信側では話中／除去ロジック７４とデコ
ードおよびエラー検出ロジック８４がエラー条件につい
て与えられる。話中／除去ロジック７４は制御バス５２
から話中指示が入ったときを決定し、ライン５９Ａに話
中フレームを与える。フレーム・バッファ８６は特定の
エラー条件を示す前に特定されたフレームを伝送するた
めに設けてある。
【００２９】図５はポートＡとＢの間の相互接続を示す
事象図である。図５において、一つのフレームが事象１
２０（フレーム入力）においてまずバス（例えば５９
Ｂ）上で一つのポートに入る。事象１２２（フレーム検
査）において、ポート・ロジックがフレームを検査し、
接続形成を決定し、事象１２４（調停）において制御バ
スを調停する。バス・アービタ３８は事象１２６（要求
調停）で要求を受けてその要求を事象１２８（許可）で
許可する。これと同時に、ポートＡのロジックが事象１
３２（接続要求）で示される制御バス５２に含まれるポ
ート・アドレスを含む接続要求送出１３０を実行する。
図４のマトリックス・スイッチ・ロジック６００は事象
１３４（要求検査）でこの要求を検査し、ポートＢのロ
ジックが事象１３６（要求検査）でこの要求を検査する
間にアドレス・ラッチ６０２にラッチされたこのポート
のアドレスをラッチする。ポートＢのロジックが次にレ
スポンス送出１４２を実行する。このレスポンスは事象
１３８（接続レスポンス）で示すように制御バス５２を
介して事象１４０（レスポンス検査）でマトリックス・
ロジック６００で検査される。このレスポンスは事象１
４４（レスポンス読取）でポートＡのロジックにより読
取られる。この例では接続がつくられつつある。それ
故、マトリックス・ロジック６００はポート・アドレス
をアドレス・ラッチ６０２から例えばバッファ・レジス
タ６１４と６２４にロードしてデータ選択回路６０８と
６２０が内部バス６０６を内部バス６２２に接続しうる
ようにする。ポートＡのロジックは例えばマトリックス
・バス５４Ａと５４Ｂを介してポートＢとの初期接続信
号を与える。まず、初期接続事象１５２と１５４は両ポ
ートから与えられ、次に両ポートから事象１５６と１５
８（初期接続イン）の初期接続が対向するポートに与え
られる。マトリックス・ロジック６００はマトリックス
・スイッチ４０を介してポートＡとＢを自動的に接続す
る。最後に、フレームは事象１６０（フレーム送信）で
マトリックス・バス事象１６２にそしてマトリックスの
ポートＢへのライン１６６に送られ、そこでポート・ロ
ジックが事象１６４（フレーム検査）でフレームを検査
する。このフレームは次に事象１６８（フレーム）で接
続された装置へのリンクの出力に与えられる。
事象図である。図５において、一つのフレームが事象１
２０（フレーム入力）においてまずバス（例えば５９
Ｂ）上で一つのポートに入る。事象１２２（フレーム検
査）において、ポート・ロジックがフレームを検査し、
接続形成を決定し、事象１２４（調停）において制御バ
スを調停する。バス・アービタ３８は事象１２６（要求
調停）で要求を受けてその要求を事象１２８（許可）で
許可する。これと同時に、ポートＡのロジックが事象１
３２（接続要求）で示される制御バス５２に含まれるポ
ート・アドレスを含む接続要求送出１３０を実行する。
図４のマトリックス・スイッチ・ロジック６００は事象
１３４（要求検査）でこの要求を検査し、ポートＢのロ
ジックが事象１３６（要求検査）でこの要求を検査する
間にアドレス・ラッチ６０２にラッチされたこのポート
のアドレスをラッチする。ポートＢのロジックが次にレ
スポンス送出１４２を実行する。このレスポンスは事象
１３８（接続レスポンス）で示すように制御バス５２を
介して事象１４０（レスポンス検査）でマトリックス・
ロジック６００で検査される。このレスポンスは事象１
４４（レスポンス読取）でポートＡのロジックにより読
取られる。この例では接続がつくられつつある。それ
故、マトリックス・ロジック６００はポート・アドレス
をアドレス・ラッチ６０２から例えばバッファ・レジス
タ６１４と６２４にロードしてデータ選択回路６０８と
６２０が内部バス６０６を内部バス６２２に接続しうる
ようにする。ポートＡのロジックは例えばマトリックス
・バス５４Ａと５４Ｂを介してポートＢとの初期接続信
号を与える。まず、初期接続事象１５２と１５４は両ポ
ートから与えられ、次に両ポートから事象１５６と１５
８（初期接続イン）の初期接続が対向するポートに与え
られる。マトリックス・ロジック６００はマトリックス
・スイッチ４０を介してポートＡとＢを自動的に接続す
る。最後に、フレームは事象１６０（フレーム送信）で
マトリックス・バス事象１６２にそしてマトリックスの
ポートＢへのライン１６６に送られ、そこでポート・ロ
ジックが事象１６４（フレーム検査）でフレームを検査
する。このフレームは次に事象１６８（フレーム）で接
続された装置へのリンクの出力に与えられる。
【００３０】図６は切離し動作を示す事象図である。こ
の例ではポートＡが事象２００（切離しフレーム）でそ
の接続装置から切離しフレームを受ける。これはマトリ
ックス出力バス事象２０２に通される。これは事象２０
８（切離しフレーム）でマトリックス入力バスのポート
Ｂで受信され、そこでロジックが事象２０６（フレーム
検査）でそのフレームを検査し、このフレームが事象２
０４（切離しフレーム）でリンクされた装置に与えられ
る。ロジック入力ポートＢは事象２１２（調停）で制御
バスを調停し、事象２１０（要求Ｂ調停）でバス・アー
ビタ３８に入り、これが事象２１４（許可）でその要求
を許可する。ポートＢのロジックは事象２２２（切離し
コマンド送出）で切離しコマンドを出し、これは事象２
１８（切離しコマンド）で制御バスにおいて検査され、
事象２２０（コマンド検査）でマトリックス・ロジック
６００により、そして事象２１６（切離し検査）でポー
トＡのロジックにより検査される。次に、この初期接続
が夫々事象２２６，２２８，２３４，２３６においてポ
ートのマトリックス入力および出力ラインを介して夫々
ポートＢとＡにより事象２３２と２２４で制御バスを介
して与えられる。重要な事象は、コマンド・バスを盗聴
して、出された切離しコマンドを検査することにより事
象２３０（ポート切離し）でマトリックス・スイッチ４
０がポートＡとＢを自動的に切離すときである。
の例ではポートＡが事象２００（切離しフレーム）でそ
の接続装置から切離しフレームを受ける。これはマトリ
ックス出力バス事象２０２に通される。これは事象２０
８（切離しフレーム）でマトリックス入力バスのポート
Ｂで受信され、そこでロジックが事象２０６（フレーム
検査）でそのフレームを検査し、このフレームが事象２
０４（切離しフレーム）でリンクされた装置に与えられ
る。ロジック入力ポートＢは事象２１２（調停）で制御
バスを調停し、事象２１０（要求Ｂ調停）でバス・アー
ビタ３８に入り、これが事象２１４（許可）でその要求
を許可する。ポートＢのロジックは事象２２２（切離し
コマンド送出）で切離しコマンドを出し、これは事象２
１８（切離しコマンド）で制御バスにおいて検査され、
事象２２０（コマンド検査）でマトリックス・ロジック
６００により、そして事象２１６（切離し検査）でポー
トＡのロジックにより検査される。次に、この初期接続
が夫々事象２２６，２２８，２３４，２３６においてポ
ートのマトリックス入力および出力ラインを介して夫々
ポートＢとＡにより事象２３２と２２４で制御バスを介
して与えられる。重要な事象は、コマンド・バスを盗聴
して、出された切離しコマンドを検査することにより事
象２３０（ポート切離し）でマトリックス・スイッチ４
０がポートＡとＢを自動的に切離すときである。
【００３１】接続コマンドと切離しコマンドを検査する
ためにバスをモニタすることにより、スイッチがポート
間の自律的な関係を維持するように動作してもこのスイ
ッチを制御するための他のバス・サイクルは不要であ
る。
ためにバスをモニタすることにより、スイッチがポート
間の自律的な関係を維持するように動作してもこのスイ
ッチを制御するための他のバス・サイクルは不要であ
る。
【００３２】図７は一つのポートがフレームを受けると
きのそのポートの状態ロジック７８を示すフローチャー
トである。ブロック３００において一つのフレームがそ
のポートのリンク側に接続される装置から入る。このロ
ジックはまずステップ３０２でそのフレームが現存する
接続用かどうかを決定する。これは、前のフレームが接
続を形成しており、そしてこの現存するフレームがその
接続を通過するフレーム・シーケンスの内の１個にすぎ
ない時の事象である。ステップ３０４においてこのフレ
ームは現存する接続を通りマトリックス・バスおよびマ
トリックス・スイッチに通される。制御ロジックはステ
ップ３００にもどり次のフレームを待つ。しかしなが
ら、ステップ３０２で予め接続が形成されていなけれ
ば、制御ロジックはバッファ１０４が満杯かどうかを決
定する。もし満杯であれば、そのフレームはステップ３
０８で廃棄され、制御ロジックは他のフレームに対し待
機する。フレーム・バッファが満杯でなければ、そのフ
レームはステップ３１０でバッファ内に入れられ、制御
ロジックはステップ３１２で制御バスを調停する。ステ
ップ３１４でロジックは受けるべき許可を待つ。許可さ
れれば、ステップ３１８で接続要求を出す。ステップ３
２０で要求されたポートのレスポンスを読取る。このレ
スポンスはステップ３２４において、話中であるかどう
かの決定（ステップ３２６）のために検査され、話中で
あれば話中メッセージが出されあるいは、ポートの故障
であるかどうかの決定（ステップ３２８）のために検査
され、そうであれば故障メッセージがステップ３３４で
もどされる。ステップ３２４においてそのレスポンスが
正常であればそのポートがステップ３３０で接続される
旨マークされ、送信初期接続がステップ３３６において
マトリックスを通じてスタートする。受信初期接続がス
テップ３３８で入ると、ステップ３４０でそれが検査さ
れる。もしＯＫ（良好）でなければステップ３４２でエ
ラー・レポートが出され、そのときバッファ１０４がス
テップ３１６で空とされる。ステップ３４０にもどり、
初期接続が完成するとフレームはステップ３４４でマト
リックス・スイッチ４０に送られ、図９に示すノードＡ
に移る（これは後述する）。
きのそのポートの状態ロジック７８を示すフローチャー
トである。ブロック３００において一つのフレームがそ
のポートのリンク側に接続される装置から入る。このロ
ジックはまずステップ３０２でそのフレームが現存する
接続用かどうかを決定する。これは、前のフレームが接
続を形成しており、そしてこの現存するフレームがその
接続を通過するフレーム・シーケンスの内の１個にすぎ
ない時の事象である。ステップ３０４においてこのフレ
ームは現存する接続を通りマトリックス・バスおよびマ
トリックス・スイッチに通される。制御ロジックはステ
ップ３００にもどり次のフレームを待つ。しかしなが
ら、ステップ３０２で予め接続が形成されていなけれ
ば、制御ロジックはバッファ１０４が満杯かどうかを決
定する。もし満杯であれば、そのフレームはステップ３
０８で廃棄され、制御ロジックは他のフレームに対し待
機する。フレーム・バッファが満杯でなければ、そのフ
レームはステップ３１０でバッファ内に入れられ、制御
ロジックはステップ３１２で制御バスを調停する。ステ
ップ３１４でロジックは受けるべき許可を待つ。許可さ
れれば、ステップ３１８で接続要求を出す。ステップ３
２０で要求されたポートのレスポンスを読取る。このレ
スポンスはステップ３２４において、話中であるかどう
かの決定（ステップ３２６）のために検査され、話中で
あれば話中メッセージが出されあるいは、ポートの故障
であるかどうかの決定（ステップ３２８）のために検査
され、そうであれば故障メッセージがステップ３３４で
もどされる。ステップ３２４においてそのレスポンスが
正常であればそのポートがステップ３３０で接続される
旨マークされ、送信初期接続がステップ３３６において
マトリックスを通じてスタートする。受信初期接続がス
テップ３３８で入ると、ステップ３４０でそれが検査さ
れる。もしＯＫ（良好）でなければステップ３４２でエ
ラー・レポートが出され、そのときバッファ１０４がス
テップ３１６で空とされる。ステップ３４０にもどり、
初期接続が完成するとフレームはステップ３４４でマト
リックス・スイッチ４０に送られ、図９に示すノードＡ
に移る（これは後述する）。
【００３３】図８は制御バスから要求が入ったときのポ
ート制御ロジックの動作を示すフローチャートである。
これはステップ４００で生じる。このとき、ステップ４
０２でポートが接続されているかどうかを決定する。接
続されているときはステップ４０４でポートは話中信号
で応答する。接続されていないときはステップ４０６で
そのポートが接続を完了しうる旨の応答を行う。ステッ
プ４０８でこのポートは接続されることのインジケーシ
ョンを記憶し、ステップ４１０で初期接続を与える。応
答初期接続はステップ４１２において受信されてステッ
プ４１４でＯＫかどうかの決定を行う。ＯＫでなければ
ステップ４１６でエラー・レポートが出され、このポー
トはステップ４１８でそれ自体を切離されたものとして
マークし、ステップ４００にもどる。ステップ４１４に
おいて初期接続レスポンスがＯＫであれば、ノードＡに
移る。
ート制御ロジックの動作を示すフローチャートである。
これはステップ４００で生じる。このとき、ステップ４
０２でポートが接続されているかどうかを決定する。接
続されているときはステップ４０４でポートは話中信号
で応答する。接続されていないときはステップ４０６で
そのポートが接続を完了しうる旨の応答を行う。ステッ
プ４０８でこのポートは接続されることのインジケーシ
ョンを記憶し、ステップ４１０で初期接続を与える。応
答初期接続はステップ４１２において受信されてステッ
プ４１４でＯＫかどうかの決定を行う。ＯＫでなければ
ステップ４１６でエラー・レポートが出され、このポー
トはステップ４１８でそれ自体を切離されたものとして
マークし、ステップ４００にもどる。ステップ４１４に
おいて初期接続レスポンスがＯＫであれば、ノードＡに
移る。
【００３４】図９においてノードＡは図５、６、７にお
けるロジックをステップ４２０に接続しており、これが
マトリックスからのフレームをリンクに通している。フ
レームは必要であればリンクからマトリックスに通すこ
とも出来る。ステップ４２４において、ポート・ロジッ
クは、切離しフレームがマトリックス・スイッチから入
ったかどうかを決定する。入っていなければステップ４
２６において切離しコマンドが制御バスから入ったかど
うかを決定する。入っていなければポート・ロジックは
ステップ４２０にもどりフレームの通過を続けさせる。
ステップ４２４において、切離しフレームがマトリック
ス・スイッチを通り受信されていれば、ステップ４２８
で制御バスに切離しコマンドが送出される。このポート
はそのときステップ４３０で切離されたものとしてマー
クされる。同様に、ステップ４２６において切離しコマ
ンドが制御バスから入れば、このポートはステップ４３
０で切離されたとしてマークされる。
けるロジックをステップ４２０に接続しており、これが
マトリックスからのフレームをリンクに通している。フ
レームは必要であればリンクからマトリックスに通すこ
とも出来る。ステップ４２４において、ポート・ロジッ
クは、切離しフレームがマトリックス・スイッチから入
ったかどうかを決定する。入っていなければステップ４
２６において切離しコマンドが制御バスから入ったかど
うかを決定する。入っていなければポート・ロジックは
ステップ４２０にもどりフレームの通過を続けさせる。
ステップ４２４において、切離しフレームがマトリック
ス・スイッチを通り受信されていれば、ステップ４２８
で制御バスに切離しコマンドが送出される。このポート
はそのときステップ４３０で切離されたものとしてマー
クされる。同様に、ステップ４２６において切離しコマ
ンドが制御バスから入れば、このポートはステップ４３
０で切離されたとしてマークされる。
【００３５】図１０はマトリックス・スイッチ４０の制
御ロジックを示すフローチャートである。マトリックス
・スイッチ４０は制御バスをモニタし、それに従ってス
イッチ接続を制御する従動装置である。ステップ５００
においてこのスイッチ制御ロジックは制御バスにコマン
ドが出されているかどうかを決定する。出されていなけ
れば待機を続ける。コマンドがあればそのポート・アド
レスがステップ５０２でラッチされる。ステップ５０４
においてこのコマンドはそれが接続コマンドであるかど
うかについて検査される。そうであればステップ５０６
でポート・レスポンスがモニタされそしてチェックされ
る。レスポンスがステップ５０８においてＯＫであれ
ば、ポート間のバス接続がステップ５１４で行われる。
同様にステップ５１０においてこのコマンドは切離しコ
マンドであるかどうかにつき検査され、そうであればポ
ート接続がステップ５１２で切離される。
御ロジックを示すフローチャートである。マトリックス
・スイッチ４０は制御バスをモニタし、それに従ってス
イッチ接続を制御する従動装置である。ステップ５００
においてこのスイッチ制御ロジックは制御バスにコマン
ドが出されているかどうかを決定する。出されていなけ
れば待機を続ける。コマンドがあればそのポート・アド
レスがステップ５０２でラッチされる。ステップ５０４
においてこのコマンドはそれが接続コマンドであるかど
うかについて検査される。そうであればステップ５０６
でポート・レスポンスがモニタされそしてチェックされ
る。レスポンスがステップ５０８においてＯＫであれ
ば、ポート間のバス接続がステップ５１４で行われる。
同様にステップ５１０においてこのコマンドは切離しコ
マンドであるかどうかにつき検査され、そうであればポ
ート接続がステップ５１２で切離される。
【００３６】マトリックス・スイッチのモニタ・ロジッ
クは装置の単なる接続または切離し以外の機能の制御に
も使用しうることは明らかである。例えば、マトリック
スのモニタ・ロジックは、特定の事象が生じたときを、
二つのポートの接続に関係した情報を検査し、同一ポー
トへの２回の連続した接続を防止するような自律装置の
動作または未接続のポートＡに対する切離し動作を監視
することにより決定するためにも使用しうる。
クは装置の単なる接続または切離し以外の機能の制御に
も使用しうることは明らかである。例えば、マトリック
スのモニタ・ロジックは、特定の事象が生じたときを、
二つのポートの接続に関係した情報を検査し、同一ポー
トへの２回の連続した接続を防止するような自律装置の
動作または未接続のポートＡに対する切離し動作を監視
することにより決定するためにも使用しうる。
【図１】第１クロス・ポイント・スイッチに接続された
８個のシステムおよび第２のクロス・ポイント・スイッ
チに接続された１個のシステムを示すブロック図。
８個のシステムおよび第２のクロス・ポイント・スイッ
チに接続された１個のシステムを示すブロック図。
【図２】クロス・ポイント・スイッチの内容を示すブロ
ック図。
ック図。
【図３】クロス・ポイント・スイッチ・ポート回路の内
容を示すブロック図。
容を示すブロック図。
【図４】クロス・ポイント・スイッチのブロック図。
【図５】ポートＡとポートＢの間にリンクをつくる際の
ポートＡ，Ｂおよびクロス・ポイント・スイッチ間の接
続事象を示すタイムチャート。
ポートＡ，Ｂおよびクロス・ポイント・スイッチ間の接
続事象を示すタイムチャート。
【図６】ポートＡとＢの間の切離し事象を示すタイムチ
ャート。
ャート。
【図７】通信フレームがそのリンクから入るときのポー
トの制御を示すフローチャート。
トの制御を示すフローチャート。
【図８】通信バスから要求が入るときのポートの制御を
示すフローチャート。
示すフローチャート。
【図９】ポートによる通信の終了を示すフローチャー
ト。
ト。
【図１０】ポート間通信におけるマトリックス・スイッ
チの制御を示すフローチャート。
チの制御を示すフローチャート。
８，３０，３２，３４，３６，４２，４４，４６，４８
ポート １０，１２ クロス・ポイント・スイッチ １４，１６，１８，２０，２２，２４，２６，２８ シ
ステム ３８ バス・アービタ ４０ マトリックス・スイッチ ５２ 制御バス ７２ 送信マルチプレクサ ７８ 状態ロジック ７０ 送信レジスタ ８２ 割込み制御手段 ８８ 初期接続ロジック ９４ 受信マルチプレクサ １００ 調停／制御バス・インターフェース １０２ 受信レジスタ １０４ 接続／同期化バッファ １０６ デコード／エラー検出ロジック
ポート １０，１２ クロス・ポイント・スイッチ １４，１６，１８，２０，２２，２４，２６，２８ シ
ステム ３８ バス・アービタ ４０ マトリックス・スイッチ ５２ 制御バス ７２ 送信マルチプレクサ ７８ 状態ロジック ７０ 送信レジスタ ８２ 割込み制御手段 ８８ 初期接続ロジック ９４ 受信マルチプレクサ １００ 調停／制御バス・インターフェース １０２ 受信レジスタ １０４ 接続／同期化バッファ １０６ デコード／エラー検出ロジック
フロントページの続き (56)参考文献 特開 昭51−1044（ＪＰ，Ａ) 特開 昭58−151661（ＪＰ，Ａ) 特開 平２−271460（ＪＰ，Ａ)
Claims (3)
- 【請求項１】夫々少なくとも１個のデータ処理エレメン
トに接続されると共にバスにより他のすべてのポートに
接続される複数のポートと、各ポートと前記バスに相互
接続されるマトリックス・スイッチ手段とを有する通信
ネットワークであって、 （ａ） 他のデータ処理エレメントのポートを介しその
データ処理エレメントへの通信チャンネルの接続された
データ処理エレメントからの要求を受けるポートと、 （ｂ） 前記要求を受けるポートから前記他のデータ処
理エレメントのポートに通信チャネルの成立要求を送る
前記バスと、 （ｃ） 前記他のデータ処理エレメントのポートによる
前記要求の許可によって前記通信チャンネルを与える前
記マトリックス・スイッチ手段と、 を有する、通信ネットワーク。 - 【請求項２】夫々少なくとも１個のデータ処理エレメン
トに接続されると共にバスにより他のすべてのポートに
接続される複数のポートと、各ポートと前記バスに相互
接続されるマトリックス・スイッチ手段とを有する通信
ネットワークにおいて、異なるポートに接続されたデー
タ処理エレメント間に連続する通信チャンネルをつくる
方法であって、 （ａ） 他のデータ処理エレメントのポートを介しその
データ処理エレメントへの通信チャンネルの接続された
データ処理エレメントからの要求をポートに受けるステ
ップと、 （ｂ） 前記要求を受けたポートから前記他のデータ処
理エレメントのポートに前記バスを介して通信チャネル
の成立要求を送るステップと、 （ｃ） 前記他のデータ処理エレメントのポートによる
前記要求の許可によって前記マトリックス・スイッチを
介して前記通信チャンネルをつくるステップと、 を有する、連続する通信チャンネルをつくる方法。 - 【請求項３】前記ステップ（ｂ）は前記バスへのアクセ
スを要求するステップ（ｂ１）および前記アクセスの許
可により前記バスを介して前記マトリックス・スイッチ
を通じての前記他のデータ処理エレメントのポートへの
アクセスを要求するステップ（ｂ２）を含んでいる、請
求項２に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62951190A | 1990-12-18 | 1990-12-18 | |
| US629511 | 1990-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04230555A JPH04230555A (ja) | 1992-08-19 |
| JP2770936B2 true JP2770936B2 (ja) | 1998-07-02 |
Family
ID=24523300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248302A Expired - Fee Related JP2770936B2 (ja) | 1990-12-18 | 1991-09-02 | 通信ネットワークおよび通信チャンネルをつくる方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5430442A (ja) |
| EP (1) | EP0493934B1 (ja) |
| JP (1) | JP2770936B2 (ja) |
| CZ (1) | CZ281144B6 (ja) |
| DE (1) | DE69128133T2 (ja) |
| HU (1) | HU215629B (ja) |
| PL (1) | PL168257B1 (ja) |
| RU (1) | RU2111532C1 (ja) |
| SK (1) | SK385291A3 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4223600C2 (de) * | 1992-07-17 | 1994-10-13 | Ibm | Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems |
| US5566171A (en) * | 1995-03-15 | 1996-10-15 | Finisar Corporation | Multi-mode high speed network switch for node-to-node communication |
| US5604735A (en) * | 1995-03-15 | 1997-02-18 | Finisar Corporation | High speed network switch |
| GB2300088B (en) * | 1995-04-19 | 1999-06-16 | Northern Telecom Ltd | Telecommunications switches |
| US5784003A (en) * | 1996-03-25 | 1998-07-21 | I-Cube, Inc. | Network switch with broadcast support |
| US5689644A (en) * | 1996-03-25 | 1997-11-18 | I-Cube, Inc. | Network switch with arbitration sytem |
| US5754791A (en) * | 1996-03-25 | 1998-05-19 | I-Cube, Inc. | Hierarchical address translation system for a network switch |
| KR100259276B1 (ko) | 1997-01-27 | 2000-06-15 | 윤종용 | 대역폭확장이 가능한 상호연결망 |
| US6262991B1 (en) * | 1997-08-19 | 2001-07-17 | Nortel Networks Limited | Communication system architecture, infrastructure exchange and method of operation |
| US6636931B2 (en) * | 1998-01-06 | 2003-10-21 | Pragmatic Communications Systems, Inc. | System and method for switching signals over twisted-pair wires |
| US6317804B1 (en) * | 1998-11-30 | 2001-11-13 | Philips Semiconductors Inc. | Concurrent serial interconnect for integrating functional blocks in an integrated circuit device |
| US7382736B2 (en) | 1999-01-12 | 2008-06-03 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
| US6735218B2 (en) | 2000-11-17 | 2004-05-11 | Foundry Networks, Inc. | Method and system for encoding wide striped cells |
| US7596139B2 (en) | 2000-11-17 | 2009-09-29 | Foundry Networks, Inc. | Backplane interface adapter with error control and redundant fabric |
| US7356030B2 (en) * | 2000-11-17 | 2008-04-08 | Foundry Networks, Inc. | Network switch cross point |
| US20020091884A1 (en) * | 2000-11-17 | 2002-07-11 | Andrew Chang | Method and system for translating data formats |
| EP1380127A2 (en) * | 2000-11-17 | 2004-01-14 | Foundry Networks, Inc. | High-performance network switch |
| US6697368B2 (en) * | 2000-11-17 | 2004-02-24 | Foundry Networks, Inc. | High-performance network switch |
| US7236490B2 (en) | 2000-11-17 | 2007-06-26 | Foundry Networks, Inc. | Backplane interface adapter |
| US7002980B1 (en) * | 2000-12-19 | 2006-02-21 | Chiaro Networks, Ltd. | System and method for router queue and congestion management |
| US6763417B2 (en) | 2000-12-20 | 2004-07-13 | Computer Network Technology Corporation | Fibre channel port adapter |
| US7206283B2 (en) * | 2001-05-15 | 2007-04-17 | Foundry Networks, Inc. | High-performance network switch |
| US20120155466A1 (en) | 2002-05-06 | 2012-06-21 | Ian Edward Davis | Method and apparatus for efficiently processing data packets in a computer network |
| US7649885B1 (en) | 2002-05-06 | 2010-01-19 | Foundry Networks, Inc. | Network routing system for enhanced efficiency and monitoring capability |
| US7266117B1 (en) | 2002-05-06 | 2007-09-04 | Foundry Networks, Inc. | System architecture for very fast ethernet blade |
| US7468975B1 (en) | 2002-05-06 | 2008-12-23 | Foundry Networks, Inc. | Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability |
| US7187687B1 (en) | 2002-05-06 | 2007-03-06 | Foundry Networks, Inc. | Pipeline method and system for switching packets |
| US7802049B2 (en) * | 2002-10-30 | 2010-09-21 | Intel Corporation | Links having flexible lane allocation |
| US6901072B1 (en) | 2003-05-15 | 2005-05-31 | Foundry Networks, Inc. | System and method for high speed packet transmission implementing dual transmit and receive pipelines |
| TWI269992B (en) | 2004-03-22 | 2007-01-01 | Aten Int Co Ltd | The keyboard video mouse switch for multiply chaining and the switching method of signals thereof |
| US7817659B2 (en) | 2004-03-26 | 2010-10-19 | Foundry Networks, Llc | Method and apparatus for aggregating input data streams |
| US8730961B1 (en) | 2004-04-26 | 2014-05-20 | Foundry Networks, Llc | System and method for optimizing router lookup |
| US7809278B2 (en) * | 2004-07-26 | 2010-10-05 | Hewlett-Packard Development Company, L.P. | Apparatus and method of providing separate control and data channels between arrays of light emitters and detectors for optical communication and alignment |
| US7269321B2 (en) * | 2004-08-10 | 2007-09-11 | Hewlett-Packard Development Company, L.P. | System and method of configuring fiber optic communication channels between arrays of emitters and detectors |
| US7251388B2 (en) * | 2004-08-10 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Apparatus for providing optical communication between integrated circuits of different PC boards and an integrated circuit assembly for use therein |
| US7623793B2 (en) * | 2004-08-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | System and method of configuring fiber optic communication channels between arrays of emitters and detectors |
| US7623783B2 (en) * | 2004-08-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | System and method of self-configuring optical communication channels between arrays of emitters and detectors |
| US7653108B2 (en) * | 2004-09-09 | 2010-01-26 | Hewlett-Packard Development Company, L.P. | Apparatus and method of establishing optical communication channels between a steerable array of laser emitters and an array of optical detectors |
| US7229218B2 (en) * | 2004-09-20 | 2007-06-12 | Hewlett-Packard Development Company, L.P. | Apparatus and method of providing an optical connection between PC boards for optical communication |
| US7657703B1 (en) | 2004-10-29 | 2010-02-02 | Foundry Networks, Inc. | Double density content addressable memory (CAM) lookup scheme |
| US8448162B2 (en) | 2005-12-28 | 2013-05-21 | Foundry Networks, Llc | Hitless software upgrades |
| US7903654B2 (en) | 2006-08-22 | 2011-03-08 | Foundry Networks, Llc | System and method for ECMP load sharing |
| US8238255B2 (en) | 2006-11-22 | 2012-08-07 | Foundry Networks, Llc | Recovering from failures without impact on data traffic in a shared bus architecture |
| US7978614B2 (en) | 2007-01-11 | 2011-07-12 | Foundry Network, LLC | Techniques for detecting non-receipt of fault detection protocol packets |
| US8037399B2 (en) | 2007-07-18 | 2011-10-11 | Foundry Networks, Llc | Techniques for segmented CRC design in high speed networks |
| US8271859B2 (en) | 2007-07-18 | 2012-09-18 | Foundry Networks Llc | Segmented CRC design in high speed networks |
| US8149839B1 (en) | 2007-09-26 | 2012-04-03 | Foundry Networks, Llc | Selection of trunk ports and paths using rotation |
| US8190881B2 (en) * | 2007-10-15 | 2012-05-29 | Foundry Networks Llc | Scalable distributed web-based authentication |
| US8090901B2 (en) | 2009-05-14 | 2012-01-03 | Brocade Communications Systems, Inc. | TCAM management approach that minimize movements |
| JP5493575B2 (ja) | 2009-08-10 | 2014-05-14 | 富士通株式会社 | 情報処理装置及び情報処理装置の制御方法 |
| US8599850B2 (en) | 2009-09-21 | 2013-12-03 | Brocade Communications Systems, Inc. | Provisioning single or multistage networks using ethernet service instances (ESIs) |
| US10902177B1 (en) | 2019-02-20 | 2021-01-26 | Cadence Design Systems, Inc. | Reconfigurable switch for a computing system |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511044A (ja) * | 1974-06-21 | 1976-01-07 | Nippon Telegraph & Telephone | |
| US4363093A (en) * | 1980-03-10 | 1982-12-07 | International Business Machines Corporation | Processor intercommunication system |
| JPS58151661A (ja) * | 1982-03-04 | 1983-09-08 | Omron Tateisi Electronics Co | メモリ装置 |
| US4580011A (en) * | 1983-09-30 | 1986-04-01 | Glaser Robert E | Distributed processing telephone switching system |
| US4630045A (en) * | 1983-10-24 | 1986-12-16 | International Business Machines Corporation | Controller for a cross-point switching matrix |
| US4586175A (en) * | 1984-04-30 | 1986-04-29 | Northern Telecom Limited | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals |
| US4695999A (en) * | 1984-06-27 | 1987-09-22 | International Business Machines Corporation | Cross-point switch of multiple autonomous planes |
| US4630258A (en) * | 1984-10-18 | 1986-12-16 | Hughes Aircraft Company | Packet switched multiport memory NXM switch node and processing method |
| US4704606A (en) * | 1984-11-13 | 1987-11-03 | American Telephone And Telegraph Company And At&T Information Systems Inc. | Variable length packet switching system |
| US4631534A (en) * | 1984-11-13 | 1986-12-23 | At&T Information Systems Inc. | Distributed packet switching system |
| JPS61137443A (ja) * | 1984-12-07 | 1986-06-25 | Toshiba Corp | ロ−カルエリアネツトワ−ク装置 |
| US4752777A (en) * | 1985-03-18 | 1988-06-21 | International Business Machines Corporation | Delta network of a cross-point switch |
| JPS61214694A (ja) * | 1985-03-18 | 1986-09-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | データ伝送のスイッチング装置 |
| US4773069A (en) * | 1986-07-30 | 1988-09-20 | Boulton P I P | Robust rooted tree network |
| GB8701009D0 (en) * | 1987-01-19 | 1987-02-18 | Inmos Ltd | Digital signal switch |
| US4817082A (en) * | 1987-03-09 | 1989-03-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Crosspoint switching system using control rings with fast token circulation |
| US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
| US4845722A (en) * | 1987-10-16 | 1989-07-04 | Digital Equipment Corporation | Computer interconnect coupler employing crossbar switching |
| US5179669A (en) * | 1988-08-22 | 1993-01-12 | At&T Bell Laboratories | Multiprocessor interconnection and access arbitration arrangement |
| US4929939A (en) * | 1988-10-31 | 1990-05-29 | International Business Machines Corporation | High-speed switching system with flexible protocol capability |
| US4929940A (en) * | 1988-11-18 | 1990-05-29 | International Business Machines Corporation | Collision crossbar switch |
| US5072217A (en) * | 1989-10-31 | 1991-12-10 | International Business Machines Corporation | One-sided crosspoint switch with distributed control |
| US5182554A (en) * | 1990-12-18 | 1993-01-26 | International Business Machines Corporation | Third party evavesdropping for bus control |
| US5144293A (en) * | 1990-12-18 | 1992-09-01 | International Business Machines Corporation | Serial link communication system with cascaded switches |
-
1991
- 1991-09-02 JP JP3248302A patent/JP2770936B2/ja not_active Expired - Fee Related
- 1991-12-17 SK SK3852-91A patent/SK385291A3/sk unknown
- 1991-12-17 CZ CS913852A patent/CZ281144B6/cs not_active IP Right Cessation
- 1991-12-17 RU SU5010326A patent/RU2111532C1/ru active
- 1991-12-17 HU HU913985A patent/HU215629B/hu not_active IP Right Cessation
- 1991-12-18 EP EP91311780A patent/EP0493934B1/en not_active Expired - Lifetime
- 1991-12-18 PL PL91292845A patent/PL168257B1/pl unknown
- 1991-12-18 DE DE69128133T patent/DE69128133T2/de not_active Expired - Lifetime
-
1994
- 1994-05-31 US US08/250,996 patent/US5430442A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CZ281144B6 (cs) | 1996-06-12 |
| US5430442A (en) | 1995-07-04 |
| SK385291A3 (en) | 1995-07-11 |
| EP0493934A2 (en) | 1992-07-08 |
| HUT59778A (en) | 1992-06-29 |
| HU215629B (hu) | 1999-01-28 |
| CZ385291A3 (en) | 1995-03-15 |
| DE69128133T2 (de) | 1998-05-20 |
| PL292845A1 (en) | 1992-07-27 |
| JPH04230555A (ja) | 1992-08-19 |
| PL168257B1 (pl) | 1996-01-31 |
| RU2111532C1 (ru) | 1998-05-20 |
| EP0493934B1 (en) | 1997-11-05 |
| DE69128133D1 (de) | 1997-12-11 |
| EP0493934A3 (en) | 1993-03-10 |
| HU913985D0 (en) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770936B2 (ja) | 通信ネットワークおよび通信チャンネルをつくる方法 | |
| JP2000505223A (ja) | フェイル・オーバ・スイッチング・システム | |
| RU2117405C1 (ru) | Система связи | |
| US5182554A (en) | Third party evavesdropping for bus control | |
| US4805168A (en) | Local area communication network | |
| US6009490A (en) | System having plurality of nodes with respective memories and an arbiter for performing arbitration of connection line use for transfer of data between nodes | |
| KR0174702B1 (ko) | 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법 | |
| US5548710A (en) | Method and apparatus for an ISDN communication system using active and stand-by ISDN communication adaptors to maintain operation when trouble occurs | |
| US5493651A (en) | Method and system for dequeuing connection requests in a simplex switch | |
| KR950001517B1 (ko) | 패킷호 제어 프로세서의 이중화 패킷 버스 제어회로 | |
| JP2003037600A (ja) | テストマネージャ付きメディアコンバータ、障害検出方法、およびそれを用いたシステム | |
| JP2715137B2 (ja) | 通信網制御方式 | |
| JPH04265033A (ja) | データ通信網とその制御方法 | |
| KR960015607B1 (ko) | 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법 | |
| JPH079465Y2 (ja) | Ｌａｎ用インターフェース | |
| JPH04157896A (ja) | 交換機用マルチリングバスシステム | |
| JPS63208337A (ja) | パケツトプロトコル変換装置 | |
| JPS5858629A (ja) | バス切替方式 | |
| JPH04262644A (ja) | パケット通信端末装置 | |
| JPS62241453A (ja) | パケツトプロトコル変換装置 | |
| JPH06291774A (ja) | メディアアクセス方式 | |
| JPH06295278A (ja) | 計算機システム | |
| JP2001102457A (ja) | 複数コントローラ内蔵のｌｓｉ及び同ｌｓｉを備えたｌｓｉ組み合わせシステム | |
| JPS63250243A (ja) | デ−タ通信処理方式 | |
| JPH0553423B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |