JP2764984B2 - 電流センス回路 - Google Patents
電流センス回路Info
- Publication number
- JP2764984B2 JP2764984B2 JP69089A JP69089A JP2764984B2 JP 2764984 B2 JP2764984 B2 JP 2764984B2 JP 69089 A JP69089 A JP 69089A JP 69089 A JP69089 A JP 69089A JP 2764984 B2 JP2764984 B2 JP 2764984B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- mos transistor
- current
- electrode
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、パワーICでの過電流検知などに用いられる
電流センス回路に関する。
電流センス回路に関する。
B.従来の技術 第６図は、例えば米国特許第4,553,084号公報で知ら
れる従来の電流センス回路である。
れる従来の電流センス回路である。
図において、カレントミラーを構成するMOSトランジ
スタ（Ｎチャネル）1a,1bのドレイン電極は電源端子２
に接続され、その共有のゲート電極はゲート端子３に接
続されている。また、MOSトランジスタ1aのソース電極
はソース端子４に接続され、MOSトランジスタ1bのソー
ス電極は電流検知抵抗５を介してソース端子４に接続さ
れている。６は過電流判定用の比較器で、その一方の入
力端には、抵抗５とMOSトランジスタ1bのソース電極と
の接続点Ｐが接続され、他方の入力端には基準電圧Vref
が加えられている。なお、MOSトランジスタ1aでオン・
オフされる負荷Loはソース端子４と接地間に接続され
る。
スタ（Ｎチャネル）1a,1bのドレイン電極は電源端子２
に接続され、その共有のゲート電極はゲート端子３に接
続されている。また、MOSトランジスタ1aのソース電極
はソース端子４に接続され、MOSトランジスタ1bのソー
ス電極は電流検知抵抗５を介してソース端子４に接続さ
れている。６は過電流判定用の比較器で、その一方の入
力端には、抵抗５とMOSトランジスタ1bのソース電極と
の接続点Ｐが接続され、他方の入力端には基準電圧Vref
が加えられている。なお、MOSトランジスタ1aでオン・
オフされる負荷Loはソース端子４と接地間に接続され
る。
したがって、MOSトランジスタ1aがゲート電圧の印加
によりオンすると、接続点Ｐの電圧は電源端子２の電圧
になると共に、MOSトランジスタ1bを流れる電流ｉが抵
抗５を通して流れることにより、iR（Ｒは抵抗５の抵抗
値）に相当する電圧降下が生じる。この電圧降下による
接続点Ｐの電圧を比較器６で基準電圧Vrefと比較し、そ
の比較結果により過電流か否かの判定を行い、その検出
信号を比較器６の出力端子７から出力するようになって
いる。
によりオンすると、接続点Ｐの電圧は電源端子２の電圧
になると共に、MOSトランジスタ1bを流れる電流ｉが抵
抗５を通して流れることにより、iR（Ｒは抵抗５の抵抗
値）に相当する電圧降下が生じる。この電圧降下による
接続点Ｐの電圧を比較器６で基準電圧Vrefと比較し、そ
の比較結果により過電流か否かの判定を行い、その検出
信号を比較器６の出力端子７から出力するようになって
いる。
このような電流センス回路では、MOSトランジスタ1b
のチャネル幅をMOSトランジスタ1aに比べて極めて小さ
くして抵抗５を流れる電流を小さくすれば、パワーICで
も低電流容量の抵抗５で電流検知を簡単な構成で行うこ
とができる。なお、パワーICでは、MOSトランジスタ1a
に大きな電流が流れるため、その電流を直接測ることは
困難である。
のチャネル幅をMOSトランジスタ1aに比べて極めて小さ
くして抵抗５を流れる電流を小さくすれば、パワーICで
も低電流容量の抵抗５で電流検知を簡単な構成で行うこ
とができる。なお、パワーICでは、MOSトランジスタ1a
に大きな電流が流れるため、その電流を直接測ることは
困難である。
C.発明が解決しようとする課題 しかしながら、上述のような従来の電流センス回路で
は、カレントミラーを構成するMOSトランジスタ1bのソ
ース電極に接続された抵抗素子の電圧降下を検知して電
流検知を行う方式になっているため、抵抗素子の電圧降
下を△Ｖ＝ｉ・Ｒ（但し、Ｒは抵抗５の抵抗値,iはMOS
トランジスタ1bの電流値）とすると、検知された電流値
は、半導体製造プロセスのばらつきにより、拡散抵抗や
ポリシリコン抵抗の場合、抵抗値Ｒが±10％程度ばらつ
き、精度の良い電流検知が難しいという問題があった。
は、カレントミラーを構成するMOSトランジスタ1bのソ
ース電極に接続された抵抗素子の電圧降下を検知して電
流検知を行う方式になっているため、抵抗素子の電圧降
下を△Ｖ＝ｉ・Ｒ（但し、Ｒは抵抗５の抵抗値,iはMOS
トランジスタ1bの電流値）とすると、検知された電流値
は、半導体製造プロセスのばらつきにより、拡散抵抗や
ポリシリコン抵抗の場合、抵抗値Ｒが±10％程度ばらつ
き、精度の良い電流検知が難しいという問題があった。
本発明の技術的課題は、半導体製造プロセスのばらつ
きに影響されることなく電流検知を正確に行うことにあ
る。
きに影響されることなく電流検知を正確に行うことにあ
る。
D.課題を解決するための手段 本発明は、ゲート電極を共有する第１および第２のMO
Sトランジスタを有し、第１のMOSトランジスタのソース
電極またはドレイン電極が負荷に接続された電流センス
回路に適用される。
Sトランジスタを有し、第１のMOSトランジスタのソース
電極またはドレイン電極が負荷に接続された電流センス
回路に適用される。
そして上述した技術的課題は次の構成により解決され
る。
る。
第１および第２のMOSトランジスタを流れる電流で充
電されるように接続されたコンデンサと、第１のMOSト
ランジスタのソース電極またはドレイン電極とコンデン
サとの間に接続され、電流検出時に事前にそのコンデン
サを第１のMOSトランジスタを流れる電流で充電し、コ
ンデンサの電極電位をこの第１のMOSトランジスタの負
荷側電極電位にする第１のスイッチ素子と、第２のMOS
トランジスタのソース電極またはドレイン電極とコンデ
ンサとの間に接続され、第１のMOSトランジスタの負荷
側電極電位に充電されているコンデンサを第２のMOSト
ランジスタに流れる電流によりさらに充電する第２のス
イッチ素子と、コンデンサを定電流で放電させる第３の
スイッチ素子と、第２および第３のスイッチ素子により
コンデンサを充放電させる際の該コンデンサの電極電位
の大きさを判定する比較器とを備える。
電されるように接続されたコンデンサと、第１のMOSト
ランジスタのソース電極またはドレイン電極とコンデン
サとの間に接続され、電流検出時に事前にそのコンデン
サを第１のMOSトランジスタを流れる電流で充電し、コ
ンデンサの電極電位をこの第１のMOSトランジスタの負
荷側電極電位にする第１のスイッチ素子と、第２のMOS
トランジスタのソース電極またはドレイン電極とコンデ
ンサとの間に接続され、第１のMOSトランジスタの負荷
側電極電位に充電されているコンデンサを第２のMOSト
ランジスタに流れる電流によりさらに充電する第２のス
イッチ素子と、コンデンサを定電流で放電させる第３の
スイッチ素子と、第２および第３のスイッチ素子により
コンデンサを充放電させる際の該コンデンサの電極電位
の大きさを判定する比較器とを備える。
E.作用 第１のスイッチ素子がオンすると、コンデンサの電極
電位が第１のMOSトランジスタの負荷側電極電位とな
る。第１のスイッチ素子をオフし第２のスイッチ素子が
オンされると、第２のMOSトランジスタを流れる電流に
よりコンデンサが充電され、そして第３のスイッチ素子
がオンされると、コンデンサが定電流で放電する。この
充放電によるコンデンサの電極電位を比較器において基
準値と比較し、過電流か否かを判定する。
電位が第１のMOSトランジスタの負荷側電極電位とな
る。第１のスイッチ素子をオフし第２のスイッチ素子が
オンされると、第２のMOSトランジスタを流れる電流に
よりコンデンサが充電され、そして第３のスイッチ素子
がオンされると、コンデンサが定電流で放電する。この
充放電によるコンデンサの電極電位を比較器において基
準値と比較し、過電流か否かを判定する。
したがって、本発明にあっては、半導体のプロセス上
のばらつきやチップ温度に左右されることなく正確な電
流検知が可能になる。
のばらつきやチップ温度に左右されることなく正確な電
流検知が可能になる。
F.実施例 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
−第１の実施例− 第１図は、本発明による電流センス回路の第１の実施
例を示す構成図である。
例を示す構成図である。
図において、カレントミラーを構成する第１および第
２のMOSトランジスタ（ＮチャネルMOSトランジスタ）10
a,10bのドレイン電極は電源VDの端子11に接続されて、
その共有のゲート電極はゲート端子12に接続されてい
る。ここで、第1,第２のMOSトランジスタは、第１のMOS
トランジスタを流れる電流に対して第２のMOSトランジ
スタに流れる電流を少なくするように設定する。設定の
仕方としては、第２のMOSトランジスタのチャネル幅を
第１のMOSトランジスタに対して小さくしてもよいし、
第1,第２のMOSトランジスタを複数のセルから構成し、
第１のMOSトランジスタに比べて第２のMOSトランジスタ
のセル数を少なくしてもよい。また、MOSトランジスタ1
0aのソース電極は負荷Loが接続されるソース端子13に接
続されている。さらにそのソース電極は、クロックφ１
（第２図参照）をゲート入力とするMOSトランジスタか
らなる第１のスイッチ素子14を介して充放電用コンデン
サ15の一方の電極に接続され、コンデンサ15の他方の電
極は接地されている。
２のMOSトランジスタ（ＮチャネルMOSトランジスタ）10
a,10bのドレイン電極は電源VDの端子11に接続されて、
その共有のゲート電極はゲート端子12に接続されてい
る。ここで、第1,第２のMOSトランジスタは、第１のMOS
トランジスタを流れる電流に対して第２のMOSトランジ
スタに流れる電流を少なくするように設定する。設定の
仕方としては、第２のMOSトランジスタのチャネル幅を
第１のMOSトランジスタに対して小さくしてもよいし、
第1,第２のMOSトランジスタを複数のセルから構成し、
第１のMOSトランジスタに比べて第２のMOSトランジスタ
のセル数を少なくしてもよい。また、MOSトランジスタ1
0aのソース電極は負荷Loが接続されるソース端子13に接
続されている。さらにそのソース電極は、クロックφ１
（第２図参照）をゲート入力とするMOSトランジスタか
らなる第１のスイッチ素子14を介して充放電用コンデン
サ15の一方の電極に接続され、コンデンサ15の他方の電
極は接地されている。
MOSトランジスタ10bのソース電極は、クロックφ
２（第２図参照）をゲート入力とするMOSトランジスタ
からなる第２のスイッチ素子16を介してコンデンサ15の
一方の電極に接続されている。さらにコンデンサ15の一
方の電極は、過電流検知用比較器17の（＋）入力端に接
続され、比較器17の（−）入力端には基準電圧Vrefが印
加されている。また、コンデンサ15の一方の電極とアー
ス間には、クロックφ３（第２図参照）をゲート入力と
するMOSトランジスタからなる第３のスイッチ素子18と
基準電流源19との直列回路が接続されている。
２（第２図参照）をゲート入力とするMOSトランジスタ
からなる第２のスイッチ素子16を介してコンデンサ15の
一方の電極に接続されている。さらにコンデンサ15の一
方の電極は、過電流検知用比較器17の（＋）入力端に接
続され、比較器17の（−）入力端には基準電圧Vrefが印
加されている。また、コンデンサ15の一方の電極とアー
ス間には、クロックφ３（第２図参照）をゲート入力と
するMOSトランジスタからなる第３のスイッチ素子18と
基準電流源19との直列回路が接続されている。
クロックφ1,φ2,φ３は、図示しないクロック発生回
路から発生されるものである。
路から発生されるものである。
次に、このように構成された本実施例の動作について
説明する。
説明する。
まず、ゲート端子12にゲート電圧が印加されると、MO
Sトランジスタ10a,10bがオンし、それぞれのMOSトラン
ジスタ10a（例えばパワーMOSトランジスタとする）およ
びMOSトランジスタ10bには電流が流れる。この時、MOS
トランジスタ10aに流れる電流をiaとすると、MOSトラン
ジスタ10bに流れる電流ibは、 ib＝ａ・ia …（１） となる。ただし、ａはMOSトランジスタ10a,10bの大きさ
の比である。ここでａ＜＜１とすれば、ib＜＜iaとな
り、MOSトランジスタ10aがパワーMOSトランジスタで大
容量の電流を流してもibは小さいので容易に電流検知が
可能となる。
Sトランジスタ10a,10bがオンし、それぞれのMOSトラン
ジスタ10a（例えばパワーMOSトランジスタとする）およ
びMOSトランジスタ10bには電流が流れる。この時、MOS
トランジスタ10aに流れる電流をiaとすると、MOSトラン
ジスタ10bに流れる電流ibは、 ib＝ａ・ia …（１） となる。ただし、ａはMOSトランジスタ10a,10bの大きさ
の比である。ここでａ＜＜１とすれば、ib＜＜iaとな
り、MOSトランジスタ10aがパワーMOSトランジスタで大
容量の電流を流してもibは小さいので容易に電流検知が
可能となる。
電流検知に際しては、第２図のタイムチャートで示す
クロックφ1,φ2,φ３をそれぞれのスイッチ素子14,16,
18に与え、MOSトランジスタ10bを流れる電流と基準電流
源19によりコンデンサ15を充放電し、この時のコンデン
サ15の電極電位を比較器17で判定することで過電流検知
を行う。
クロックφ1,φ2,φ３をそれぞれのスイッチ素子14,16,
18に与え、MOSトランジスタ10bを流れる電流と基準電流
源19によりコンデンサ15を充放電し、この時のコンデン
サ15の電極電位を比較器17で判定することで過電流検知
を行う。
まず、スイッチ素子14のゲートに加えられるクロック
φ１のハイレベルでスイッチ素子14をオンし、これによ
り接続点Ａの電位、すなわちコンデンサ15の電極電位を
ソース端子13の電圧Vsにする。次にクロックφ１をロー
レベルにした状態で第２図（ｂ）に示すクロックφ２を
アクティブ（Ｈ）にし第２のスイッチ素子16のゲートに
加えると、クロックφ２のアンクティブ時間だけスイッ
チ素子16がオンして電流ibが流れ、これによりコンデン
サ15が充電される。この時、クロックφ２のアクティブ
時間をtoとし、コンデンサ15の容量をＣとすると、コン
デンサ15の電極電位の上昇電位ΔV1は、 ΔV1＝ib・to/C …（２） となる。
φ１のハイレベルでスイッチ素子14をオンし、これによ
り接続点Ａの電位、すなわちコンデンサ15の電極電位を
ソース端子13の電圧Vsにする。次にクロックφ１をロー
レベルにした状態で第２図（ｂ）に示すクロックφ２を
アクティブ（Ｈ）にし第２のスイッチ素子16のゲートに
加えると、クロックφ２のアンクティブ時間だけスイッ
チ素子16がオンして電流ibが流れ、これによりコンデン
サ15が充電される。この時、クロックφ２のアクティブ
時間をtoとし、コンデンサ15の容量をＣとすると、コン
デンサ15の電極電位の上昇電位ΔV1は、 ΔV1＝ib・to/C …（２） となる。
次に、クロックφ２をローレベルにした後に、第２図
（ｃ）に示すタイミングでクロックφ２のアクティブ時
間toと同じ時間だけクロックφ３をアクティブ（Ｈ）に
すると、その時間だけスイッチ素子18はオンし、コンデ
ンサ15の電極（接続点Ａ）を基準電流源19に接続して一
定の基準電流で放電させる。この時、基準電流源19の電
流をirとし、クロックφ３のアクティブ時間をtoとする
と、コンデンサ15の電極の電圧降下ΔV2は、 ΔV2＝ir・to/C …（３） となる。
（ｃ）に示すタイミングでクロックφ２のアクティブ時
間toと同じ時間だけクロックφ３をアクティブ（Ｈ）に
すると、その時間だけスイッチ素子18はオンし、コンデ
ンサ15の電極（接続点Ａ）を基準電流源19に接続して一
定の基準電流で放電させる。この時、基準電流源19の電
流をirとし、クロックφ３のアクティブ時間をtoとする
と、コンデンサ15の電極の電圧降下ΔV2は、 ΔV2＝ir・to/C …（３） となる。
したがって、第２図に示す１サイクルにおいてコンデ
ンサ15の電極電位の変化ΔＶは、 ΔＶ＝ΔV1−ΔV2＝（ib−ir）to/C …（４） となる。
ンサ15の電極電位の変化ΔＶは、 ΔＶ＝ΔV1−ΔV2＝（ib−ir）to/C …（４） となる。
ここでib＞irのとき、第２図に示すタイミングでコン
デンサ15を充放電させると、コンデンサ15の電極電位は
次第に上昇し、そして、比較器17の（＋）入力端に加わ
る電圧が基準電圧Vrefを越えると、比較器17から出力端
子17aに検出信号が出力される。
デンサ15を充放電させると、コンデンサ15の電極電位は
次第に上昇し、そして、比較器17の（＋）入力端に加わ
る電圧が基準電圧Vrefを越えると、比較器17から出力端
子17aに検出信号が出力される。
このような本実施例にあっては、ソース電流ibと基準
電流irにより充放電されるコンデンサ15が個々の素子ご
とに製造プロセス上ばらついても、あるいは温度変化が
あっても、コンデンサ15の容量Ｃと充放電のためのアク
ティブ時間toとを共通しているため、電流ibとirを比較
するときのコンデンサのばらつき成分等は相殺されるこ
とになり、電流ibとirを正確に比較できると共に、正確
な電流検知が可能になる。
電流irにより充放電されるコンデンサ15が個々の素子ご
とに製造プロセス上ばらついても、あるいは温度変化が
あっても、コンデンサ15の容量Ｃと充放電のためのアク
ティブ時間toとを共通しているため、電流ibとirを比較
するときのコンデンサのばらつき成分等は相殺されるこ
とになり、電流ibとirを正確に比較できると共に、正確
な電流検知が可能になる。
第３図は、本発明におけるスイッチ制御用タイミング
チャートの他の実施例を示すものである。
チャートの他の実施例を示すものである。
この第３図において、上記第２図と異なる点は、第２
のスイッチ素子16のゲートに加えられるクロックφ2,お
よび第３のスイッチ素子18のゲートに加えられるクロッ
クφ３を、第３図の（ｂ），（ｃ）に示す如くクロック
φ１のローレベルに対応して所定時間連続する波形にし
たものである。
のスイッチ素子16のゲートに加えられるクロックφ2,お
よび第３のスイッチ素子18のゲートに加えられるクロッ
クφ３を、第３図の（ｂ），（ｃ）に示す如くクロック
φ１のローレベルに対応して所定時間連続する波形にし
たものである。
このようなクロックφ2,φ３を利用してスイッチ素子
16,18を制御した場合も上記実施例と同様な効果が得ら
れる。なお、第２図に示す方式の方が消費電流を節約で
きる。
16,18を制御した場合も上記実施例と同様な効果が得ら
れる。なお、第２図に示す方式の方が消費電流を節約で
きる。
また、第４図は、ＮチャネルMOSトランジスタをロー
サイドスイッチとして使用する場合の回路図であり、Ｎ
チャネルMOSトランジスタをハイサイドスイッチとして
使用する第１図の場合と同様に動作する。
サイドスイッチとして使用する場合の回路図であり、Ｎ
チャネルMOSトランジスタをハイサイドスイッチとして
使用する第１図の場合と同様に動作する。
−第２の実施例− 第５図は、本発明による電流センス回路の第２の実施
例を示す構成図である。
例を示す構成図である。
図において、第１図と同一の部分には同一符号を付し
てその説明を省略し、第１図と異なる部分を重点に述べ
る。
てその説明を省略し、第１図と異なる部分を重点に述べ
る。
すなわち第５図において、第１図と異なる点は次の２
点である。
点である。
第１のスイッチ素子14と接続点Ａとの間に抵抗20を直
列に接続し、この抵抗20により、ノイズ等によるソース
端子13の電位変動の影響をコンデンサ15の電極が受けに
くくしたこと。
列に接続し、この抵抗20により、ノイズ等によるソース
端子13の電位変動の影響をコンデンサ15の電極が受けに
くくしたこと。
接続点Ａと接地間に放電用の第３のスイッチ素子18の
みを接続し、この第３のスイッチ素子18のゲートに加わ
るクロックφ′３がアクティブの時にこのスイッチ素子
18が飽和領域となるようにして、該スイッチ素子18を定
電流源として機能させるようにした。
みを接続し、この第３のスイッチ素子18のゲートに加わ
るクロックφ′３がアクティブの時にこのスイッチ素子
18が飽和領域となるようにして、該スイッチ素子18を定
電流源として機能させるようにした。
この第２の実施例においても、上記第１の実施例と同
様な効果が得られるほか、コンデンサ15の電極電位がソ
ース端子13の電位変動の影響を受けにくくなり、かつ基
準電流源を省略できる効果がある。
様な効果が得られるほか、コンデンサ15の電極電位がソ
ース端子13の電位変動の影響を受けにくくなり、かつ基
準電流源を省略できる効果がある。
G.発明の効果 本発明によれば、カレントミラーを構成する第1,第２
のMOSトランジスタにスイッチ素子を介してコンデンサ
を接続し、このコンデンサを第１のMOSトランジスタの
負荷側電極電位に充電した後に第２のMOSトランジスタ
を流れる電流で充電するとともに定電流により放電さ
せ、その時のコンデンサの電極電位の大きさを判定して
電流検知を行うようにしたので、半導体プロセス上のば
らつきに左右されることなく電流を正確かつ高精度に検
知できる。
のMOSトランジスタにスイッチ素子を介してコンデンサ
を接続し、このコンデンサを第１のMOSトランジスタの
負荷側電極電位に充電した後に第２のMOSトランジスタ
を流れる電流で充電するとともに定電流により放電さ
せ、その時のコンデンサの電極電位の大きさを判定して
電流検知を行うようにしたので、半導体プロセス上のば
らつきに左右されることなく電流を正確かつ高精度に検
知できる。
第１図は本発明による電流センス回路の第１の実施例を
示す構成図である。 第２図は本実施例におけるスイッチ制御用クロックのタ
イミングチャートである。 第３図は本発明の他の実施例を示すスイッチ制御用クロ
ックのタイミングチャートである。 第４図は第１図の回路の変形例を示す回路図である。 第５図は本発明による電流センス回路の第２の実施例を
示す構成図である。 第６図は従来の電流センス回路の構成図である。 10a,10b:MOSトランジスタ 11:電源端子、13:ソース端子 14:第１のスイッチ素子、15:コンデンサ 16:第２のスイッチ素子、17:比較器 18:第３のスイッチ素子 19:基準電流源
示す構成図である。 第２図は本実施例におけるスイッチ制御用クロックのタ
イミングチャートである。 第３図は本発明の他の実施例を示すスイッチ制御用クロ
ックのタイミングチャートである。 第４図は第１図の回路の変形例を示す回路図である。 第５図は本発明による電流センス回路の第２の実施例を
示す構成図である。 第６図は従来の電流センス回路の構成図である。 10a,10b:MOSトランジスタ 11:電源端子、13:ソース端子 14:第１のスイッチ素子、15:コンデンサ 16:第２のスイッチ素子、17:比較器 18:第３のスイッチ素子 19:基準電流源
Claims (1)
- 【請求項１】ゲート電極を共有する第１および第２のMO
Sトランジスタを有し、第１のMOSトランジスタのソース
電極またはドレイン電極が負荷に接続された電流センス
回路において、 前記第１および第２のMOSトランジスタを流れる電流に
より充電されるように接続されたコンデンサと、 前記第１のMOSトランジスタのソース電極またはドレイ
ン電極と前記コンデンサとの間に接続され、電流検出時
に事前にそのコンデンサを第１のMOSトランジスタを流
れる電流で充電し、コンデンサの電極電位をこの第１の
MOSトランジスタの負荷側電極電位にする第１のスイッ
チ素子と、 前記第２のMOSトランジスタのソース電極またはドレイ
ン電極と前記コンデンサとの間に接続され、前記第１の
MOSトランジスタの負荷側電極電位に充電されているコ
ンデンサを第２のMOSトランジスタに流れる電流により
さらに充電する第２のスイッチ素子と、 前記コンデンサを定電流で放電させる第３のスイッチ素
子と、 前記第２および第３のスイッチ素子により前記コンデン
サを充放電させる際の該コンデンサの電極電位の大きさ
を判定する比較器とを備えてなる電流センス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP69089A JP2764984B2 (ja) | 1989-01-04 | 1989-01-04 | 電流センス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP69089A JP2764984B2 (ja) | 1989-01-04 | 1989-01-04 | 電流センス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181664A JPH02181664A (ja) | 1990-07-16 |
| JP2764984B2 true JP2764984B2 (ja) | 1998-06-11 |
Family
ID=11480755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP69089A Expired - Fee Related JP2764984B2 (ja) | 1989-01-04 | 1989-01-04 | 電流センス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764984B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0915271A (ja) * | 1995-04-24 | 1997-01-17 | Advantest Corp | 過電流検出回路 |
| JP4996203B2 (ja) * | 2006-11-07 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 電源電圧回路 |
| JP5666694B2 (ja) * | 2011-04-05 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 負荷電流検出回路 |
-
1989
- 1989-01-04 JP JP69089A patent/JP2764984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02181664A (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| EP0321226B1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US4885476A (en) | Power-on reset circuit | |
| US11415611B2 (en) | Capacitance measuring system and method | |
| US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
| EP0433724B1 (en) | Voltage regulator with power boost system | |
| JP2005191821A (ja) | コンパレータ回路及び電源回路 | |
| JP3011727B2 (ja) | 過電流検出回路 | |
| US20190238055A1 (en) | Power converter controller | |
| US6043749A (en) | Frequency detection circuit | |
| JP2764984B2 (ja) | 電流センス回路 | |
| US6154009A (en) | Power supply monitoring IC and battery pack | |
| JPH10214306A (ja) | 積分回路 | |
| JPH0754336B2 (ja) | 電流センス回路 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JP2547104Y2 (ja) | 電流検出回路 | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| US20240106401A1 (en) | Measurement system, related integrated circuit and method | |
| JP3124730B2 (ja) | チョッパコンパレータ回路 | |
| JP2812074B2 (ja) | 半導体装置 | |
| JPS59215121A (ja) | バツフア回路 | |
| JP2611631B2 (ja) | ピークホールド回路 | |
| KR100340077B1 (ko) | 공정과 전원전압의 변화에 무관한 입력 주파수 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |