JP2764628B2 - 電子回路基板とその製造方法 - Google Patents
電子回路基板とその製造方法Info
- Publication number
- JP2764628B2 JP2764628B2 JP2052070A JP5207090A JP2764628B2 JP 2764628 B2 JP2764628 B2 JP 2764628B2 JP 2052070 A JP2052070 A JP 2052070A JP 5207090 A JP5207090 A JP 5207090A JP 2764628 B2 JP2764628 B2 JP 2764628B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- base material
- electronic circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
ーと直接接続する電子回路基板、あるいはバーンインボ
ードの如きの検査基板、あるいは液晶表示パネル等の極
めて微細な回路を有する部品と直接接続する電子回路基
板等、高密度な導体回路を有する電子回路基板とその製
造方法に関する。
ーと、電子回路基板又は外部接続端子とを接続する方法
として、金などの金属ワイヤーによって接続するワイヤ
ーボンディング方式、あるいは、予めディバイス孔を形
成したテープ上に導体回路を形成して該ディバイス孔に
導体回路を懸架けした状態とし、この導体回路とLSIシ
リコンチップとを直接接続するTAB方式、あるいは電子
回路基板とチップとの一方又は双方に半田バンプを形成
し、これらを直接接触させ当該半田バンプを溶融して接
続するフリップチップ接続方式がある。
グ方式およびTAB方式は、ウェハーあるいはチップの接
続端子を直読して位置合わせを行って接続することがで
きる。ところが、フリップチップ接続方式の場合には、
ウェハーあるいはチップを表裏反転して接続することに
なるため、非透光性の電子回路基板への接続の際には、
接続端子の位置を直接読み取ることができず、このため
このような電子回路基板との接続には、チップの接続端
子の間隔あるいは幅を大きくして位置合わせを容易にす
る方法を従来から採っていた。従って、この方法では、
チップの接続端子を微細なものとすることができず、高
密度実装を実現することが困難であった。
あり、その目的とするところは、非透光性の電子回路基
板であって微細な接続端子を有するチップと高精度で接
続し、高密度実装が可能な電子回路基板を提供すると共
に、この電子回路基板を容易かつ効率よく製造すること
が可能な製造方法を提供することにある。
発明が採った手段は、 「非透光性の基材(1)を有する電子回路基板(10)
であって、 前記基材(1)を貫通する貫通孔(3)と、この貫通
孔(3)に懸架された状態で前記基材(1)の片面に形
成された導体(5b)と、この導体(5b)に前記貫通孔
(3)を介して前記基材(1)の他面より認識可能に形
成された開口部(6)とを備えたことを特徴とする電子
回路基板(10)」である。
子回路基板(10)は、表裏を貫通する貫通孔(3)が形
成された非透光性の基材(1)の片面に、導体回路(5
a)等の導体(5b)を形成し、この導体(5b)に前記貫
通孔(3)を介して認識可能な開口部(6)を形成した
ものである。そして、この開口部(6)を貫通孔(3)
を通して、基板(10)の他面側より認識することで、チ
ップが接続される基板側の接続端子の位置を高精度で確
認し、ウェハーあるいはチップの接続端子と確実に接続
することができるようにしたものである。つまり、導体
回路(5a)等に形成された開口部(6)をチップ等の接
続時に使用される位置合わせ用マークとしたのである。
が好ましい。その理由は5mmφよりも大きくなると、導
体(5b)をささえる間隔が広くなり導体(5b)の精度の
高い形状を維持することが困難となるからである。
は5〜50μmであることが好ましい。その理由は、5μ
mよりも薄いと、導体(5b)の強度が低下し使用に当た
って変形し易く精度の高い形状を保持するのが困難とな
るからであり、50μmよりも厚いと認識するときの焦点
深度が合わせ難くなるからである。従って、好適な条件
は、10〜35μmである。
の開口部の形状は四角形、丸、あるいは、内側に凸部の
無い多角形の何れか一種であることが好ましい。その理
由は、懸架された状態で形成された導体(5b)の開口部
の形状は、第2図のごとく種々の形状とすることができ
るが、第2図、及びの如く開口部(6)の内側に
凸部があるような形状では、この凸部の強度が低く、開
口部(6)の形状の安定性に欠ける傾向があるからであ
る。
導体回路(5a)を使用しても良いし、この導体回路(5
a)とはまったく別異に設けても良く、位置合わせ用マ
ークとなる開口部(6)が形成できる大きさであれば良
い。
造するために、請求項2の発明に係る製造方法が採った
手段は、 「非透光性の基材(1)を貫通する貫通孔(3)と、
この貫通孔(3)に懸架された状態で前記基材(1)の
片面に形成された導体(5b)と、この導体(5b)に前記
貫通孔(3)を介して前記基材(1)の他面より認識可
能に形成された開口部(6)とを備えた電子回路基板
(10)を、次の工程によって製造することを特徴とする
電子回路基板の製造方法。
成する工程; (ロ)(イ)の基材(1)に貫通孔(3)を形成する工
程; (ハ)(ロ)の貫通孔(3)に相当する部分あるいは全
面に樹脂層(4)又はガラス層(4)を形成した導体箔
(5)を前記接着層(2)を介して前記基材(1)に貼
着する工程、又は、前記基材(1)に導体箔(5)を貼
着した後(ロ)の貫通孔(3)に樹脂層(4)又はガラ
ス層(4)を形成する工程; (ニ)(ハ)の導体箔(5)に化学的処理を施して必要
な導体回路(5a)及び導体(5b)の開口部(6)を形成
する工程; (ホ)樹脂層(4)あるいはガラス層(4)を除去する
工程。」 である。
説明する。
(1)に接着層(2)を形成する工程である。この接着
層(2)はプリプレグの如き半硬化性のシート状のも
の、あるいは、エポキシ樹脂、アクリル系樹脂、ポリイ
ミド樹脂、ビスマレイミド−トリアジン系樹脂等耐熱性
にすぐれた比較的接着力の高い液状の樹脂を塗布したも
のでもよい。この接着層(2)は、その後に、導体箔
(5)を接着する必要上、接着力を残した状態でなけれ
ばならない。
材(1)に貫通孔(3)を設ける工程である。この貫通
孔(3)を通して裏面に形成された導体(5b)の開口部
(6)(位置合わせ用マーク)を読み取るのである。こ
の貫通孔(3)の寸法は、大き過ぎると後に形成する導
体(5b)(位置合わせ用マーク)の強度が低下し位置の
保持が困難となるため、好ましい寸法は5mm以下であ
る。
成されたものに導体箔(5)(例えば銅、金、アルミニ
ウム等の金属箔)を前記接着層(2)を介して接着する
工程である。ここで樹脂層(4)あるいはガラス層
(4)を前記貫通孔(3)の接着層(2)側に形成して
おく必要がある。その理由は、この樹脂層(4)あるい
はガラス層(4)がないと、次の工程(ニ)において、
化学的処理によって必要な導体回路(5a)を形成したり
あるいは、導体(5b)の開口部(6)(位置合わせ用マ
ーク)の不要部分を除去したりする際に、開口部(6)
より化学的処理液がこの貫通孔(3)の内側に回り込
み、導体回路(5a)等の導体(5b)、つまり位置合わせ
用マークを内側よりさらに除去することになるため、精
度の良い位置合わせ用マークを形成するのが困難となる
からである。従って、前記樹脂層(4)あるいはガラス
層(4)としては、化学的処理液に対して耐えうる材質
でなければならない。この目的に適する材質としては、
エポキシ樹脂、ポリプロピレン樹脂、ポリエチレン樹
脂、ポリカーボネート樹脂の何れか少なくとも1種を主
成分として用いるか、これらの樹脂と無機質繊維との複
合体とするか、あるいは低融点のガラス例えば、高鉛ガ
ラス、アルミノ珪酸ガラス、鉛カリソーダガラス、鉛珪
酸ガラス、鉛硼素ガラス、鉛硼素亜鉛ガラス等を用いる
ことが好ましい。また、これらの樹脂層(4)あるいは
ガラス層(4)の形成には、第5図に示したように、予
め導体箔(5)に形成したのちに基材(1)に貼着する
か、あるいは、第6図に示すように、導体箔(5)を貼
着したのちに樹脂層(4)あるいはガラス層(4)を形
成するか、いずれかの方法を用いることができる。
みは少なくとも5μm以上あればよく、後にこの樹脂層
(4)あるいはガラス層(4)は除去しなければならな
いので、極端に厚くすることは好ましくない。また、こ
の工程(ハ)において使用される導体箔(5)の厚みは
5〜50μmであることが好ましい。その理由は5μmよ
りも薄いと機械的強度が低下して正確な位置を保持でき
なくなり、一方、50μmよりも厚いと正確な導体(5b)
を化学的処理によって形成できないからである。
って必要な導体回路(5a)を形成したりあるいは、導体
(5b)の開口部(6)(位置合わせ用マーク)を形成し
たりする工程である。この工程では前述のような化学的
処理液の回り込みを防止するための樹脂層(4)あるい
はガラス層(4)が有効に作用するのである。
(4)あるいはガラス層(4)を除去する工程である。
すなわち、工程(ニ)において化学的処理によって形成
された導体回路(5a)あるいは位置合わせ用マーク(導
体(5b)の開口部(6))のエッジ部分を露出させ、読
み取りの精度を向上させるのである。従って、この工程
では前記樹脂層(4)あるいはガラス層(4)を速やか
に除去し、然も前記導体回路(5a)あるいは導体(5b)
の開口部(6)(位置合わせ用マーク)を侵食しにくい
溶剤等で除去しなければならない。この目的で使用され
る液体として、ジクロロメタン、トリクロロエタン、塩
酸、硫酸、弗酸等使用する樹脂層(4)あるいはガラス
層(4)に応じて使用することができる。
する。
あっては、第9図に示すように、基板(1)の反対面よ
り認識可能な位置合わせ用マーク(導体(5b)の開口部
(6))が精度の良く形成されているので、LSIチップ
あるいはウェハーと直接接続することが容易となるので
ある。
パターン(導体回路(5a))を形成する工程で、位置合
わせ用マーク(導体(5b)の開口部(6))を形成する
ことができるため、精度の良い位置合わせ用マークを有
する電子回路基板(10)を容易にかつ効率よく製造する
ことが可能となるのである。
30%)にエポキシ樹脂を充填した熱膨張率3.8ppm/℃の
セラミック−樹脂複合基材である。この基材(1)にエ
ポキシ−ガラスファイバーの複合体からなるプリプレグ
を両面に積層した。次いで、120℃、1時間、5気圧の
条件下で真空オートクレーブ内で加圧密着させた。そし
て、このように形成された基材(1)にドリルによって
φ3mmの貫通孔(3)を4箇所に設けた。ついで、この
貫通孔(3)の位置に対応する箇所にポリカーボネート
樹脂液(4)をφ5mm、厚さ15μmで片面に塗布して硬
化させた銅箔(5)(18μm厚み)を積層し、180℃、
1時間、9気圧の条件下で真空オートクレーブ内で加圧
密着させた。次いで、此の基板にドリル加工によりスル
ーホール孔を形成したのち、化学銅によってスルーホー
ルメッキを15μm施したところ、前記貫通孔(3)上の
導体(5b)厚みは33μmとなった。次いで、前記貫通孔
(3)の中心に、0.3mm□の正方形の切欠を有するマス
クフィルムを施し、塩化第二銅溶液によりエッチングし
て、前記銅箔の0.3mm□の正方形部分を除去した。最後
に、この基板をジクロロメタン液によって前記ポリカー
ボネイト樹脂(4)を除去して、第2図に示すような
位置合わせ用マークを形成した。
295×0.297mmであり、設定位置に対して6μm以内の極
めて高精度に位置していた。そして、第9図に示すよう
に、この位置合わせ用マークを前記貫通孔(3)を通し
て基板(10)の反対面より認識し、φ150mmのシリコン
ウェハーの表面に形成された1800個の接続端子と接続し
たところ、シリコンウェハーの接続端子と基板側の接続
端子(7)と最大ずれ量は12μmであり、ショート及び
オープンの接続不良は発生しなかった。
(3)をそれぞれ、φ5mm、φ7mmとした場合、及び銅箔
(5)の厚みをエッチング処理して3μmとし化学銅厚
みをそれぞれ0.10μmとした場合、並びに70μm銅箔
(5)を使用し又は化学銅厚みを10μmとした場合、さ
らに導体(5b)の開口部(6)を第2図又はとした
場合の各認識結果を表1に示す。
置合わせ精度を実現していることがわかる。
続した結果、最大ずれ量は48μm、接続不良は200個以
上生じた。
「非透光性の基材を有する電子回路基板であって、前記
基材を貫通する貫通孔と、この貫通孔に懸架された状態
で前記基材の片面に形成された導体と、この導体に前記
貫通孔を介して前記基材の他面より認識可能に形成され
た開口部とを備えたことを」その構成上の特徴としてい
る。
であっても、反対面より認識可能な位置合わせ用マーク
(導体の開口部)が精度の良く形成されているので、LS
Iチップあるいはウェハーと容易に直接接続することが
できる。つまり、この電子回路基板を用いると、基板の
下面より貫通孔を介して位置合わせ用マークを直読し、
LSIチップあるいはウェハーに限らず、種々の部品ある
いはモジュールなどの位置合わせを基板の上部で実施す
ることができるため、上部で認識し上部で位置合わせす
る実装装置に比べ、空間を有効活用できるため、コンパ
クトな実装装置とすることができる。
の基材を貫通する貫通孔と、この貫通孔に懸架された状
態で前記基材の片面に形成された導体と、この導体に前
記貫通孔を介して前記基材の他面より認識可能に形成さ
れた開口部とを備えた電子回路基板を、次の工程によっ
て製造することを特徴とする電子回路基板の製造方法。
脂層又はガラス層を形成した導体箔を前記接着層を介し
て前記基材に貼着する工程、又は、前記基材に導体箔を
貼着した後(ロ)の貫通孔に樹脂層又はガラス層を形成
する工程; (ニ)(ハ)の導体箔に化学的処理を施して必要な導体
回路及び導体の開口部を形成する工程; (ホ)樹脂層あるいはガラス層を除去する工程。」 をその構成上の特徴としている。
回路)を形成する工程で、位置合わせ用マーク(導体の
開口部)を形成することができるため、精度の良い位置
合わせ用マークを有する電子回路基板を容易にかつ効率
よく製造することができる。
例を示す部分断面図、第2図〜は導体の開口部(位
置合わせ用マーク)の各形状を示す部分拡大平面図、第
3図〜第8図は請求項2の発明に係る製造方法を工程順
に示す各部分断面図、第9図は請求項1の発明に係る電
子回路基板を使用してチップを直接接続する方法を示す
部分断面図である。 符号の説明 10……電子回路基板、1……基材、2……接着層、3…
…貫通孔、4……樹脂又はガラス層、5……導体箔、5a
……導体回路、5b……導体、6……開口部、7……接続
端子。
Claims (2)
- 【請求項1】非透光性の基材を有する電子回路基板であ
って、 前記基材を貫通する貫通孔と、この貫通孔に懸架された
状態で前記基材の片面に形成された導体と、この導体に
前記貫通孔を介して前記基材の他面より認識可能に形成
された開口部とを備えたことを特徴とする電子回路基
板。 - 【請求項2】非透光性の基材を貫通する貫通孔と、この
貫通孔に懸架された状態で前記基材の片面に形成された
導体と、この導体に前記貫通孔を介して前記基材の他面
より認識可能に形成された開口部とを備えた電子回路基
板を、次の工程によって製造することを特徴とする電子
回路基板の製造方法。 (イ)非透光性の基材の片面に接着層を形成する工程; (ロ)(イ)の基材に貫通孔を形成する工程; (ハ)(ロ)の貫通孔に相当する部分あるいは全面に樹
脂層又はガラス層を形成した導体箔を前記接着層を介し
て前記基材に貼着する工程、又は、前記基材に導体箔を
貼着した後(ロ)の貫通孔に樹脂層又はガラス層を形成
する工程; (ニ)(ハ)の導体箔に化学的処理を施して必要な導体
回路及び導体の開口部を形成する工程; (ホ)樹脂層あるいはガラス層を除去する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052070A JP2764628B2 (ja) | 1990-03-02 | 1990-03-02 | 電子回路基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052070A JP2764628B2 (ja) | 1990-03-02 | 1990-03-02 | 電子回路基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03254138A JPH03254138A (ja) | 1991-11-13 |
JP2764628B2 true JP2764628B2 (ja) | 1998-06-11 |
Family
ID=12904561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2052070A Expired - Lifetime JP2764628B2 (ja) | 1990-03-02 | 1990-03-02 | 電子回路基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2764628B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004038203A (ja) * | 1997-07-30 | 2004-02-05 | Seiko Epson Corp | 回路基板ユニットの製造方法及び液晶装置の製造方法 |
KR101051498B1 (ko) | 2002-09-30 | 2011-07-22 | 소니 주식회사 | 전자 부품 위치 맞춤 방법 및 그 장치 |
JP4980632B2 (ja) * | 2006-03-16 | 2012-07-18 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
-
1990
- 1990-03-02 JP JP2052070A patent/JP2764628B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03254138A (ja) | 1991-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900008665B1 (ko) | 반도체장치의 제조방법 | |
JP2500086B2 (ja) | 金属ランドへはんだを付与する方法 | |
KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
US5109601A (en) | Method of marking a thin film package | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JPH0917828A (ja) | 回路基板 | |
JPH03142942A (ja) | 接続機能を有するテープキャリヤ | |
JPH03178152A (ja) | モールドicおよびその製造方法 | |
JP2764628B2 (ja) | 電子回路基板とその製造方法 | |
US4965700A (en) | Thin film package for mixed bonding of chips | |
JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
JP3060020B2 (ja) | 電子部品搭載装置の製造方法 | |
JP2764629B2 (ja) | 電子回路基板とその製造方法 | |
JPH0357617B2 (ja) | ||
JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
JPH11168279A (ja) | 多層回路基板及びその製造方法 | |
JPH03101142A (ja) | 半導体装置の製造方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
JPS61164247A (ja) | 集積回路の自動結合用テープの製造法およびそれから作つたテープ | |
JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
EP0343379A2 (en) | Thin film package for mixed bonding of a chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |