JP2758180B2 - 縁取り信号処理回路 - Google Patents
縁取り信号処理回路Info
- Publication number
- JP2758180B2 JP2758180B2 JP63329757A JP32975788A JP2758180B2 JP 2758180 B2 JP2758180 B2 JP 2758180B2 JP 63329757 A JP63329757 A JP 63329757A JP 32975788 A JP32975788 A JP 32975788A JP 2758180 B2 JP2758180 B2 JP 2758180B2
- Authority
- JP
- Japan
- Prior art keywords
- odd
- output
- edge
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、ビデオカメラのタイトル撮像機能を利用
して、絵抜き処理を行なう機能を設ける場合に有用な縁
取り信号処理回路に関する。
して、絵抜き処理を行なう機能を設ける場合に有用な縁
取り信号処理回路に関する。
(従来の技術) カメラ一体形ビデオシステムで使用される機能の1つ
に、タイトルインサートと称されるものがある。この機
能は、第5図に示すように構成された回路で実現されて
いる。白地の紙に黒文字を描き、これをカメラで撮像す
る。撮像されたタイトル映像信号は、入力端子1から2
値化回路2に導かれ、2値化処理される。2値化された
信号は、メモリ3に格納される。次に、タイトルを挿入
したい映像信号が入力端子4から入力したときは、スイ
ッチ5がメモリ3からの読出し信号により制御され,タ
イトルに対応した信号の位置でスイッチ5は、黒レベル
電圧E2あるいは白レベル電圧E1を選択するように制御さ
れる。
に、タイトルインサートと称されるものがある。この機
能は、第5図に示すように構成された回路で実現されて
いる。白地の紙に黒文字を描き、これをカメラで撮像す
る。撮像されたタイトル映像信号は、入力端子1から2
値化回路2に導かれ、2値化処理される。2値化された
信号は、メモリ3に格納される。次に、タイトルを挿入
したい映像信号が入力端子4から入力したときは、スイ
ッチ5がメモリ3からの読出し信号により制御され,タ
イトルに対応した信号の位置でスイッチ5は、黒レベル
電圧E2あるいは白レベル電圧E1を選択するように制御さ
れる。
上記の例は、タイトルを挿入する場合を説明したが、
絵抜きを行なう場合には、例えば黒塗りの部分を紙に描
き、これを撮像してそのデータをメモリ3に格納してお
き、絵抜きしたい映像信号に対してスイッチ5において
重畳することにより、例えば第6図(a)に示すよう
に、映像部分を丸く白又は黒抜きすることができる。メ
モリ3からの制御信号を反転すると、第6図(b)に示
すように絵抜き部分と映像部分とを入替えることができ
る。絵抜きされた白部分は、輝度信号レベルが80%であ
り、黒の場合は20%である。
絵抜きを行なう場合には、例えば黒塗りの部分を紙に描
き、これを撮像してそのデータをメモリ3に格納してお
き、絵抜きしたい映像信号に対してスイッチ5において
重畳することにより、例えば第6図(a)に示すよう
に、映像部分を丸く白又は黒抜きすることができる。メ
モリ3からの制御信号を反転すると、第6図(b)に示
すように絵抜き部分と映像部分とを入替えることができ
る。絵抜きされた白部分は、輝度信号レベルが80%であ
り、黒の場合は20%である。
(発明が解決しようとする課題) 上記した従来の絵抜き方法によると、白紙に細工する
場合、絵抜き面積に相当する部分を全部黒く塗り潰す必
要があり非常に面倒である。
場合、絵抜き面積に相当する部分を全部黒く塗り潰す必
要があり非常に面倒である。
そこでこの発明は、紙に細工する場合、絵抜きする部
分の全てを塗り潰す必要がなく、つまり縁取りのみを描
けば良く、その縁の内側あるいは外側を自動的に絵抜き
部分として処理することができる縁取り信号処理回路を
提供することを目的とする。
分の全てを塗り潰す必要がなく、つまり縁取りのみを描
けば良く、その縁の内側あるいは外側を自動的に絵抜き
部分として処理することができる縁取り信号処理回路を
提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、縁取りを描いた被写体の映像信号を2値
化し、縁取りの情報の到来番目に応じて、絵抜き対象と
なる映像信号の途中を白あるいは黒レベルに制御するよ
うに構成されたものである。
化し、縁取りの情報の到来番目に応じて、絵抜き対象と
なる映像信号の途中を白あるいは黒レベルに制御するよ
うに構成されたものである。
(作用) 上記の手段により、縁取りだけを予め紙に描いていて
も、縁の内側全体(又は外側全体)を絵抜き用の信号に
変換することができ、紙に描く際の前処理作業が非常に
容易となる。
も、縁の内側全体(又は外側全体)を絵抜き用の信号に
変換することができ、紙に描く際の前処理作業が非常に
容易となる。
(実施例) 以下、この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例である。入力端子11には
縁取り用の映像信号あるいはタイトル用の映像信号が供
給される。この映像信号は、2値化回路12において、2
値化され、1水平走査期間(以下1Hと記す)遅延回路13
及びエッジカウンタ14に入力される。
縁取り用の映像信号あるいはタイトル用の映像信号が供
給される。この映像信号は、2値化回路12において、2
値化され、1水平走査期間(以下1Hと記す)遅延回路13
及びエッジカウンタ14に入力される。
エッジカウンタ14は、1水平走査期間内に存在するエ
ッジを計数するカウンタであり、水平同期パルスHpによ
りリセットされる。エッジ判定は、例えば白レベルが黒
レベルに変化した位置をエッジ位置として判定される。
ッジを計数するカウンタであり、水平同期パルスHpによ
りリセットされる。エッジ判定は、例えば白レベルが黒
レベルに変化した位置をエッジ位置として判定される。
1H期間のエッジ計数値N1は、次段のラッチ回路15によ
り保持され、次の水平同期パルスHpが到来するまで保持
される。このラッチ回路15の出力は、後述する出力強制
制御用として用いられる。
り保持され、次の水平同期パルスHpが到来するまで保持
される。このラッチ回路15の出力は、後述する出力強制
制御用として用いられる。
一方、前記1H遅延回路13の出力2値化信号は、エッジ
到来カウンタ16及び遅延回路17に供給される。エッジ到
来カウンタ16は、2値化信号が例えば白レベルから黒レ
ベルに変化するときをエッジ到来として判定し、計数値
をアップする。このエッジ到来カウンタ16も1H毎にリセ
ットされる。
到来カウンタ16及び遅延回路17に供給される。エッジ到
来カウンタ16は、2値化信号が例えば白レベルから黒レ
ベルに変化するときをエッジ到来として判定し、計数値
をアップする。このエッジ到来カウンタ16も1H毎にリセ
ットされる。
エッジ到来カウンタ16の出力値N2は、1水平期間内に
0から順次増大することになる。このエッジ到来カウン
タ16の出力N2は、奇数偶数番目識別回路18に入力され
る。奇数偶数番目識別回路18は、N2の内容が「奇数」で
あるか「偶数」であるかを判定し、奇数であるときはフ
リップフロップ回路19のリセットパルスを出力し、偶数
であるときはセットパルスを出力する。
0から順次増大することになる。このエッジ到来カウン
タ16の出力N2は、奇数偶数番目識別回路18に入力され
る。奇数偶数番目識別回路18は、N2の内容が「奇数」で
あるか「偶数」であるかを判定し、奇数であるときはフ
リップフロップ回路19のリセットパルスを出力し、偶数
であるときはセットパルスを出力する。
フリップフロップ回路19の出力は、アンド回路20の一
方に供給される。このアンド回路20の他方には、遅延回
路17の出力が供給されている。遅延回路17は、エッジ到
来カウンタ経路との時間合せを行なうための遅延量を設
定されている。
方に供給される。このアンド回路20の他方には、遅延回
路17の出力が供給されている。遅延回路17は、エッジ到
来カウンタ経路との時間合せを行なうための遅延量を設
定されている。
第2図は、第1図の回路のタイミングチャートであ
り、これを参照して動作例を説明する。
り、これを参照して動作例を説明する。
第2図(e)に示すように、エッジ到来カウンタ16
は、第2図(c)に示すエッジを含む信号が到来する
と、順次計数を行なう。この計数に応答して、奇数偶数
番目識別回路18で制御されるフリップフロップ回路19
は、第2図(f)に示す出力を得ることができる。
は、第2図(c)に示すエッジを含む信号が到来する
と、順次計数を行なう。この計数に応答して、奇数偶数
番目識別回路18で制御されるフリップフロップ回路19
は、第2図(f)に示す出力を得ることができる。
従って、この識別信号(f)と遅延回路17の出力信号
(c)との論理積を取れば、アンド回路20からは第2図
(g)に示すような出力信号(g)を得ることができ
る。つまり、奇数番目のエッジが到来してから偶数番目
のエッジが到来するまでは、ローレベル(黒レベル)と
なる出力(例えば期間T1)が得られる。
(c)との論理積を取れば、アンド回路20からは第2図
(g)に示すような出力信号(g)を得ることができ
る。つまり、奇数番目のエッジが到来してから偶数番目
のエッジが到来するまでは、ローレベル(黒レベル)と
なる出力(例えば期間T1)が得られる。
これにより、例えば第3図(a)に示すように、白い
紙50に縦の線を4本描き、これを撮像して絵抜き用の信
号を作るとすると、同図(b)に示すように、斜線で示
す領域(奇数番目と偶数番目の線の間)を絵抜き区間と
する信号(g)を得ることができる。なおこの図では、
わかりやすくするために、画面51の大きさと紙50の大き
さ(撮像領域)を一致させている。
紙50に縦の線を4本描き、これを撮像して絵抜き用の信
号を作るとすると、同図(b)に示すように、斜線で示
す領域(奇数番目と偶数番目の線の間)を絵抜き区間と
する信号(g)を得ることができる。なおこの図では、
わかりやすくするために、画面51の大きさと紙50の大き
さ(撮像領域)を一致させている。
上記のように作成される信号(g)は、一旦メモリ40
に格納される。そして、絵抜きの対象となる撮像信号が
端子41から導入されるのに同期して、メモリ40から出さ
れる。メモリ40からの読出し信号は、スイッチ42を制御
して絵抜き期間では、白レベル電圧又は黒レベル電圧に
該映像信号を置換えることになる。スイッチ42による選
択される置換え用の電圧としては、図面では白レベルと
黒レベルの例を示しているが、任意の色信号を選択する
ようにしても良い。
に格納される。そして、絵抜きの対象となる撮像信号が
端子41から導入されるのに同期して、メモリ40から出さ
れる。メモリ40からの読出し信号は、スイッチ42を制御
して絵抜き期間では、白レベル電圧又は黒レベル電圧に
該映像信号を置換えることになる。スイッチ42による選
択される置換え用の電圧としては、図面では白レベルと
黒レベルの例を示しているが、任意の色信号を選択する
ようにしても良い。
上記の動作説明は、縦線が4本つまり偶数の例であ
る。しかし、実際に使用する場合は、例えば第4図
(a)あるいは(c)に示すように、1水平期間におけ
るエッジ計数値N1が奇数になる場合もある。このような
場合に、上記の奇数偶数番目識別回路18の出力をそのま
ま用いてフリップフロップ19をセット,リセットしてい
たのでは、第4図の(b)あるいは(d)に点線で示す
領域までが絵抜き状態になる。
る。しかし、実際に使用する場合は、例えば第4図
(a)あるいは(c)に示すように、1水平期間におけ
るエッジ計数値N1が奇数になる場合もある。このような
場合に、上記の奇数偶数番目識別回路18の出力をそのま
ま用いてフリップフロップ19をセット,リセットしてい
たのでは、第4図の(b)あるいは(d)に点線で示す
領域までが絵抜き状態になる。
そこで、この実施例では、1水平期間のエッジ計数値
が奇数であるか偶数であるかの判定回路31を用意してい
る。この判定回路31が、偶数であることを判定している
場合には、スイッチ32をローレベルにして、このスイッ
チ32の出力がスイッチ33を制御し、奇数偶数識別回路18
の出力がそのままフリップフロップ19に供給されるよう
になっている。スイッチ33は、奇数偶数番目識別回路18
の奇数識別信号出力端子と、フリップフロップ19のリセ
ット端子間に接続されている。判定回路31が偶数を判定
しているときは、スイッチ33が奇数識別信号をフリップ
フロップ33のリセット端子に導入するので、フリップフ
ロップ19は、奇数番目と偶数番目とでリセット,セット
され、先に説明した動作を得ることができる。
が奇数であるか偶数であるかの判定回路31を用意してい
る。この判定回路31が、偶数であることを判定している
場合には、スイッチ32をローレベルにして、このスイッ
チ32の出力がスイッチ33を制御し、奇数偶数識別回路18
の出力がそのままフリップフロップ19に供給されるよう
になっている。スイッチ33は、奇数偶数番目識別回路18
の奇数識別信号出力端子と、フリップフロップ19のリセ
ット端子間に接続されている。判定回路31が偶数を判定
しているときは、スイッチ33が奇数識別信号をフリップ
フロップ33のリセット端子に導入するので、フリップフ
ロップ19は、奇数番目と偶数番目とでリセット,セット
され、先に説明した動作を得ることができる。
しかし、奇数偶数判定回路31が、1H期間のエッジ計数
値が奇数であることを示す場合、スイッチ32は、比較回
路35の出力が選択するように切換えられる。
値が奇数であることを示す場合、スイッチ32は、比較回
路35の出力が選択するように切換えられる。
比較回路35は、減算器36の出力が「1」であるか
「1」以外であるかを判定しており、「1」のときはハ
イレベル、「1」以外のときはローレベルを出力する。
スイッチ32がローレベルを出力したときは、スイッチ33
は、奇数偶数番目識別回路18の出力を選択し、ハイレベ
ルのときは例えば接地端子を選択するように制御され
る。
「1」以外であるかを判定しており、「1」のときはハ
イレベル、「1」以外のときはローレベルを出力する。
スイッチ32がローレベルを出力したときは、スイッチ33
は、奇数偶数番目識別回路18の出力を選択し、ハイレベ
ルのときは例えば接地端子を選択するように制御され
る。
減算器36は、エッジ到来カウンタ16のエッジ計数値N2
とラッチ回路15のエッジ計数値N1との減算処理(N1−N
2)を行なっている。
とラッチ回路15のエッジ計数値N1との減算処理(N1−N
2)を行なっている。
今、第4図(a)の破線で囲む水平ライン上では、エ
ッジ計数値N1は、3である。これにより奇数偶数判定回
路31の出力は、奇数判定出力を得るので、スイッチ32
は、比較回路35の出力を選択する。一方、減算器36の出
力は、最初のエッジ到来では「2」,次のエッジ到来で
は「1」,更に次のエッジ到来では「0」というように
変化する。これは、第2図の時点t1以降に示すように、
エッジ到来カウンタ16の出力N2が0,1,2,3と変化するか
らである。
ッジ計数値N1は、3である。これにより奇数偶数判定回
路31の出力は、奇数判定出力を得るので、スイッチ32
は、比較回路35の出力を選択する。一方、減算器36の出
力は、最初のエッジ到来では「2」,次のエッジ到来で
は「1」,更に次のエッジ到来では「0」というように
変化する。これは、第2図の時点t1以降に示すように、
エッジ到来カウンタ16の出力N2が0,1,2,3と変化するか
らである。
この結果、比較回路35は、減算器36の出力が「3−2
=1」になったときに始めて、ハイレベルを出力し、ス
イッチ33を制御し、奇数偶数番目識別回路18からの奇数
識別信号がフリップフロップ19のリセット端子に入力す
るのを、強制的に遮断することになる。この結果、第2
図からもわかるように、1水平走査期間内のエッジ数が
奇数であった場合、最後の偶数番目、以降のエッジ(最
後のエッジ)にはフリップフロップ回路19は応答しない
ことになる。よって、第4図の(b)あるいは(d)に
点線で示すような不要な絵抜き部分が発生するのを防止
できる。
=1」になったときに始めて、ハイレベルを出力し、ス
イッチ33を制御し、奇数偶数番目識別回路18からの奇数
識別信号がフリップフロップ19のリセット端子に入力す
るのを、強制的に遮断することになる。この結果、第2
図からもわかるように、1水平走査期間内のエッジ数が
奇数であった場合、最後の偶数番目、以降のエッジ(最
後のエッジ)にはフリップフロップ回路19は応答しない
ことになる。よって、第4図の(b)あるいは(d)に
点線で示すような不要な絵抜き部分が発生するのを防止
できる。
[発明の効果] 以上説明したように、この発明によれば、紙に細工す
る場合、絵抜きする部分の全てを塗り潰す必要がなく、
つまり縁取りのみを描けば良く、その縁の内側あるいは
外側を自動的に絵抜き部分として処理することができ
る。
る場合、絵抜きする部分の全てを塗り潰す必要がなく、
つまり縁取りのみを描けば良く、その縁の内側あるいは
外側を自動的に絵抜き部分として処理することができ
る。
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路の動作を説明するために示したタイミングチ
ャート、第3図及び第4図はそれぞれこの発明の回路の
機能を説明するために示した前処理用用紙と映像の説明
図、第5図は従来のタイトル挿入回路を示す図、第6図
は絵抜き画像の説明図である。 12……2値化回路、13……1H遅延回路、14……エッジカ
ウンタ、15……ラッチ回路、16……エッジ到来カウン
タ、17……遅延回路、18……奇数偶数番目識別回路、19
……フリップフロップ回路、31……奇数偶数判定回路、
32,33……スイッチ、35……比較回路、36……減算器、4
0……メモリ、42……スイッチ。
1図の回路の動作を説明するために示したタイミングチ
ャート、第3図及び第4図はそれぞれこの発明の回路の
機能を説明するために示した前処理用用紙と映像の説明
図、第5図は従来のタイトル挿入回路を示す図、第6図
は絵抜き画像の説明図である。 12……2値化回路、13……1H遅延回路、14……エッジカ
ウンタ、15……ラッチ回路、16……エッジ到来カウン
タ、17……遅延回路、18……奇数偶数番目識別回路、19
……フリップフロップ回路、31……奇数偶数判定回路、
32,33……スイッチ、35……比較回路、36……減算器、4
0……メモリ、42……スイッチ。
Claims (1)
- 【請求項1】縁取りを描いた被写体の撮像信号を2値化
する2値化手段と、 この2値化手段の出力映像信号を1水平走査期間(1H)
遅延する1H遅延手段と、 この1H遅延手段からの出力映像信号が供給され,水平周
期でリセットされ前記縁取りの信号が到来する毎にカウ
ントアップする縁到来計数手段と、 この縁到来計数手段の計数出力が奇数か偶数かを順次判
定してその識別信号を出力する奇数偶数番目識別手段
と、 この奇数偶数番目識別手段の奇数識別信号と偶数識別信
号に応答して反転,非反転出力を得るゲート切換え手段
と、 このゲート切換え手段からの反転,非反転出力と、前記
1H遅延手段の出力を更に遅延して前記ゲート切換え手段
の出力に時間合せした出力映像信号との論理積を得る論
理回路手段と、 前記2値化手段の出力映像信号が供給され,1水平走査期
間における水平方向の前記縁取り数を計数して保持する
縁数保持手段と、 この縁数保持手段の縁数値が奇数か偶数かを判定する奇
数偶数判定手段と、 前記縁数保持手段の縁数値を前記縁到来計数手段の計数
値との減算処理を行ない、その差が1である場合は第1
の出力,差が1でない場合は第2の出力を得る比較手段
と、 前記奇数偶数判定手段が偶数判定出力を得ているとき
は、前記奇数偶数番目識別手段の奇数及び偶数識別信号
による前記ゲート切換え手段の反転,非反転出力制御を
許容せしめ、前記奇数偶数判定手段が奇数判定出力を
得,かつ前記比較手段が第1の出力を得ているときは、
前記奇数偶数番目識別手段の奇数識別信号による前記ゲ
ート切換え手段の制御を強制的に断とする手段とを具備
したことを特徴とする縁取り信号処理回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63329757A JP2758180B2 (ja) | 1988-12-27 | 1988-12-27 | 縁取り信号処理回路 |
GB8928929A GB2226930A (en) | 1988-12-27 | 1989-12-21 | Area specifying signal generation device using output video signal from video camera |
US07/456,736 US4985755A (en) | 1988-12-27 | 1989-12-26 | Area specifying signal generation device using output video signal from video camera |
DE3943044A DE3943044A1 (de) | 1988-12-27 | 1989-12-27 | Bereichsbezeichnungssignal- erzeugungsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63329757A JP2758180B2 (ja) | 1988-12-27 | 1988-12-27 | 縁取り信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02174379A JPH02174379A (ja) | 1990-07-05 |
JP2758180B2 true JP2758180B2 (ja) | 1998-05-28 |
Family
ID=18224937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63329757A Expired - Lifetime JP2758180B2 (ja) | 1988-12-27 | 1988-12-27 | 縁取り信号処理回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4985755A (ja) |
JP (1) | JP2758180B2 (ja) |
DE (1) | DE3943044A1 (ja) |
GB (1) | GB2226930A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2977829B2 (ja) * | 1989-01-11 | 1999-11-15 | 株式会社東芝 | 動画像再生装置および動画像再生方法 |
KR960009528B1 (en) * | 1991-01-08 | 1996-07-20 | Samsung Electronics Co Ltd | 2 signal simultaneous display circuit & method through screen division |
US5218432A (en) * | 1992-01-02 | 1993-06-08 | Tandy Corporation | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same |
US5432561A (en) * | 1992-03-27 | 1995-07-11 | North American Philips Corporation | System for automatically activating picture-in-picture when an auxiliary signal is detected |
US5870149A (en) * | 1993-03-12 | 1999-02-09 | Motorola, Inc. | Video/integrated land mobile dispatch radio and video unit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936868A (en) * | 1974-03-08 | 1976-02-03 | Rca Corporation | Television studio control apparatus |
FR2345879A1 (fr) * | 1976-03-26 | 1977-10-21 | Telediffusion Fse | Dispositif pour effets speciaux sur des images de television en couleurs |
US4028727A (en) * | 1976-05-07 | 1977-06-07 | Central Dynamics Ltd. | Mix/effects switch arrangement and mix/effects switching system |
US4217604A (en) * | 1978-09-11 | 1980-08-12 | Apple Computer, Inc. | Apparatus for digitally controlling pal color display |
GB2157122B (en) * | 1982-01-15 | 1986-09-24 | Quantel Ltd | Image composition system |
US4827344A (en) * | 1985-02-28 | 1989-05-02 | Intel Corporation | Apparatus for inserting part of one video image into another video image |
IT1188385B (it) * | 1985-02-28 | 1988-01-07 | Rca Corp | Apparato e metodo per la sovrapposizione di immagini video |
JP2575108B2 (ja) * | 1985-10-29 | 1997-01-22 | ソニー株式会社 | 2画面テレビ受像機 |
JP2605278B2 (ja) * | 1987-04-17 | 1997-04-30 | ソニー株式会社 | カメラ一体型ビデオレコーダ |
-
1988
- 1988-12-27 JP JP63329757A patent/JP2758180B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-21 GB GB8928929A patent/GB2226930A/en not_active Withdrawn
- 1989-12-26 US US07/456,736 patent/US4985755A/en not_active Expired - Fee Related
- 1989-12-27 DE DE3943044A patent/DE3943044A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
GB8928929D0 (en) | 1990-02-28 |
DE3943044C2 (ja) | 1992-10-15 |
DE3943044A1 (de) | 1990-06-28 |
US4985755A (en) | 1991-01-15 |
GB2226930A (en) | 1990-07-11 |
JPH02174379A (ja) | 1990-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2758180B2 (ja) | 縁取り信号処理回路 | |
JPS607584A (ja) | 映像輪郭抽出装置 | |
JPH0129643Y2 (ja) | ||
JPH04295980A (ja) | 画像読み取り装置 | |
US20020036711A1 (en) | Image binarization method and binary image creation method | |
JPH10240856A (ja) | コードリーダ | |
JPH0351026B2 (ja) | ||
JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
JPH0211948B2 (ja) | ||
JPS61206389A (ja) | パタ−ン判別装置 | |
JPH0385681A (ja) | 画像処理装置 | |
JPS619774A (ja) | 画像領域設定装置 | |
JPS60263272A (ja) | 二次元視覚認識装置 | |
JP3080110B2 (ja) | 画像読取装置 | |
JPH0442714B2 (ja) | ||
JP2861845B2 (ja) | 白抜き機能付きイメージスキャナ | |
JP2853141B2 (ja) | 画像領域識別装置 | |
JPS6410872B2 (ja) | ||
JPS5849908B2 (ja) | 画像信号の2値化方法 | |
JPH05303639A (ja) | ディジタルビデオ信号からのエッジ抽出回路 | |
JPH0383176A (ja) | 画像処理装置 | |
JPS6240593A (ja) | 個数・穴数計数方式 | |
JPS6312311B2 (ja) | ||
JPH077666A (ja) | 被写体抽出装置 | |
JPS6170673A (ja) | 画像処理装置 |