JP2754639B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2754639B2 JP2754639B2 JP33134488A JP33134488A JP2754639B2 JP 2754639 B2 JP2754639 B2 JP 2754639B2 JP 33134488 A JP33134488 A JP 33134488A JP 33134488 A JP33134488 A JP 33134488A JP 2754639 B2 JP2754639 B2 JP 2754639B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- signal line
- film transistor
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の画素をマトリクス配列してなる液晶
表示装置に関する。
表示装置に関する。
本発明は、マトリクス状に配された複数の薄膜トラン
ジスタと、各々の薄膜トランジスタのドレインに接続さ
れた表示電極と、薄膜トランジスタのソースに接続さ
れ、信号を供給する信号線と、この信号線と直交するよ
うに配された選択線とを有する液晶表示装置であって、
表示電極の一部を信号線の下に配置するとともに、薄膜
トランジスタのゲート部、チャネル部およびソース・ド
レインを信号線の下に配設することにより、画素の開口
率の向上を図り、高解像度化を可能にしたものである。
ジスタと、各々の薄膜トランジスタのドレインに接続さ
れた表示電極と、薄膜トランジスタのソースに接続さ
れ、信号を供給する信号線と、この信号線と直交するよ
うに配された選択線とを有する液晶表示装置であって、
表示電極の一部を信号線の下に配置するとともに、薄膜
トランジスタのゲート部、チャネル部およびソース・ド
レインを信号線の下に配設することにより、画素の開口
率の向上を図り、高解像度化を可能にしたものである。
従来の液晶ディスプレイパネルの１画素の構成を第３
図に示す。
図に示す。
同図中、（21）は画素（液晶セル（LC））を構成する
透明の表示電極、（22）は画素を駆動するためのスイッ
チング用の薄膜トランジスタを示す。表示電極（21）の
各行間に各画素の行を選択する選択線（23）が配され、
表示電極（21）の各列間に映像信号を供給するための信
号線（24）が配される。表示電極（21）は、薄膜トラン
ジスタ（22）が形成される部分において四角形状の切欠
部（21a）を有する。
透明の表示電極、（22）は画素を駆動するためのスイッ
チング用の薄膜トランジスタを示す。表示電極（21）の
各行間に各画素の行を選択する選択線（23）が配され、
表示電極（21）の各列間に映像信号を供給するための信
号線（24）が配される。表示電極（21）は、薄膜トラン
ジスタ（22）が形成される部分において四角形状の切欠
部（21a）を有する。
そして、薄膜トランジスタ（22）のドレイン（22d）
が表示電極（21）に接続され、ソース（22s）が信号線
（24）に接続されて、薄膜トランジスタ（22）が表示電
極（21）の切欠部（21a）を橋渡すように形成されてい
る。ゲート（22g）は、選択線（23）から切欠部（21a）
の方向に連続に延びたコンタクト部（23a）に接続され
る。
が表示電極（21）に接続され、ソース（22s）が信号線
（24）に接続されて、薄膜トランジスタ（22）が表示電
極（21）の切欠部（21a）を橋渡すように形成されてい
る。ゲート（22g）は、選択線（23）から切欠部（21a）
の方向に連続に延びたコンタクト部（23a）に接続され
る。
一般に、スイッチングトランジスタを有する複数の画
素をマトリクス配列されてなる液晶表示装置において
は、選択期間で信号を液晶に加えるために、スイッチン
グトランジスタのオン抵抗を下げなければならない。
素をマトリクス配列されてなる液晶表示装置において
は、選択期間で信号を液晶に加えるために、スイッチン
グトランジスタのオン抵抗を下げなければならない。
従来の液晶表示装置においては、スイッチングトラン
ジスタが、通常用いられている非晶質シリコンや多結晶
シリコンによる薄膜トランジスタ（22）であるため、そ
の低い移動度のために、例えば同図に示すようにチャン
ネル幅Ｗをチャンネル長Ｌの比W/Lの値を大きくして薄
膜トランジスタ（22）のオン抵抗を下げている。従っ
て、薄膜トランジスタ（22）の面積が画素部の面積に入
り込むため、画素の開口率が低下してしまい、高解像度
化に伴なう画素面積の縮小化が実現できないという不都
合があった。
ジスタが、通常用いられている非晶質シリコンや多結晶
シリコンによる薄膜トランジスタ（22）であるため、そ
の低い移動度のために、例えば同図に示すようにチャン
ネル幅Ｗをチャンネル長Ｌの比W/Lの値を大きくして薄
膜トランジスタ（22）のオン抵抗を下げている。従っ
て、薄膜トランジスタ（22）の面積が画素部の面積に入
り込むため、画素の開口率が低下してしまい、高解像度
化に伴なう画素面積の縮小化が実現できないという不都
合があった。
本発明は、このような点に鑑み成されたもので、その
目的とするところは、スイッチングトランジスタのオン
抵抗を下げても、画素の開口率の向上を図ることがで
き、高解像度化を実現させることができる液晶表示装置
を提供することにある。
目的とするところは、スイッチングトランジスタのオン
抵抗を下げても、画素の開口率の向上を図ることがで
き、高解像度化を実現させることができる液晶表示装置
を提供することにある。
本発明は、マトリクス状に配された複数の薄膜トラン
ジスタ（２）と、各々の薄膜トランジスタ（２）のドレ
イン（2d）に接続された表示電極（１）と、薄膜トラン
ジスタ（２）のソース（2S）に接続され、信号を供給す
る信号線（４）と、この信号線（４）と直交するように
配された選択線（３）とを有する液晶表示装置であっ
て、表示電極（１）の一部（1a）を信号線（４）の下に
配置するとともに、薄膜トランジスタ（２）のゲート部
（2g）、チャネル部およびソース（2S）・ドレイン（2
d）を信号線（４）の下に配設して構成する。
ジスタ（２）と、各々の薄膜トランジスタ（２）のドレ
イン（2d）に接続された表示電極（１）と、薄膜トラン
ジスタ（２）のソース（2S）に接続され、信号を供給す
る信号線（４）と、この信号線（４）と直交するように
配された選択線（３）とを有する液晶表示装置であっ
て、表示電極（１）の一部（1a）を信号線（４）の下に
配置するとともに、薄膜トランジスタ（２）のゲート部
（2g）、チャネル部およびソース（2S）・ドレイン（2
d）を信号線（４）の下に配設して構成する。
上述の本発明の構成によれば、表示電極（１）の一部
（1a）を信号線（４）の下に配置するとともに、薄膜ト
ランジスタ（２）のゲート部（2g）、チャネル部および
ソース（2S）・ドレイン（2d）を信号線（４）の下に配
設したので、設計ルールの許す限り画素の開口率を向上
させることができる。また、この構成は、高解像度化に
伴って画素面積が縮小化されていくに従って有効とな
る。
（1a）を信号線（４）の下に配置するとともに、薄膜ト
ランジスタ（２）のゲート部（2g）、チャネル部および
ソース（2S）・ドレイン（2d）を信号線（４）の下に配
設したので、設計ルールの許す限り画素の開口率を向上
させることができる。また、この構成は、高解像度化に
伴って画素面積が縮小化されていくに従って有効とな
る。
以下、第１図及び第２図を参照しながら本発明の実施
例を説明する。
例を説明する。
第１図は、本実施例に係る液晶ディスプレイパネルの
１画素を示す構成図である。
１画素を示す構成図である。
この図において、（１）は画素（液晶セル（LC））を
構成する透明の表示電極、（２）は画素を駆動するため
のスイッチング用の超薄膜トランジスタを示し、また、
表示電極（１）の各行間に各画素の行を選択する選択線
（３）が配され、表示電極（１）の各列間に映像信号を
供給するための信号線（４）が配されている。
構成する透明の表示電極、（２）は画素を駆動するため
のスイッチング用の超薄膜トランジスタを示し、また、
表示電極（１）の各行間に各画素の行を選択する選択線
（３）が配され、表示電極（１）の各列間に映像信号を
供給するための信号線（４）が配されている。
上記超薄膜トランジスタ（２）は、高移動度を有する
ため、オン抵抗を下げてもチャンネル幅Ｗをチャンネル
長Ｌの比W/Lの値は小さくても良く、そのためトランジ
スタ（２）を細長い形に形成することができる。従っ
て、本実施例では同図に示すように、信号線（４）及び
選択線（３）を直線状に形成し、選択線（３）と信号線
（４）とに囲まれた四角形領域とこれに連続して一部
（1a）が信号線（４）下に入り込むような形状の表示電
極（１）を形成し、信号線（４）と選択線（３）の交点
の下にW/Lの小さい細長い形の高移動度を有する超薄膜
トランジスタ（２）を形成するようにしている。
ため、オン抵抗を下げてもチャンネル幅Ｗをチャンネル
長Ｌの比W/Lの値は小さくても良く、そのためトランジ
スタ（２）を細長い形に形成することができる。従っ
て、本実施例では同図に示すように、信号線（４）及び
選択線（３）を直線状に形成し、選択線（３）と信号線
（４）とに囲まれた四角形領域とこれに連続して一部
（1a）が信号線（４）下に入り込むような形状の表示電
極（１）を形成し、信号線（４）と選択線（３）の交点
の下にW/Lの小さい細長い形の高移動度を有する超薄膜
トランジスタ（２）を形成するようにしている。
尚、超薄膜トランジスタ（２）のドレイン（2d）は上
記表示電極（１）の一部（1a）に、ソース（2s）は信号
線（４）に接続され、ゲート（2g）は直接選択線（３）
として機能する。
記表示電極（１）の一部（1a）に、ソース（2s）は信号
線（４）に接続され、ゲート（2g）は直接選択線（３）
として機能する。
具体的に、本実施例における超薄膜トランジスタ
（２）、表示電極（１）及び信号線（３）の形成手順の
一例を第２図に基いて説明する。
（２）、表示電極（１）及び信号線（３）の形成手順の
一例を第２図に基いて説明する。
まず、ガラス等の絶縁基板（５）上に、後に形成され
る信号線（４）の方向に沿って第１層の多結晶シリコン
膜厚又は非晶質シリコン膜等による半導体膜（６）を形
成し、この半導体薄膜（６）のゲート部上に例えばSiO2
等よりなるゲート絶縁膜（７）を介して第２層の不純物
ドープの半導体層例えば不純物ドープした多結晶シリコ
ン層（８）よりなり、後に選択線（３）として機能する
ゲート電極（９）を形成し、半導体薄膜（６）のゲート
電極（９）を挟む両領域をソース領域（6s）及びドレイ
ン領域（6d）として構成され、後述するように少くとも
ゲート部が信号線（４）下に存するように形成される。
る信号線（４）の方向に沿って第１層の多結晶シリコン
膜厚又は非晶質シリコン膜等による半導体膜（６）を形
成し、この半導体薄膜（６）のゲート部上に例えばSiO2
等よりなるゲート絶縁膜（７）を介して第２層の不純物
ドープの半導体層例えば不純物ドープした多結晶シリコ
ン層（８）よりなり、後に選択線（３）として機能する
ゲート電極（９）を形成し、半導体薄膜（６）のゲート
電極（９）を挟む両領域をソース領域（6s）及びドレイ
ン領域（6d）として構成され、後述するように少くとも
ゲート部が信号線（４）下に存するように形成される。
その後、SiO2等よりなる絶縁層（10）を形成したの
ち、この層（10）の上記ドレイン領域（6d）に対応する
箇所にコンタクトホール（11）を形成する。次に、表示
電極（１）を形成する。このとき、表示電極（１）の一
部（1a）をコンタクトホール（11）を介してドレイン領
域（6d）に接続させるようにする。その後、SiO2等から
なる層間絶縁膜（12）を形成したのち、該膜（12）及び
上記絶縁層（10）の上記ソース領域（6s）に対応する箇
所にコンタクトホール（13）を形成する。そして、ソー
ス領域（6s）に接続するようにAlからなる信号線（４）
を形成する。
ち、この層（10）の上記ドレイン領域（6d）に対応する
箇所にコンタクトホール（11）を形成する。次に、表示
電極（１）を形成する。このとき、表示電極（１）の一
部（1a）をコンタクトホール（11）を介してドレイン領
域（6d）に接続させるようにする。その後、SiO2等から
なる層間絶縁膜（12）を形成したのち、該膜（12）及び
上記絶縁層（10）の上記ソース領域（6s）に対応する箇
所にコンタクトホール（13）を形成する。そして、ソー
ス領域（6s）に接続するようにAlからなる信号線（４）
を形成する。
尚、図示せざるも、その後絶縁基板（５）に対向し
て、内面全面に透明電極が形成された絶縁基板が配さ
れ、両基板間に液晶が充填されて目的の液晶ディスプレ
イパネルが構成される。
て、内面全面に透明電極が形成された絶縁基板が配さ
れ、両基板間に液晶が充填されて目的の液晶ディスプレ
イパネルが構成される。
上述の如く本例によれば、画素を駆動するためのスイ
ッチングトランジスタとして高移動度を有する超薄膜ト
ランジスタ（２）にて構成したので、オン抵抗を下げて
もW/Lの値を大きくする必要がなく、そのため、超薄膜
トランジスタ（２）を構成する第１層の半導体薄膜
（６）を信号線（４）の下に形成して選択線（３）を直
線状に形成することができる。そして、表示電極（１）
の一部（1a）を信号線（４）の下に入り込むように形成
し、薄膜トランジスタ（２）のゲート部（2g）、チャネ
ル部、ソース（2S）、ドレイン（2d）を信号線（４）の
下に形成し、表示電極（１）の一部（1a）をドレイン
（2d）に接続することにより、設計ルールの許す限り画
素の開口率を向上させることができる。
ッチングトランジスタとして高移動度を有する超薄膜ト
ランジスタ（２）にて構成したので、オン抵抗を下げて
もW/Lの値を大きくする必要がなく、そのため、超薄膜
トランジスタ（２）を構成する第１層の半導体薄膜
（６）を信号線（４）の下に形成して選択線（３）を直
線状に形成することができる。そして、表示電極（１）
の一部（1a）を信号線（４）の下に入り込むように形成
し、薄膜トランジスタ（２）のゲート部（2g）、チャネ
ル部、ソース（2S）、ドレイン（2d）を信号線（４）の
下に形成し、表示電極（１）の一部（1a）をドレイン
（2d）に接続することにより、設計ルールの許す限り画
素の開口率を向上させることができる。
また、本例による構成は、高解像度化に伴って画素面
積が縮小化されていくに従って有効となる。
積が縮小化されていくに従って有効となる。
尚、上記実施例は、第２図に示す形成手順において、
表示電極（１）の形成後、A1からなる信号線（４）を形
成したが、それとは逆に、信号線（４）の形成後、表示
電極（１）を形成するようにしてもよい。
表示電極（１）の形成後、A1からなる信号線（４）を形
成したが、それとは逆に、信号線（４）の形成後、表示
電極（１）を形成するようにしてもよい。
本発明に係る液晶表示装置は、マトリクス状に配され
た複数の薄膜トランジスタと、各々の薄膜トランジスタ
のドレインに接続された表示電極と、薄膜トランジスタ
のソースに接続され、信号を供給する信号線と、この信
号線と直交するように配された選択線とを有する液晶表
示装置であって、表示電極の一部を信号線の下に配置す
るとともに、薄膜トランジスタのゲート部、チャネル部
およびソース・ドレインを信号線の下に配設するように
したので、画素の開口率の向上を図ることができ、高解
像度の液晶表示装置を提供することができる。
た複数の薄膜トランジスタと、各々の薄膜トランジスタ
のドレインに接続された表示電極と、薄膜トランジスタ
のソースに接続され、信号を供給する信号線と、この信
号線と直交するように配された選択線とを有する液晶表
示装置であって、表示電極の一部を信号線の下に配置す
るとともに、薄膜トランジスタのゲート部、チャネル部
およびソース・ドレインを信号線の下に配設するように
したので、画素の開口率の向上を図ることができ、高解
像度の液晶表示装置を提供することができる。
第１図は本実施例に係る液晶表示装置を示す構成図、第
２図は第１図のＡ−Ａ断面図、第３図は従来例を示す構
成図である。 （１）は表示電極、（２）は超薄膜トランジスタ、
（３）は選択線、（４）は信号線、（５）は絶縁基板、
（６）は第１層の半導体薄膜、（７）はゲート絶縁膜、
（９）はゲート電極である。
２図は第１図のＡ−Ａ断面図、第３図は従来例を示す構
成図である。 （１）は表示電極、（２）は超薄膜トランジスタ、
（３）は選択線、（４）は信号線、（５）は絶縁基板、
（６）は第１層の半導体薄膜、（７）はゲート絶縁膜、
（９）はゲート電極である。
Claims (1)
- 【請求項１】マトリクス状に配された複数の薄膜トラン
ジスタと、各々の薄膜トランジスタのドレインに接続さ
れた表示電極と、前記薄膜トランジスタのソースに接続
され、信号を供給する信号線と、この信号線と直交する
ように配された選択線とを有する液晶表示装置であっ
て、 前記表示電極の一部を前記信号線の下に配置するととも
に、前記薄膜トランジスタのゲート部、チャネル部およ
びソース・ドレインを前記信号線の下に配設したことを
特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134488A JP2754639B2 (ja) | 1988-12-28 | 1988-12-28 | 液晶表示装置 |
| US07/458,397 US5159476A (en) | 1988-12-28 | 1989-12-28 | Liquid crystal display unit having large image area and high resolution |
| EP89124104A EP0376329B1 (en) | 1988-12-28 | 1989-12-28 | Liquid crystal display device |
| DE68921591T DE68921591T2 (de) | 1988-12-28 | 1989-12-28 | Flüssigkristall-Anzeigevorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134488A JP2754639B2 (ja) | 1988-12-28 | 1988-12-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02176726A JPH02176726A (ja) | 1990-07-09 |
| JP2754639B2 true JP2754639B2 (ja) | 1998-05-20 |
Family
ID=18242634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33134488A Expired - Lifetime JP2754639B2 (ja) | 1988-12-28 | 1988-12-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754639B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378132A (ja) * | 1986-09-20 | 1988-04-08 | Victor Co Of Japan Ltd | 液晶表示素子 |
-
1988
- 1988-12-28 JP JP33134488A patent/JP2754639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02176726A (ja) | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| KR100266189B1 (ko) | 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법 | |
| EP0348209B1 (en) | Image display device | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2008004957A (ja) | トランジスタ及びそれを備える表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| KR100442489B1 (ko) | 액정표시소자 | |
| JPS62265756A (ja) | 薄膜トランジスタマトリクス | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP4984369B2 (ja) | 画像表示装置及びその製造方法 | |
| JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| JP2754639B2 (ja) | 液晶表示装置 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| US6812493B2 (en) | Thin-film semiconductor element and method of producing same | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH08204196A (ja) | アクティブマトリクス回路および電気光学装置 | |
| JPS6159474A (ja) | アクティブマトリクスディスプレイ | |
| KR100488923B1 (ko) | 액정표시소자 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| KR100324286B1 (ko) | 박막트랜지스터 소자와 그 제조방법 | |
| US20070242013A1 (en) | Liquid crystal display and manufacturing method of the same | |
| KR0151275B1 (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| KR19980039622A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |