JP2751747B2 - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JP2751747B2 JP2751747B2 JP4201660A JP20166092A JP2751747B2 JP 2751747 B2 JP2751747 B2 JP 2751747B2 JP 4201660 A JP4201660 A JP 4201660A JP 20166092 A JP20166092 A JP 20166092A JP 2751747 B2 JP2751747 B2 JP 2751747B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- input
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はカレントミラー回路に関
し、特にある一定以上、（又は以下）の入力電流に対し
て、出力電流が一定電流に制限されるようにした出力電
流制限型カレントミラー回路に関する。
し、特にある一定以上、（又は以下）の入力電流に対し
て、出力電流が一定電流に制限されるようにした出力電
流制限型カレントミラー回路に関する。
【０００２】
【従来の技術】図６は、従来の出力電流制限機能をもっ
たカレントミラー回路の回路図である。図６を参照する
と、一端が電流入力端子１に接続された電流検出用の抵
抗６０（抵抗値Ｒ３）と、入力端子が抵抗６０の他端に
接続され、共通端子が接地電位に接続されたカレントミ
ラー回路ＣＭ２と、エミッタが電流入力端子４と抵抗６
０の一端とに共通接続され、ベースがカレントミラー回
路ＣＭ２の入力端子１と抵抗６０の他端とに共通接続さ
れ、コレクタが接地電位に接続されたＰＮＰトランジス
タＱ５とから構成されている。そして、前記カレントミ
ラー回路ＣＭ２の出力端子が出力電流制限型カレントミ
ラー回路の出力端子２となる。
たカレントミラー回路の回路図である。図６を参照する
と、一端が電流入力端子１に接続された電流検出用の抵
抗６０（抵抗値Ｒ３）と、入力端子が抵抗６０の他端に
接続され、共通端子が接地電位に接続されたカレントミ
ラー回路ＣＭ２と、エミッタが電流入力端子４と抵抗６
０の一端とに共通接続され、ベースがカレントミラー回
路ＣＭ２の入力端子１と抵抗６０の他端とに共通接続さ
れ、コレクタが接地電位に接続されたＰＮＰトランジス
タＱ５とから構成されている。そして、前記カレントミ
ラー回路ＣＭ２の出力端子が出力電流制限型カレントミ
ラー回路の出力端子２となる。
【０００３】ここで、トランジスタＱ５がオンし始める
エミッタ−ベース間電圧をＶＢＥ（Ｑ５ＯＮ）とし、電
流入力端子１に入力される電流をＩｉｎとすると、ＶＢ
Ｅ（Ｑ５ＯＮ）＞Ｉｉｎ×Ｒ３の時は、トランジスタＱ
５はオフ状態であり、カレントミラー動作に影郷を及ぼ
さない。従って、カレントミラー回路の出力電流をＩＣ
Ｍｏｕｔとすると、次式（１）となる。
エミッタ−ベース間電圧をＶＢＥ（Ｑ５ＯＮ）とし、電
流入力端子１に入力される電流をＩｉｎとすると、ＶＢ
Ｅ（Ｑ５ＯＮ）＞Ｉｉｎ×Ｒ３の時は、トランジスタＱ
５はオフ状態であり、カレントミラー動作に影郷を及ぼ
さない。従って、カレントミラー回路の出力電流をＩＣ
Ｍｏｕｔとすると、次式（１）となる。
【０００４】 ＩＣＭｏｕｔ＝Ｉｉｎ …（１） 即ち通常のカレントミラー動作をする。
【０００５】次に、ＶＢＥ（Ｑ５ＯＮ）＜Ｉｉｎ×Ｒ３
の時はトランジスタＱ５はオンし、入力電流Ｉｉｎの一
部はトランジスタＱ５のコレクタ電流ＩＣ（Ｑ５）とな
り、接地電位ＧＮＤにバイパスされる。その結果カレン
トミラー回路ＣＭ２の入力端子に流れる電流ＩＣＭｉｎ
がクランプされ、 ＩＣＭｉｎ＝ＶＢＥ（Ｑ５ＯＮ）／Ｒ３ …（２） となる。そして入力電流Ｉｉｎの内、接地電位ＧＮＤに
バイパスされるトランジスタＱ５のコレクタ電流ＩＣ
（Ｑ５）は ＩＣ（Ｑ５）＝Ｉｉｎ−ＩＣＭｉｎ …（３） となる。ここで、ＶＢＥ（Ｑ５ＯＮ）は０．６Ｖ〜０．
７Ｖ程度でほぼ一定となるから、カレントミラー回路Ｃ
Ｍ２の電流ＩＣＭｉｎは制限されたほぼ一定値となる。
従って、カレントミラー回路ＣＭ２の出力電流ＩＣＭｏ
ｕｔも結果としてほぼ一定値となる。従って、入力電流
Ｉｉｎとの関係式は ＩＣＭｏｕｔ＝ＩＣＭｉｎ＜Ｉｉｎ …（４） となる。この時の入力電流Ｉｉｎとカレントミラー回路
ＣＭ２の出力電流ＩＣＭｏｕｔとの関係をグラフで示す
と、図７となる。図７のように、ある一定以上の入力電
流（Ｉｉｎ）に対しては出力電流（ＩＣＭｏｕｔ）が制
限され、以降ほぼ一定値となる特性となる。
の時はトランジスタＱ５はオンし、入力電流Ｉｉｎの一
部はトランジスタＱ５のコレクタ電流ＩＣ（Ｑ５）とな
り、接地電位ＧＮＤにバイパスされる。その結果カレン
トミラー回路ＣＭ２の入力端子に流れる電流ＩＣＭｉｎ
がクランプされ、 ＩＣＭｉｎ＝ＶＢＥ（Ｑ５ＯＮ）／Ｒ３ …（２） となる。そして入力電流Ｉｉｎの内、接地電位ＧＮＤに
バイパスされるトランジスタＱ５のコレクタ電流ＩＣ
（Ｑ５）は ＩＣ（Ｑ５）＝Ｉｉｎ−ＩＣＭｉｎ …（３） となる。ここで、ＶＢＥ（Ｑ５ＯＮ）は０．６Ｖ〜０．
７Ｖ程度でほぼ一定となるから、カレントミラー回路Ｃ
Ｍ２の電流ＩＣＭｉｎは制限されたほぼ一定値となる。
従って、カレントミラー回路ＣＭ２の出力電流ＩＣＭｏ
ｕｔも結果としてほぼ一定値となる。従って、入力電流
Ｉｉｎとの関係式は ＩＣＭｏｕｔ＝ＩＣＭｉｎ＜Ｉｉｎ …（４） となる。この時の入力電流Ｉｉｎとカレントミラー回路
ＣＭ２の出力電流ＩＣＭｏｕｔとの関係をグラフで示す
と、図７となる。図７のように、ある一定以上の入力電
流（Ｉｉｎ）に対しては出力電流（ＩＣＭｏｕｔ）が制
限され、以降ほぼ一定値となる特性となる。
【０００６】ここで、出力電流制限時に出力電流が完全
に一定値にならず、入力電流に若干依存しているのは、
トランジスタＱ５のベース−エミッタ間電圧ＶＢＥ（Ｑ
５ＯＮ）が入力電流Ｉｉｎに依存しているからである。
すなわち、このＶＢＥ（Ｑ５ＯＮ）は、次式（５）とな
る。
に一定値にならず、入力電流に若干依存しているのは、
トランジスタＱ５のベース−エミッタ間電圧ＶＢＥ（Ｑ
５ＯＮ）が入力電流Ｉｉｎに依存しているからである。
すなわち、このＶＢＥ（Ｑ５ＯＮ）は、次式（５）とな
る。
【０００７】 ＶＢＥ（Ｑ５ＯＮ）＝ＶＴｉｎ｛（Ｉｉｎ−ＩＣＭｉｎ）／ＩＳ（Ｑ５）｝ …（５） ここで、ＩＳ（Ｑ５）はトランジスタＱ５の逆方向飽和
電流，ＶＴは熱電圧（≒２６ｍＶ ａｔ＝２５℃）。し
かし前記（５）式からわかるようにＬｏｇ圧縮され、そ
の影響は比較的小さい。
電流，ＶＴは熱電圧（≒２６ｍＶ ａｔ＝２５℃）。し
かし前記（５）式からわかるようにＬｏｇ圧縮され、そ
の影響は比較的小さい。
【０００８】
【発明が解決しようとする課題】この従来の出力電流制
限型カレントミラー回路では、出力電流制限値がトラン
ジスタＱ５のエミッタ−ベース間電圧が決まる構成であ
る。従って、このベース−エミッタ間電圧は約−２ｍＶ
／℃の温度特性を持つため、出力電流制限値もこれに比
例しな温度特性を持ってしまい、結果として温度特性が
悪いという問題点があった。
限型カレントミラー回路では、出力電流制限値がトラン
ジスタＱ５のエミッタ−ベース間電圧が決まる構成であ
る。従って、このベース−エミッタ間電圧は約−２ｍＶ
／℃の温度特性を持つため、出力電流制限値もこれに比
例しな温度特性を持ってしまい、結果として温度特性が
悪いという問題点があった。
【０００９】又、出力電流制限時、入力電流Ｉｉｎの大
きさによってトランジスタＱ５のベース−エミッタ間電
圧が若干変わり、ひいては出力電流制限値も完全に一定
とはならないという問題点もあった。
きさによってトランジスタＱ５のベース−エミッタ間電
圧が若干変わり、ひいては出力電流制限値も完全に一定
とはならないという問題点もあった。
【００１０】本発明の目的は、前記問題点を解決し、温
度特性が良好で、出力電流制限値が一定となるようにし
たカレントミラー回路を提供することにある。
度特性が良好で、出力電流制限値が一定となるようにし
たカレントミラー回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のカレントミラー
回路の一構成は、一端が電流入力端子に接続され、他端
が定電位に接続された第１の抵抗と、コレクタが電流出
力端子に接続されたトランジスタと、一端が前記トラン
ジスタのエミッタに接続され、他端が前記定電位に接続
された第２の抵抗と、出力が前記トランジスタのベース
に接続され、かつ反転入力端子が前記トランジスタのエ
ミッタに接続され、かつ第１の正転入力端子が前記第１
の抵抗の一端に接続され、かつ第２の正転入力端子が定
電圧源に接続された電圧弁別増幅器とを具えていること
を特徴とする。
回路の一構成は、一端が電流入力端子に接続され、他端
が定電位に接続された第１の抵抗と、コレクタが電流出
力端子に接続されたトランジスタと、一端が前記トラン
ジスタのエミッタに接続され、他端が前記定電位に接続
された第２の抵抗と、出力が前記トランジスタのベース
に接続され、かつ反転入力端子が前記トランジスタのエ
ミッタに接続され、かつ第１の正転入力端子が前記第１
の抵抗の一端に接続され、かつ第２の正転入力端子が定
電圧源に接続された電圧弁別増幅器とを具えていること
を特徴とする。
【００１２】
【実施例】図１は本発明の一実施例に係わる出力電流制
限型カレントミラー回路を示す回路図である。
限型カレントミラー回路を示す回路図である。
【００１３】図１を参照すると、本実施例は、電流入力
端子１０に接続された定電流源Ｉｉｎと、一端が電流入
力端子１０に接続され、他端が接地電位に接続された入
力電流検出用の抵抗１３（抵抗値Ｒ１）と、コレクタが
電流出力端子１１に接続されたＮＰＮトランジスタＱ１
と、一端がトランジスタＱ１のエミッタに接続され、他
端が接地電位に接続された抵抗１２（抵抗値Ｒ２）と出
力がトランジスタＱ１のベースに接続され、反転入力端
子がトランジスタＱ１のエミッタに接続され、第１の正
転入力端子１６が抵抗１３の一端に接続され、第２の正
転入力端子１５が定電圧源ＶＲＥＦに接続された電圧弁
別回路付き増幅器Ａ１とを含み、構成されている。
端子１０に接続された定電流源Ｉｉｎと、一端が電流入
力端子１０に接続され、他端が接地電位に接続された入
力電流検出用の抵抗１３（抵抗値Ｒ１）と、コレクタが
電流出力端子１１に接続されたＮＰＮトランジスタＱ１
と、一端がトランジスタＱ１のエミッタに接続され、他
端が接地電位に接続された抵抗１２（抵抗値Ｒ２）と出
力がトランジスタＱ１のベースに接続され、反転入力端
子がトランジスタＱ１のエミッタに接続され、第１の正
転入力端子１６が抵抗１３の一端に接続され、第２の正
転入力端子１５が定電圧源ＶＲＥＦに接続された電圧弁
別回路付き増幅器Ａ１とを含み、構成されている。
【００１４】ここで、電圧弁別回路付き増幅器Ａ１の２
つの正転入力端子１６，１５は、ここに入力される電圧
の内、低い入力電圧の方の入力が有効となる回路であ
る。
つの正転入力端子１６，１５は、ここに入力される電圧
の内、低い入力電圧の方の入力が有効となる回路であ
る。
【００１５】従って、第１の正転入力Ｉｎ１（＋）の電
圧が第２の正転入力Ｉｎ２（＋）の電圧よりも低い時、
すなわちＩｉｎ×Ｒ１＜ＶＲＥＦの時は、第２の正転入
力Ｉｎ２（＋）が無効となり、第１の正転入力Ｉｎ１
（＋）と反転入力Ｉｎ（−）とで差動増幅器が構成され
る。そして、反転入力Ｉｎ（−）の電圧は第１の正転入
力Ｉｎ１（＋）の電圧とイマジナリショートで同電位と
なる。従って、抵抗１２の電位ＶＲ２は、次の（６）式
となる。
圧が第２の正転入力Ｉｎ２（＋）の電圧よりも低い時、
すなわちＩｉｎ×Ｒ１＜ＶＲＥＦの時は、第２の正転入
力Ｉｎ２（＋）が無効となり、第１の正転入力Ｉｎ１
（＋）と反転入力Ｉｎ（−）とで差動増幅器が構成され
る。そして、反転入力Ｉｎ（−）の電圧は第１の正転入
力Ｉｎ１（＋）の電圧とイマジナリショートで同電位と
なる。従って、抵抗１２の電位ＶＲ２は、次の（６）式
となる。
【００１６】 ＶＲ２＝Ｉｉｎ×Ｒ１ …（６） ゆえに、抵抗１２に流れる電流ＩＲ２は、次の（７）式
となる。
となる。
【００１７】 ＩＲ２＝Ｒ１×Ｉｉｎ／Ｒ２ …（７） ここで、反転入力Ｉｎ（−）に流れるバイアス電流が十
分小さく、又トランジスタＱ１のエミッタ接地電流増幅
率βが十分大きくて、これらによる影響が無視できると
すると、トランジスタＱ１のコレクタ電流すなわちカレ
ントミラー回路の出力電流Ｉｏｕｔは抵抗１２に流れる
電流と等しくなる。従って、出力電流Ｉｏｕｔは、次の
（８）式となる。
分小さく、又トランジスタＱ１のエミッタ接地電流増幅
率βが十分大きくて、これらによる影響が無視できると
すると、トランジスタＱ１のコレクタ電流すなわちカレ
ントミラー回路の出力電流Ｉｏｕｔは抵抗１２に流れる
電流と等しくなる。従って、出力電流Ｉｏｕｔは、次の
（８）式となる。
【００１８】 Ｉｏｕｔ＝Ｒ１×Ｉｉｎ／Ｒ２ …（８） この（８）式において、Ｒ１＝Ｒ２の時はＩｏｕｔ＝Ｉ
ｉｎとなり、電流比１：１のカレントミラー回路とな
る。又、Ｒ１とＲ２の抵抗比を選ぶことによって、この
カレントミラー回路の電流比を自由に変えることができ
る。
ｉｎとなり、電流比１：１のカレントミラー回路とな
る。又、Ｒ１とＲ２の抵抗比を選ぶことによって、この
カレントミラー回路の電流比を自由に変えることができ
る。
【００１９】次に第１の正転入力電圧Ｉｎ１（＋）が第
２の正転入力電圧Ｉｎ２（＋）よりも高い時、すなわち
Ｉｉｎ×Ｒ１＞ＶＲＥＦの場合を考える。この時は、第
１の正転入力Ｉｎ１（＋）が無効となり、第２の正転入
力Ｉｎ２（＋）と反転入力Ｉｎ（−）とで差動増幅器が
構成される。そして反転入力Ｉｎ（−）の電圧は第２の
正転入力電圧Ｉｎ２（＋）とイマジナリショートで同電
位となる。従って抵抗１２の電位ＶＲ２は、次の（９）
式となる。
２の正転入力電圧Ｉｎ２（＋）よりも高い時、すなわち
Ｉｉｎ×Ｒ１＞ＶＲＥＦの場合を考える。この時は、第
１の正転入力Ｉｎ１（＋）が無効となり、第２の正転入
力Ｉｎ２（＋）と反転入力Ｉｎ（−）とで差動増幅器が
構成される。そして反転入力Ｉｎ（−）の電圧は第２の
正転入力電圧Ｉｎ２（＋）とイマジナリショートで同電
位となる。従って抵抗１２の電位ＶＲ２は、次の（９）
式となる。
【００２０】 ＶＲ２＝ＶＲＥＦ …（９） 入力電流Ｉｉｎに影響せず一定となる。従って、抵抗１
２に流れる電流ＩＲ２も一定になり、ひいては出力電流
Ｉｏｕｔも一定となる、そして、この時の出力電流Ｉｏ
ｕｔは、次の（１０）式となる。
２に流れる電流ＩＲ２も一定になり、ひいては出力電流
Ｉｏｕｔも一定となる、そして、この時の出力電流Ｉｏ
ｕｔは、次の（１０）式となる。
【００２１】 Ｉｏｕｔ＝ＶＲＥＦ／Ｒ２ …（１０） この（１０）式からわかるように、カレントミラー回路
の出力電流制限値は、抵抗値１２が固定だと、基準電圧
源ＶＲＥＦによって決まる。前述したことをカレントミ
ラー回路の入力電流Ｉｉｎと出力電流Ｉｏｕｔとの関係
についてグラフで示すと、図３のように、ある一定以上
の入力電流に対しては出力が制限され、以降完全に一定
値となる特性になる。
の出力電流制限値は、抵抗値１２が固定だと、基準電圧
源ＶＲＥＦによって決まる。前述したことをカレントミ
ラー回路の入力電流Ｉｉｎと出力電流Ｉｏｕｔとの関係
についてグラフで示すと、図３のように、ある一定以上
の入力電流に対しては出力が制限され、以降完全に一定
値となる特性になる。
【００２２】次に、図１の電圧弁別回路付の増幅器Ａ１
の回路構成の一例を、図２に示す。図２を参照すると、
この電圧弁別回路付の増幅器Ａ１は、エミッタとコレク
タが各々相互接続されたＰＮＰトランジスタＱ３，Ｑ４
と、エミッタがトランジスタＱ３，Ｑ４のエミッタに共
通接続され、トランジスタＱ３，Ｑ４と差動増幅器を構
成するＰＮＰトランジスタＱ２と、トランジスタＱ３，
Ｑ４とトランジスタＱ２とからなる差動段の能動負荷と
して働くカレントミラー回路ＣＭ１と、この能動負荷に
よりシングル・エンドに変換された信号を電流増幅及び
レベルシフトする増幅器Ａ２と、共通接続されたトラン
ジスタＱ２，Ｑ３，Ｑ４のエミッタと正電源ＶＣＣとの
間に接続されて前記差動段のバイアス用としての定電流
源Ｉｏとを含み、構成されている。
の回路構成の一例を、図２に示す。図２を参照すると、
この電圧弁別回路付の増幅器Ａ１は、エミッタとコレク
タが各々相互接続されたＰＮＰトランジスタＱ３，Ｑ４
と、エミッタがトランジスタＱ３，Ｑ４のエミッタに共
通接続され、トランジスタＱ３，Ｑ４と差動増幅器を構
成するＰＮＰトランジスタＱ２と、トランジスタＱ３，
Ｑ４とトランジスタＱ２とからなる差動段の能動負荷と
して働くカレントミラー回路ＣＭ１と、この能動負荷に
よりシングル・エンドに変換された信号を電流増幅及び
レベルシフトする増幅器Ａ２と、共通接続されたトラン
ジスタＱ２，Ｑ３，Ｑ４のエミッタと正電源ＶＣＣとの
間に接続されて前記差動段のバイアス用としての定電流
源Ｉｏとを含み、構成されている。
【００２３】そして、共通接続されたＰＮＰトランジス
タＱ３，Ｑ４のコレクタは、カレントミラー回路ＣＭ１
の入力端子に接続され、ＰＮＰトランジスタＱ２のコレ
クタは、カレントミラー回路ＣＭ１の出力端子と前記増
幅器Ａ２の入力に接続される。又、カレントミラー回路
ＣＭ１の共通端子は、ＧＮＤ電位に接続される。ここ
で、トランジスタＱ２のベースは反転入力Ｉｎ（−）と
して構成され、トランジスタＱ４，Ｑ３の各々のベース
は、各々第１及び第２の正転入力Ｉｎ１（＋），Ｉｎ２
（＋）として構成される。又、前記増幅器Ａ２の出力が
この電圧弁別回路付き増幅器の出力端子ＯＵＴとなる。
タＱ３，Ｑ４のコレクタは、カレントミラー回路ＣＭ１
の入力端子に接続され、ＰＮＰトランジスタＱ２のコレ
クタは、カレントミラー回路ＣＭ１の出力端子と前記増
幅器Ａ２の入力に接続される。又、カレントミラー回路
ＣＭ１の共通端子は、ＧＮＤ電位に接続される。ここ
で、トランジスタＱ２のベースは反転入力Ｉｎ（−）と
して構成され、トランジスタＱ４，Ｑ３の各々のベース
は、各々第１及び第２の正転入力Ｉｎ１（＋），Ｉｎ２
（＋）として構成される。又、前記増幅器Ａ２の出力が
この電圧弁別回路付き増幅器の出力端子ＯＵＴとなる。
【００２４】ここで、ＰＮＰトランジスタＱ３及びＱ４
のエミッタは共通接続されているので、各々のベースに
入力される二つの入力電圧の内、低い電圧の方のＰＮＰ
トランジスタが能動状態となり、他方のＰＮＰトランジ
スタは遮断状態となる。そして、その能動状態となった
方のＰＮＰトランジスタのＰＮＰトランジスタＱ２とで
差動増幅器を構成する。
のエミッタは共通接続されているので、各々のベースに
入力される二つの入力電圧の内、低い電圧の方のＰＮＰ
トランジスタが能動状態となり、他方のＰＮＰトランジ
スタは遮断状態となる。そして、その能動状態となった
方のＰＮＰトランジスタのＰＮＰトランジスタＱ２とで
差動増幅器を構成する。
【００２５】この動作により、第１と第２の正転入力に
入力される二つの入力電圧の内、低い入力電圧の方が有
効となる電圧弁別器付き増幅器としての機能が実現でき
る。
入力される二つの入力電圧の内、低い入力電圧の方が有
効となる電圧弁別器付き増幅器としての機能が実現でき
る。
【００２６】図５は、前記電圧弁別回路付き増幅器Ａ１
として、２つの正転入力端子に対し高い入力電圧の方が
有効となる回路を使用した場合の入力電流Ｉｉｎと出力
電流Ｉｏｕｔの関係を示す特性図である。
として、２つの正転入力端子に対し高い入力電圧の方が
有効となる回路を使用した場合の入力電流Ｉｉｎと出力
電流Ｉｏｕｔの関係を示す特性図である。
【００２７】これは、第１の正転入力Ｉｎ１（＋）の電
圧が第２の正転入力Ｉｎ２（＋）の電圧よりも低い時、
すなわちＩｉｎ×Ｒ１＜ＶＲＥＦの時は第１の正転入力
が無効となり、第２の正転入力が無効となり、第２の正
転入力Ｉｎ２（＋）に接続されている定電圧ＶＲＥＦが
有効となる。従って、入力電流Ｉｉｎが小さいこの領域
では前述の（１０）式のようなＶＲＥＦで決まる一定電
流となる。
圧が第２の正転入力Ｉｎ２（＋）の電圧よりも低い時、
すなわちＩｉｎ×Ｒ１＜ＶＲＥＦの時は第１の正転入力
が無効となり、第２の正転入力が無効となり、第２の正
転入力Ｉｎ２（＋）に接続されている定電圧ＶＲＥＦが
有効となる。従って、入力電流Ｉｉｎが小さいこの領域
では前述の（１０）式のようなＶＲＥＦで決まる一定電
流となる。
【００２８】次に、第１の正転入力Ｉｎ１（＋）の電圧
が第２の正転入力Ｉｎ２（＋）の電圧よりも高い時、す
なわちＩｉｎ×Ｒ１＞ＶＲＥＦの時は第２の正転入力が
無効となり、第１の正転入力Ｉｎ１（＋）に接続されて
いるＲ１にたつ電圧が有効となる。従って、この領域で
は前述の（８）式で示したような通常のカレントミラー
動作をし、入力電流に比例した出力電流が得られる。
が第２の正転入力Ｉｎ２（＋）の電圧よりも高い時、す
なわちＩｉｎ×Ｒ１＞ＶＲＥＦの時は第２の正転入力が
無効となり、第１の正転入力Ｉｎ１（＋）に接続されて
いるＲ１にたつ電圧が有効となる。従って、この領域で
は前述の（８）式で示したような通常のカレントミラー
動作をし、入力電流に比例した出力電流が得られる。
【００２９】この応用例は、入力電流Ｉｉｎがある一定
値より下がった場合に、出力電流Ｉｏｕｔが一定値より
下がらないようにする場合に有効である。
値より下がった場合に、出力電流Ｉｏｕｔが一定値より
下がらないようにする場合に有効である。
【００３０】図４は、この場合に使用する電圧弁別回路
付き増幅器Ａ１の回路構成の一例を示す回路図である。
図４を参照すると、図２におけるＰＮＰトランジスタを
ＮＰＮトランジスタに、又カレントミラー回路ＣＭ１と
バイアス用定電流源Ｉｏの極性を逆に変更したものであ
る。その他の構成は、図２と同様なので同一符号を付与
し、その説明を省略する。ここで、ＮＰＮトランジスタ
Ｑ３及びＱ４のエミッタは共通接続されているので、各
々のベースに入力される二つの入力電圧の内、高い電圧
の方のＮＰＮトランジスタが能動状態となり、他方のＮ
ＰＮトランジスタは遮断状態となる。そして、その能動
状態となった方のＮＰＮトランジスタとＮＰＮトランジ
スタＱ２とで差動増幅器を構成する。この動作により、
第１と第２の正転入力に入力される二つの入力電圧の
内、高い入力電圧の方が有効となる電圧弁別器付き増幅
器としての機能が実現できる。
付き増幅器Ａ１の回路構成の一例を示す回路図である。
図４を参照すると、図２におけるＰＮＰトランジスタを
ＮＰＮトランジスタに、又カレントミラー回路ＣＭ１と
バイアス用定電流源Ｉｏの極性を逆に変更したものであ
る。その他の構成は、図２と同様なので同一符号を付与
し、その説明を省略する。ここで、ＮＰＮトランジスタ
Ｑ３及びＱ４のエミッタは共通接続されているので、各
々のベースに入力される二つの入力電圧の内、高い電圧
の方のＮＰＮトランジスタが能動状態となり、他方のＮ
ＰＮトランジスタは遮断状態となる。そして、その能動
状態となった方のＮＰＮトランジスタとＮＰＮトランジ
スタＱ２とで差動増幅器を構成する。この動作により、
第１と第２の正転入力に入力される二つの入力電圧の
内、高い入力電圧の方が有効となる電圧弁別器付き増幅
器としての機能が実現できる。
【００３１】前述した図１の回路において、ＮＰＮトラ
ンジスタＱ１のエミッタ接地電流増幅率βによる出力電
流の誤差を考えると、次の（１１），（１２）式とな
る。
ンジスタＱ１のエミッタ接地電流増幅率βによる出力電
流の誤差を考えると、次の（１１），（１２）式とな
る。
【００３２】 Ｉｏｕｔ＝β／（１＋β）・Ｒ１／Ｒ２・Ｉｎ （Ｉｉｎ×Ｒ１＜ＶＲＥＦ） …（１１） Ｉｏｕｔ＝β／（１＋β）・ＶＲＥＦ／Ｒ２ （Ｉｉｎ×Ｒ１＞ＶＲＥＦ） …（１２） このβによる誤差が問題になる場合はＮＰＮトランジス
タＱ１をＮチャンネル電界効果トランジスタにすれば良
い。この場合はトランジスタＱ１のベースをゲートに、
コレクタをドレインに、エミッタをソースに置き換えて
接続しなおすだけでよい（図示せず）。電界効果トラン
ジスタはソース電流とドレイン電流が等しく、バイポー
ラトランジスタのようなβによる誤差がないので、前記
（１１），（１２）式の右辺の第１項（β／（１＋
β））が１になる。
タＱ１をＮチャンネル電界効果トランジスタにすれば良
い。この場合はトランジスタＱ１のベースをゲートに、
コレクタをドレインに、エミッタをソースに置き換えて
接続しなおすだけでよい（図示せず）。電界効果トラン
ジスタはソース電流とドレイン電流が等しく、バイポー
ラトランジスタのようなβによる誤差がないので、前記
（１１），（１２）式の右辺の第１項（β／（１＋
β））が１になる。
【００３３】更に、ＮＰＮトランジスタＱ１をダーリン
トン接続することによっても上述のβによる誤差を小さ
くすることができる（図示せず）。
トン接続することによっても上述のβによる誤差を小さ
くすることができる（図示せず）。
【００３４】又、入力電流と出力電流の向きを逆にした
い場合はＮＰＮトランジスタＱ１をＰＮＰトランジスタ
に変更し、更にＧＮＤ電位を正電源ＶＣＣに変更するだ
けで同様に構成することができる。
い場合はＮＰＮトランジスタＱ１をＰＮＰトランジスタ
に変更し、更にＧＮＤ電位を正電源ＶＣＣに変更するだ
けで同様に構成することができる。
【００３５】尚、図１の実施例のトランジスタＱ１が電
界効果トランジスタで構成され、エミッタがソース又は
ドレインに対応し、ベースがゲートに対応し、コレクタ
がドレイン又はソースに対応するように接続されてもよ
い。
界効果トランジスタで構成され、エミッタがソース又は
ドレインに対応し、ベースがゲートに対応し、コレクタ
がドレイン又はソースに対応するように接続されてもよ
い。
【００３６】
【発明の効果】以上説明したように、本発明は、カレン
トミラー回路の出力制限定電流を基準定電圧で制御でき
るようにしたので、この基準定電圧さえ安定なものにす
れば、出力制限電流も安定なものが得られるという効果
を有し、また出力制限電流モード時は入力電流と完全に
分離できる構成としたので、従来例のように入力電流の
影響は全く受けず、完全な定電流が得られるという効果
も有し、更に特に電圧弁別回路の特性をかえることによ
り、出力制限電流モードを高電流領域にするか低電流領
域にするかの二つの場合に適応出来るという効果もあ
る。
トミラー回路の出力制限定電流を基準定電圧で制御でき
るようにしたので、この基準定電圧さえ安定なものにす
れば、出力制限電流も安定なものが得られるという効果
を有し、また出力制限電流モード時は入力電流と完全に
分離できる構成としたので、従来例のように入力電流の
影響は全く受けず、完全な定電流が得られるという効果
も有し、更に特に電圧弁別回路の特性をかえることによ
り、出力制限電流モードを高電流領域にするか低電流領
域にするかの二つの場合に適応出来るという効果もあ
る。
【図１】本発明の一実施例のカレントミラー回路を示す
回路図である。
回路図である。
【図２】図１に示した電圧弁別器付き増幅器の一例を示
す回路図である。
す回路図である。
【図３】図１に示した実施例における入出力電流関係を
示す特性図である。
示す特性図である。
【図４】図１に示した電圧弁別器付き増幅器の他例を示
す回路図である。
す回路図である。
【図５】図１の増幅器において図４の回路を使用した場
合の入出力電流関係を示す特性図である。
合の入出力電流関係を示す特性図である。
【図６】従来のカレントミラー回路を示す回路図であ
る。
る。
【図７】従来例における入出力電流関係を示す特性図で
ある。
ある。
Ｑ１，〜Ｑ５ トランジスタ Ｒ１，Ｒ２，Ｒ３ 抵抗 ＶＲＥＦ 定電圧源 Ｉｉｎ，Ｉｏ 定電流源 Ａ１ 電圧弁別器付き増幅器 Ａ２ 増幅器 ＣＭ１，ＣＭ２ カレントミラー回路 ＶＣＣ 正電源端子
Claims (4)
- 【請求項１】 一端が電流入力端子に接続され、他端が
定電位に接続された第１の抵抗と、コレクタが電流出力
端子に接続されたトランジスタと、一端が前記トランジ
スタのエミッタに接続され、他端が前記定電位に接続さ
れた第２の抵抗と、出力が前記トランジスタのベースに
接続され、かつ反転入力端子が前記トランジスタのエミ
ッタに接続され、かつ第１の正転入力端子が前記第１の
抵抗の一端に接続され、かつ第２の正転入力端子が定電
圧源に接続された電圧弁別回路付き増幅器とを具備した
ことを特徴としたカレントミラー回路。 - 【請求項２】 前記トランジスタが電界効果トランジス
タで構成され、前記エミッタがソース又はドレインに対
応し、前記ベースがゲートに対応し、前記コレクタがド
レイン又はソースに対応するように接続されたことを特
徴とする請求項１に記載のカレントミラー回路。 - 【請求項３】 前記電圧弁別回路付き増幅器は、第１の
正転入力端子と第２の正転入力端子に入力される入力電
圧の内、低い入力電圧の方が有効となるようにしたこと
を特徴とする請求項１に記載のカレントミラー回路。 - 【請求項４】 前記電圧弁別回路付き増幅器は、第１の
正転入力端子と第２の正転入力端子に入力される入力電
圧の内、高い入力電圧の方が有効となるようにしたこと
を特徴とした請求項１に記載のカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201660A JP2751747B2 (ja) | 1992-07-29 | 1992-07-29 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201660A JP2751747B2 (ja) | 1992-07-29 | 1992-07-29 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653756A JPH0653756A (ja) | 1994-02-25 |
| JP2751747B2 true JP2751747B2 (ja) | 1998-05-18 |
Family
ID=16444789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201660A Expired - Lifetime JP2751747B2 (ja) | 1992-07-29 | 1992-07-29 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751747B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461343A (en) * | 1994-07-13 | 1995-10-24 | Analog Devices Inc. | Current mirror circuit |
| JP4658623B2 (ja) * | 2005-01-20 | 2011-03-23 | ローム株式会社 | 定電流回路、それを用いた電源装置および発光装置 |
| JP2010003115A (ja) * | 2008-06-20 | 2010-01-07 | Mitsumi Electric Co Ltd | 定電流回路 |
| JP5297393B2 (ja) * | 2010-01-13 | 2013-09-25 | 旭化成エレクトロニクス株式会社 | 電流ロック回路 |
| CN103970170B (zh) * | 2013-01-30 | 2016-12-28 | 中兴通讯股份有限公司 | 一种恒流环路 |
-
1992
- 1992-07-29 JP JP4201660A patent/JP2751747B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653756A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| US5081378A (en) | Logarithmic amplifier | |
| JP2885281B2 (ja) | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| US5132640A (en) | Differential current amplifier circuit | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US6903609B2 (en) | Operational amplifier | |
| KR920010238B1 (ko) | 증폭회로 | |
| KR960014114B1 (ko) | 전류미러회로를 갖춘 증폭회로 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JPH0257372B2 (ja) | ||
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0352031Y2 (ja) | ||
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2830516B2 (ja) | 電流比較器 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0212049B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |