JP2750859B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2750859B2 JP2750859B2 JP63059476A JP5947688A JP2750859B2 JP 2750859 B2 JP2750859 B2 JP 2750859B2 JP 63059476 A JP63059476 A JP 63059476A JP 5947688 A JP5947688 A JP 5947688A JP 2750859 B2 JP2750859 B2 JP 2750859B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal pad
- bump
- semiconductor device
- elastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 外部引き出し用平板状リードと圧着されるバンプを有
する半導体装置の製造方法の改良に関し、 半導体装置チップのバンプ上に平板状リードを圧着す
る際に、バンプのバリア層と金属パッドの縁部上に形成
されている絶縁膜とにクラックが発生しないように改良
した半導体装置の製造方法を提供することを目的とし、 素子の形成された半導体基板上に形成された絶縁膜に
形成された開口に形成された外部引き出し電極用金属パ
ッドを有する前記の半導体基板上に弾性絶縁物層を形成
し、この弾性絶縁物層を前記の金属パッドの中央領域の
みに残留し、その他の領域から除去して弾性絶縁物層を
形成し、この弾性絶縁物層と前記の外部引き出し電極用
金属パッドと前記の絶縁膜の縁部とを覆ってバンプを形
成し、このバンプ上に外部引き出し用平板状リードを圧
着する工程をもって構成とする。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to an improvement of a method of manufacturing a semiconductor device having a flat lead for external drawing and a bump to be crimped. An object of the present invention is to provide a method of manufacturing a semiconductor device in which a crack is not generated in a barrier layer and an insulating film formed on an edge portion of a metal pad. Forming an elastic insulating layer on the semiconductor substrate having the external lead electrode metal pad formed in the opening formed in the insulating film, and leaving the elastic insulating layer only in the central region of the metal pad. Then, an elastic insulating layer is formed by removing it from the other region, and a bump is formed to cover the elastic insulating layer, the metal pad for the external lead-out electrode, and the edge of the insulating film. Then, a flat lead for external drawing is pressure-bonded to the bumps.
本発明は、外部引き出し用平板リードと圧着されるバ
ンプを有する半導体装置の製造方法の改良に関する。The present invention relates to an improvement in a method of manufacturing a semiconductor device having a bump to be pressed against an external lead flat lead.
半導体装置チップをパッケーシングする前に、半導体
装置チップの外部引き出し電極とパッケージの配線とを
接続する必要がある。Before the semiconductor device chip is packaged, it is necessary to connect the external lead electrode of the semiconductor device chip to the wiring of the package.
この手法として大別して二つある。 There are roughly two methods for this.
一つは、半導体装置チップに設けられたボンディング
パッドと外部引き出しリードとをボンディングワイヤを
もってボンディングする手法であり、 一つは、半導体装置チップに設けられたバンプと外部
引き出し用平板状リードとを圧着する手法である。One is a method of bonding a bonding pad provided on a semiconductor device chip and an external lead lead with a bonding wire, and one is a method of crimping a bump provided on the semiconductor device chip and a flat lead for external lead. It is a technique to do.
本発明は後者の改良に関するものである。 The present invention relates to the latter improvement.
第２図参照 半導体基板１のドープド配線８上にアルミニウムの金
属パッド４を形成し、全面に絶縁膜２を形成した後、金
属パッド４上から除去して開口３を形成する。Referring to FIG. 2, an aluminum metal pad 4 is formed on the doped wiring 8 of the semiconductor substrate 1, an insulating film 2 is formed on the entire surface, and then the opening 3 is formed by removing from the metal pad 4.
第７図参照 全面に3,000Å厚のチタン層９と3,000Å厚のパラジウ
ム層10とを形成し、その上にレジスト膜11を形成し、パ
ターニングして金属パッド４上からレジスト膜を除去す
る。Referring to FIG. 7, a 3,000 mm thick titanium layer 9 and a 3,000 mm thick palladium layer 10 are formed on the entire surface, a resist film 11 is formed thereon, and the resist film is removed from the metal pad 4 by patterning.
第８図参照 金属パッド４上に開口を有するレジスト膜11をマスク
として金メッキをなし、レジスト膜11の開口に露出する
パラジウム層10上に金層62を形成する。Referring to FIG. 8, gold plating is performed using the resist film 11 having an opening on the metal pad 4 as a mask, and a gold layer 62 is formed on the palladium layer 10 exposed at the opening of the resist film 11.
第９図参照 レジスト膜11を除去し、金層62に覆われていない領域
のチタン層９とパラジウム層10とをエッチング除去し、
金属パッド４上にチタン層とパラジウム層とからなるバ
リア層61と金層62とからなるバンプ６を形成する。バリ
ア層61の中央部に凹部が形成されているので、バリア層
61上にメッキ法を使用して形成される金層62の中央部に
も凹部が形成される。Referring to FIG. 9, the resist film 11 is removed, and the titanium layer 9 and the palladium layer 10 in the region not covered with the gold layer 62 are removed by etching.
On the metal pad 4, a bump 6 composed of a barrier layer 61 composed of a titanium layer and a palladium layer and a gold layer 62 is formed. Since the recess is formed in the center of the barrier layer 61, the barrier layer
A recess is also formed at the center of the gold layer 62 formed on the 61 by using a plating method.
第10図参照 前記の構造を有する半導体装置チップのバンプ６上に
平板状リード７を圧着すると、バンプ６の上面中央部に
は凹部が形成されているため、圧着力はバンプ６の縁部
に加わり、バリア層61の中央部（図にＡをもって示す）
と絶縁膜２の縁部（図にＢをもって示す）とにクラック
が発生することがある。Referring to FIG. 10, when the flat leads 7 are pressed on the bumps 6 of the semiconductor device chip having the above structure, a concave portion is formed in the center of the upper surface of the bump 6. In addition, the central part of the barrier layer 61 (shown by A in the figure)
Cracks may occur at the edge of the insulating film 2 (shown by B in the drawing).
バリア層61にクラックが発生すると、クラックを通し
て金層62の金と半導体基板１のドープド配線８上に形成
された金属パッド４のアルミニウムとが共晶反応してア
ルミニウムが金に吸い上げられる。また、絶縁膜２にク
ラックが発生すると、そこから湿分や不純物が半導体装
置中に侵入して半導体装置が劣化する。When a crack occurs in the barrier layer 61, the eutectic reaction between the gold of the gold layer 62 and the aluminum of the metal pad 4 formed on the doped wiring 8 of the semiconductor substrate 1 through the crack causes the aluminum to be absorbed into the gold. Further, when a crack occurs in the insulating film 2, moisture and impurities enter the semiconductor device from the crack, and the semiconductor device is deteriorated.
本発明の目的は、これらの欠点を解消することにあ
り、半導体装置チップのバンプ上に平板状リードを圧着
する際に、バンプのバリア層と金属パッドの縁部上に形
成されている絶縁膜とにクラックが発生しないように改
良した半導体装置の製造方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate these drawbacks. When a flat lead is pressed onto a bump of a semiconductor device chip, an insulating film formed on the barrier layer of the bump and the edge of the metal pad. Another object of the present invention is to provide a method of manufacturing a semiconductor device improved so as not to cause cracks.
上記の目的は、素子の形成された半導体基板（１）上
に形成された絶縁膜（２）に形成された開口（３）に形
成された外部引き出し電極用金属パッド（４）を有する
前記半導体基板（１）上に絶縁膜（２）より厚く弾性絶
縁物層を形成し、該弾性絶縁物層を前記金属パッド
（４）の中央領域のみに残留し、その他の領域から除去
して弾性絶縁物層（５）を形成し、該弾性絶縁物層
（５）と前記外部引き出し電極用金属パッド（４）と前
記絶縁膜（２）の縁部とを覆ってメッキ法を使用してバ
ンプ（６）を形成し、該バンプ（６）上に外部引き出し
用平板状リード（７）を圧着することによって達成され
る。The above object is to provide a semiconductor device having an external lead electrode metal pad (4) formed in an opening (3) formed in an insulating film (2) formed on a semiconductor substrate (1) on which an element is formed. An elastic insulating layer thicker than the insulating film (2) is formed on the substrate (1), and the elastic insulating layer remains only in the central region of the metal pad (4) and is removed from other regions to provide an elastic insulating layer. Forming a material layer (5), covering the elastic insulating material layer (5), the metal pad for external lead-out electrode (4), and the edge of the insulating film (2) using a bump method by plating. 6) is formed, and a flat lead (7) for external lead-out is pressed on the bump (6).
なお、弾性絶縁物にはポリイミドを使用することが好
適である。Note that it is preferable to use polyimide as the elastic insulator.
半導体装置チップの金属パッド４上の中央部に形成さ
れるポリイミド等からなる弾性絶縁物層５が、金属パッ
ド４の縁部に形成された絶縁膜２より厚く形成されるた
め、弾性絶縁物層５と金属パッド４と絶縁膜２との上
に、メッキ法を使用して形成されるバンプ６の上面中央
部には凸部が形成される。この結果、バンプ６上に平板
状リード７を圧着する時の圧着力はバンプ６の中央凸部
に加わり、この圧着力はバンプ６の中央部の下に形成さ
れている弾性絶縁物層５の弾性変形によって吸収される
ので、絶縁膜２の縁部に過大な圧縮応力が加わらず、絶
縁膜２の縁部にクラックが発生しない。なお、弾性絶縁
物層５の上に形成されているバリア層61に、仮にクラッ
クが発生しても、バンプ６と金属パッド４との間に弾性
絶縁物層５が介在するので、バンプを形成する金とパッ
ドを形成するアルミニウムとが共晶反応することがな
い。Since the elastic insulating layer 5 made of polyimide or the like formed at the center of the metal pad 4 of the semiconductor device chip is formed thicker than the insulating film 2 formed at the edge of the metal pad 4, the elastic insulating layer 5 is formed. A bump is formed at the center of the upper surface of the bump 6 formed by plating on the metal pad 4, the metal pad 4, and the insulating film 2. As a result, the pressing force when pressing the flat lead 7 on the bump 6 is applied to the central convex portion of the bump 6, and this pressing force is applied to the elastic insulating layer 5 formed below the central portion of the bump 6. Since it is absorbed by the elastic deformation, no excessive compressive stress is applied to the edge of the insulating film 2 and no crack is generated at the edge of the insulating film 2. Even if a crack occurs in the barrier layer 61 formed on the elastic insulator layer 5, the elastic insulator layer 5 is interposed between the bump 6 and the metal pad 4, so that the bump is formed. There is no eutectic reaction between the gold to be formed and the aluminum forming the pad.
以下、図面を参照しつゝ、本発明の一実施例に係る半
導体装置の製造方法について説明する。Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
第２図再参照 素子の形成された半導体基板１のドープド配線８上
に、周知の方法を使用して外部引き出し電極用の厚さ約
１μｍのアルミニウムよりなる金属パッド４を形成す
る。FIG. 2 re-reference A metal pad 4 made of aluminum having a thickness of about 1 .mu.m for an external lead electrode is formed on the doped wiring 8 of the semiconductor substrate 1 on which the element is formed by using a known method.
全面にリン珪酸ガラス（PSG）等の絶縁膜２を約１μ
ｍ厚に形成し、フォトリソグラフィー法を使用して、金
属パッド４上の領域から除去して開口３を形成する。An insulating film 2 of phosphor silicate glass (PSG) or the like
An opening 3 is formed by removing the metal pad 4 from the region on the metal pad 4 using a photolithography method.
第３図参照 全面にポリイミド等の弾性絶縁物層を約1.3μｍ厚に
形成し、フォトリソグラフィー法を使用して、弾性絶縁
物層を金属パッド４の中央領域のみに残留し、その他の
領域から除去して弾性絶縁物層５を形成する。弾性絶縁
物層５上に形成されている露光済みレジスト膜（図示せ
ず）を、サク酸ブチル、アセトン等を使用して、下地の
ポリイミド等の弾性絶縁物層５を溶解することなく除去
する。See FIG. 3. An elastic insulating layer made of polyimide or the like is formed to a thickness of about 1.3 μm on the entire surface, and the elastic insulating layer is left only in the central region of the metal pad 4 by photolithography. After removal, the elastic insulating layer 5 is formed. The exposed resist film (not shown) formed on the elastic insulating layer 5 is removed using butyl succinate, acetone or the like without dissolving the underlying elastic insulating layer 5 such as polyimide. .
第４図参照 スパッタリング法等を使用して全面に3,000Å厚のチ
タン層９と3,000Å厚のパラジウム層10を形成し、さら
に全面にレジスト膜11を形成し、フォトリソグラフィー
法を使用して、パターニングし、金属パッド４上からレ
ジスト膜11を除去して開口12を形成する。Referring to FIG. 4, a 3,000 mm thick titanium layer 9 and a 3,000 mm thick palladium layer 10 are formed on the entire surface by using a sputtering method or the like, and a resist film 11 is further formed on the entire surface. After patterning, the resist film 11 is removed from above the metal pad 4 to form an opening 12.
第５図参照 金メッキをなして開口12内に金層62を形成する。弾性
絶縁物層５が金属パッド４の縁部上の絶縁膜２より厚く
形成されているので、金層62の上面中央部に凸部が形成
される。Referring to FIG. 5, a gold layer 62 is formed in the opening 12 by performing gold plating. Since the elastic insulating layer 5 is formed thicker than the insulating film 2 on the edge of the metal pad 4, a convex portion is formed at the center of the upper surface of the gold layer 62.
第６図参照 レジスト膜11を除去し、王水とフッ酸を使用してエッ
チングをなし、金層62に覆われていない領域のチタン層
９とパラジウム層10とを除去し、金層62の下にチタン層
とパラジウム層の二重層からなるバリア層61を有するバ
ンプ６を形成する。Referring to FIG. 6, the resist film 11 is removed, etching is performed using aqua regia and hydrofluoric acid, and the titanium layer 9 and the palladium layer 10 in the area not covered by the gold layer 62 are removed. A bump 6 having a barrier layer 61 composed of a double layer of a titanium layer and a palladium layer is formed below.
第１図参照 平板状リード７をバンプ６上の中央凸部に圧着し、本
発明に係る半導体装置を形成する。平板状リード７をバ
ンプ６の中央凸部に圧着する際の圧着力は、バンプ６の
中央部の下に形成されている弾性絶縁物層５が弾性変形
することによって吸収され、絶縁膜２に過大な圧力応力
が作用せず、したがって、絶縁膜２の縁部にクラックが
発生しない。なお、万一弾性絶縁物層５上のバリア層61
にクラックが発生したとしても、バンプ６の金層62と金
属パッド４との間に弾性絶縁物層５が形成されているの
で、半導体基板１のドープド配線８上に形成されている
金属パッド４のアルミニウムと金層62の金とが共晶反応
することはない。Referring to FIG. 1, a flat lead 7 is pressed against a central convex portion on a bump 6 to form a semiconductor device according to the present invention. The pressing force when the flat lead 7 is pressed against the central convex portion of the bump 6 is absorbed by the elastic insulating layer 5 formed below the central portion of the bump 6 being elastically deformed. Excessive pressure stress does not act, and therefore, no crack occurs at the edge of the insulating film 2. The barrier layer 61 on the elastic insulator layer 5 should be used.
Even if a crack occurs, since the elastic insulating layer 5 is formed between the gold layer 62 of the bump 6 and the metal pad 4, the metal pad 4 formed on the doped wiring 8 of the semiconductor substrate 1 No eutectic reaction occurs between the aluminum of the gold layer and the gold of the gold layer 62.
以上説明せるとおり、本発明に係る半導体装置の製造
においては、素子の形成された半導体基板上に形成され
た絶縁膜に形成された開口に形成された外部引き出し電
極用金属パッドを有する前記半導体基板上に弾性絶縁物
層を形成し、この弾性絶縁物層を前記の金属パッドの中
央領域のみに残留し、その他の領域から除去して弾性絶
縁物層を形成し、この弾性絶縁物層と前記の外部引き出
し電極用金属パッドと前記の絶縁膜の縁部とを覆ってバ
ンプを形成し、このバンプ上に外部引き出し用平板状リ
ードを圧着することゝされている。As described above, in the manufacture of the semiconductor device according to the present invention, the semiconductor substrate having an external lead electrode metal pad formed in an opening formed in an insulating film formed on a semiconductor substrate having elements formed thereon An elastic insulator layer is formed on the metal pad, the elastic insulator layer remains only in the central region of the metal pad, and is removed from other regions to form an elastic insulator layer. A bump is formed to cover the metal pad for the external lead electrode and the edge of the insulating film, and a flat lead for external lead is crimped onto the bump.
そのため、半導体装置の外部引き出し電極用金属パッ
ド上の中央領域にポリイミド等の弾性絶縁物層が、外部
引き出し電極用金属パッドの縁部を覆っている絶縁膜よ
り厚く形成されることゝなり、前記の金属パッドと弾性
絶縁物層と金属パッドの縁部を覆っている絶縁膜とを覆
って、メッキ法等を使用してバンプを形成すると、バン
プの上面中央部に凸部が形成され、バンプ上にリードを
圧着する際の圧着力は、バンプ中央の凸部からバンプの
中央部の下に形成されている弾性絶縁物層に伝達される
が、この圧縮力は弾性絶縁物層が弾性変形することによ
って吸収され、金属パッドの周辺部を覆っている絶縁膜
に過大な圧縮力が作用せず、絶縁膜にクラックが発生し
ないことになる。そして、弾性絶縁物層の変形にともな
い、万一弾性絶縁物層上に形成されているバリア層にク
ラックが発生しても、弾性絶縁物層がバンプと金属パッ
ドとの間に介在するため、バンプの金属の金と金属パッ
ドのアルミニウムとが共晶反応することはなくなる。Therefore, an elastic insulating layer of polyimide or the like is formed thicker in the central region on the metal pad for external lead electrode of the semiconductor device than the insulating film covering the edge of the metal pad for external lead electrode. When a bump is formed using a plating method or the like over the metal pad, the elastic insulator layer, and the insulating film covering the edge of the metal pad, a convex portion is formed at the center of the upper surface of the bump, and the bump is formed. The crimping force when crimping the lead on top is transmitted from the bump at the center of the bump to the elastic insulating layer formed below the center of the bump, but this compressive force causes the elastic insulating layer to elastically deform. As a result, excessive compressive force does not act on the insulating film covering the periphery of the metal pad, and no crack is generated in the insulating film. And, even if a crack occurs in the barrier layer formed on the elastic insulating layer due to the deformation of the elastic insulating layer, the elastic insulating layer is interposed between the bump and the metal pad, The eutectic reaction between the gold of the bump metal and the aluminum of the metal pad is eliminated.
第１図は、本発明の一実施例に係る半導体装置の製造方
法をもって製造された半導体装置の断面図である。 第２〜６図は、本発明の一実施例に係る半導体装置の工
程図である。 第７〜９図は、従来技術に係る半導体装置の工程図であ
る。 第10図は、従来技術に係る半導体装置の断面図である。 １……半導体基板、 ２……絶縁膜、 ３……開口、 ４……金属パッド、 ５……弾性絶縁物層、 ６……バンプ、 61……バリア層、 62……金層、 ７……平板状リード、 ８……ドープド配線、 ９……チタン層、 10……パラジウム層、 11……レジスト膜、 12……開口。FIG. 1 is a sectional view of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to one embodiment of the present invention. 2 to 6 are process diagrams of a semiconductor device according to one embodiment of the present invention. 7 to 9 are process diagrams of a semiconductor device according to the prior art. FIG. 10 is a cross-sectional view of a conventional semiconductor device. DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Insulating film, 3 ... Opening, 4 ... Metal pad, 5 ... Elastic insulator layer, 6 ... Bump, 61 ... Barrier layer, 62 ... Gold layer, 7 ... ... flat lead, 8 ... doped wiring, 9 ... titanium layer, 10 ... palladium layer, 11 ... resist film, 12 ... opening.
Claims (1)
成された絶縁膜（２）に形成された開口（３）に形成さ
れた外部引き出し電極用金属パッド（４）を有する前記
半導体基板（１）上に弾性絶縁物層を形成し、 該弾性絶縁物層を前記金属パッド（４）の中央領域のみ
に残留し、その他の領域から除去して弾性絶縁物層
（５）を形成し、 該弾性絶縁物層（５）と前記外部引き出し電極用金属パ
ッド（４）と前記絶縁膜（２）の縁部とを覆ってバンプ
（６）を形成し、 該バンプ（６）上に外部引き出し用平板状リード（７）
を圧着する ことを特徴とする半導体装置の製造方法。1. A semiconductor having an external lead electrode metal pad (4) formed in an opening (3) formed in an insulating film (2) formed on a semiconductor substrate (1) on which an element is formed. Forming an elastic insulating layer on the substrate (1), leaving the elastic insulating layer only in the central region of the metal pad (4), and removing the elastic insulating layer from other regions to form the elastic insulating layer (5); Forming a bump (6) covering the elastic insulator layer (5), the metal pad for external lead-out electrode (4), and the edge of the insulating film (2); Flat lead for external drawer (7)
And a method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059476A JP2750859B2 (en) | 1988-03-15 | 1988-03-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059476A JP2750859B2 (en) | 1988-03-15 | 1988-03-15 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01233741A JPH01233741A (en) | 1989-09-19 |
| JP2750859B2 true JP2750859B2 (en) | 1998-05-13 |
Family
ID=13114395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059476A Expired - Lifetime JP2750859B2 (en) | 1988-03-15 | 1988-03-15 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750859B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209831A (en) * | 1990-01-12 | 1991-09-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH06333929A (en) * | 1993-05-21 | 1994-12-02 | Nec Corp | Semiconductor device and its manufacture |
| JP5052605B2 (en) | 2007-05-11 | 2012-10-17 | パナソニック株式会社 | Semiconductor chip |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196035A (en) * | 1982-05-10 | 1983-11-15 | Matsushita Electric Ind Co Ltd | Formation of electrode for semiconductor element |
| JPS61259548A (en) * | 1985-05-14 | 1986-11-17 | Citizen Watch Co Ltd | Semiconductor device |
-
1988
- 1988-03-15 JP JP63059476A patent/JP2750859B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01233741A (en) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383329B2 (en) | Method for manufacturing semiconductor device | |
| JP2001196407A (en) | Semiconductor device and method of forming the same | |
| EP0316912A3 (en) | A bump electrode structure of a semiconductor device and a method for forming the same | |
| JP2002319588A (en) | Bond pad of semiconductor element and its forming method | |
| JP2000183090A (en) | Chip-size package and its manufacture | |
| JPH06105726B2 (en) | Semiconductor integrated circuit device | |
| JP2750859B2 (en) | Method for manufacturing semiconductor device | |
| JP2772606B2 (en) | Method for forming a bump structure on an integrated semiconductor device | |
| JPH03153048A (en) | Semiconductor device | |
| JPH0373535A (en) | Semiconductor device and manufacture thereof | |
| JP2789467B2 (en) | Semiconductor device | |
| JPH04258125A (en) | Semiconductor device | |
| JPH0529376A (en) | Bonding pad of semiconductor device | |
| JPS6235650A (en) | Electrode structure of semiconductor device | |
| JPH03228339A (en) | Bonding tool | |
| JPS62296528A (en) | Resin-sealed semiconductor device | |
| JPH06333977A (en) | Semiconductor device and its manufacture | |
| JPH0652746B2 (en) | Semiconductor device | |
| JPS63227029A (en) | Manufacture of semiconductor device | |
| JPH0511661B2 (en) | ||
| JPS5943735Y2 (en) | semiconductor equipment | |
| JPS5844593Y2 (en) | Beam lead type semiconductor device | |
| JPH0362525A (en) | Bump structure and its formation | |
| JPS6232636A (en) | Semiconductor device | |
| JPH01255252A (en) | Semiconductor device and manufacture thereof |