JP2750072B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP2750072B2 JP2750072B2 JP5185361A JP18536193A JP2750072B2 JP 2750072 B2 JP2750072 B2 JP 2750072B2 JP 5185361 A JP5185361 A JP 5185361A JP 18536193 A JP18536193 A JP 18536193A JP 2750072 B2 JP2750072 B2 JP 2750072B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitor
- voltage
- conversion circuit
- power conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧が変動する直流電
源から与えられる入力電圧を定電圧に変換して負荷に直
流電力を供給する電力変換装置、例えば交流電源を整流
するダイオードブリッジの脈流出力を一定電圧の直流に
変換する電力変換装置に関するものである。
源から与えられる入力電圧を定電圧に変換して負荷に直
流電力を供給する電力変換装置、例えば交流電源を整流
するダイオードブリッジの脈流出力を一定電圧の直流に
変換する電力変換装置に関するものである。
【０００２】
【従来の技術】電力変換装置としては、図２７に示すよ
うに、交流電源ＡＣを整流するダイオードブリッジＤＢ
の脈流出力を、昇圧チョッパ回路１を用いて直流に変換
して負荷２に供給するものがある。昇圧チョッパ回路１
は、インダクタＬ0 、スイッチ要素ＳＷ0 との直列回路
をダイオードブリッジＤＢの出力に接続し、スイッチ要
素ＳＷ0 に並列にダイオードＤ0 を介してコンデンサＣ
0 を接続したものであり、コンデンサＣ0 の両端電圧を
負荷２に電源として供給する構成となっている。
うに、交流電源ＡＣを整流するダイオードブリッジＤＢ
の脈流出力を、昇圧チョッパ回路１を用いて直流に変換
して負荷２に供給するものがある。昇圧チョッパ回路１
は、インダクタＬ0 、スイッチ要素ＳＷ0 との直列回路
をダイオードブリッジＤＢの出力に接続し、スイッチ要
素ＳＷ0 に並列にダイオードＤ0 を介してコンデンサＣ
0 を接続したものであり、コンデンサＣ0 の両端電圧を
負荷２に電源として供給する構成となっている。
【０００３】昇圧チョッパ回路１では、スイッチ要素Ｓ
Ｗ0 のオン時に、インダクタＬ0 に磁気エネルギを蓄積
し、スイッチ要素ＳＷ0 のオフ時に、上記磁気エネルギ
によりインダクタＬ0 の両端に発生する電圧をダイオー
ドブリッジＤＢの出力電圧に加えた電圧で、コンデンサ
Ｃ0 を充電し、コンデンサＣ0 の両端電圧Ｖc0としてダ
イオードブリッジＤＢの脈流出力を直流に変換してい
る。
Ｗ0 のオン時に、インダクタＬ0 に磁気エネルギを蓄積
し、スイッチ要素ＳＷ0 のオフ時に、上記磁気エネルギ
によりインダクタＬ0 の両端に発生する電圧をダイオー
ドブリッジＤＢの出力電圧に加えた電圧で、コンデンサ
Ｃ0 を充電し、コンデンサＣ0 の両端電圧Ｖc0としてダ
イオードブリッジＤＢの脈流出力を直流に変換してい
る。
【０００４】上記昇圧チョッパ回路１では、スイッチ要
素ＳＷ0 のオンデューティを、図２８（ｂ）に示すよう
に、同図（ａ）に示すダイオードブリッジＤＢの出力電
圧Ｖ inの変化に応じて変化させることにより、インダク
タＬ0 に蓄えられる磁気エネルギを変化させ、インダク
タＬ0 に流れる電流ＩL の波形を、ダイオードブリッジ
ＤＢの出力波形に相似させ、入力電流歪みを抑制しなが
ら、一定の出力電圧Ｖ c0を得るようにしてある。
素ＳＷ0 のオンデューティを、図２８（ｂ）に示すよう
に、同図（ａ）に示すダイオードブリッジＤＢの出力電
圧Ｖ inの変化に応じて変化させることにより、インダク
タＬ0 に蓄えられる磁気エネルギを変化させ、インダク
タＬ0 に流れる電流ＩL の波形を、ダイオードブリッジ
ＤＢの出力波形に相似させ、入力電流歪みを抑制しなが
ら、一定の出力電圧Ｖ c0を得るようにしてある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記電
力変換装置では、特に耐圧の関係からインダクタＬ0 と
して大形のものが必要であり、またインダクタＬ0 の磁
気エネルギによりノイズが輻射される問題があった。本
発明は上述の点に鑑みて為されたものであり、その目的
とするところは、入力電流歪みを抑制して、一定の電圧
の直流電力を負荷に供給でき、且つ小型化が可能であ
り、ノイズを発生しない電力変換装置を提供することに
ある。
力変換装置では、特に耐圧の関係からインダクタＬ0 と
して大形のものが必要であり、またインダクタＬ0 の磁
気エネルギによりノイズが輻射される問題があった。本
発明は上述の点に鑑みて為されたものであり、その目的
とするところは、入力電流歪みを抑制して、一定の電圧
の直流電力を負荷に供給でき、且つ小型化が可能であ
り、ノイズを発生しない電力変換装置を提供することに
ある。
【０００６】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、少なくとも複数のコンデンサと
スイッチ要素からなる第１及び第２の電力変換回路を備
え、第１の電力変換回路が負荷に直流電力を供給すると
共に、第２の電力変換回路が入力電圧が高い期間におけ
る電力を蓄積し、入力電圧が低い期間において第１の電
力変換回路が直流電源から供給される電力と共に上記第
２の電力変換回路から供給される電力を受けて負荷に一
定電圧の直流電力を供給し、第１及び第２の電力変換回
路に総合的に取り込まれる入力電流波形を入力電圧に相
似させるようにしてある。
目的を達成するために、少なくとも複数のコンデンサと
スイッチ要素からなる第１及び第２の電力変換回路を備
え、第１の電力変換回路が負荷に直流電力を供給すると
共に、第２の電力変換回路が入力電圧が高い期間におけ
る電力を蓄積し、入力電圧が低い期間において第１の電
力変換回路が直流電源から供給される電力と共に上記第
２の電力変換回路から供給される電力を受けて負荷に一
定電圧の直流電力を供給し、第１及び第２の電力変換回
路に総合的に取り込まれる入力電流波形を入力電圧に相
似させるようにしてある。
【０００７】具体的には、例えば請求項２に示すよう
に、入力電圧が高いとき、第２の電力変換回路が入力電
圧に相似する波形の電流を取り込んで電力を蓄積すると
共に、第１の電力変換回路が略一定の電流を取り込み、
入力電圧が低いとき、第１の電力変換回路が入力電圧に
相似する波形の電流を取り込むと共に、第２の電力変換
回路が電流を取り込むことなく第１の電力変換回路に電
力を供給し、第１の電力変換回路が直流電源から供給さ
れる電力と共に上記第２の電力変換回路から供給される
電力とを受けて負荷に一定電圧の直流電力を供給するよ
うにすればよい。
に、入力電圧が高いとき、第２の電力変換回路が入力電
圧に相似する波形の電流を取り込んで電力を蓄積すると
共に、第１の電力変換回路が略一定の電流を取り込み、
入力電圧が低いとき、第１の電力変換回路が入力電圧に
相似する波形の電流を取り込むと共に、第２の電力変換
回路が電流を取り込むことなく第１の電力変換回路に電
力を供給し、第１の電力変換回路が直流電源から供給さ
れる電力と共に上記第２の電力変換回路から供給される
電力とを受けて負荷に一定電圧の直流電力を供給するよ
うにすればよい。
【０００８】また、請求項３に示すように、入力電圧が
高いとき、第２の電力変換回路が入力電圧に相似する波
形の電流を取り込んで電力を蓄積すると共に、第１の電
力変換回路が略一定の電流を取り込み、入力電圧が低い
とき、第１の電力変換回路が電流を取り込まず、第２の
電力変換回路が入力電圧に相似する波形の電流を取り込
んで第１の電力変換回路に電力を供給し、第１の電力変
換回路が上記第２の電力変換回路から供給される電力を
用いて負荷に一定電圧の直流電力を供給するようにして
もよい。
高いとき、第２の電力変換回路が入力電圧に相似する波
形の電流を取り込んで電力を蓄積すると共に、第１の電
力変換回路が略一定の電流を取り込み、入力電圧が低い
とき、第１の電力変換回路が電流を取り込まず、第２の
電力変換回路が入力電圧に相似する波形の電流を取り込
んで第１の電力変換回路に電力を供給し、第１の電力変
換回路が上記第２の電力変換回路から供給される電力を
用いて負荷に一定電圧の直流電力を供給するようにして
もよい。
【０００９】なお、請求項４に示すように、第２の電力
変換回路で蓄積した電力が移され、且つその電力を第１
の電力変換回路に供給する蓄積手段を個別に設けてもよ
い。また、請求項５に示すように、負荷が別の電力変換
手段であってもよい。さらに、請求項６に示すように、
負荷がインバータ回路であってもよい。上記第１及び第
２の電力変換回路としては、具体的には、請求項７に示
すように、キャパシタの充電電荷を制御するものとする
ことができる。
変換回路で蓄積した電力が移され、且つその電力を第１
の電力変換回路に供給する蓄積手段を個別に設けてもよ
い。また、請求項５に示すように、負荷が別の電力変換
手段であってもよい。さらに、請求項６に示すように、
負荷がインバータ回路であってもよい。上記第１及び第
２の電力変換回路としては、具体的には、請求項７に示
すように、キャパシタの充電電荷を制御するものとする
ことができる。
【００１０】
【作用】本発明は、上述のように第１の電力変換回路が
負荷に直流電力を供給すると共に、第２の電力変換回路
が入力電圧が高い期間における電力を蓄積し、入力電圧
が低い期間において第１の電力変換回路が直流電源から
供給される電力と共に上記第２の電力変換回路から供給
される電力を受けて負荷に一定電圧の直流電力を供給
し、第１及び第２の電力変換回路に総合的に取り込まれ
る入力電流波形を入力電圧に相似させることにより、入
力電流歪みを抑制して、一定の電圧の直流電力を負荷に
供給する。しかも、少なくとも複数のコンデンサとスイ
ッチ要素からなる第１及び第２の電力変換回路を用いる
ことにより、大形のインダクタが必要ないようにし、小
型化を可能とし、ノイズ輻射を起こさないようにする。
負荷に直流電力を供給すると共に、第２の電力変換回路
が入力電圧が高い期間における電力を蓄積し、入力電圧
が低い期間において第１の電力変換回路が直流電源から
供給される電力と共に上記第２の電力変換回路から供給
される電力を受けて負荷に一定電圧の直流電力を供給
し、第１及び第２の電力変換回路に総合的に取り込まれ
る入力電流波形を入力電圧に相似させることにより、入
力電流歪みを抑制して、一定の電圧の直流電力を負荷に
供給する。しかも、少なくとも複数のコンデンサとスイ
ッチ要素からなる第１及び第２の電力変換回路を用いる
ことにより、大形のインダクタが必要ないようにし、小
型化を可能とし、ノイズ輻射を起こさないようにする。
【００１１】
【実施例】（実施例１）図１に本発明の第１の実施例を
示す。本実施例では、図１（ａ）に示すように、複数の
コンデンサとスイッチ要素からなるスイッチドキャパシ
タ回路３，４を、ダイオードブリッジＤＢと負荷２との
間に設けてある。ここで、一方のスイッチドキャパシタ
回路３が負荷２に対して電力を供給する。そして、他方
のスイッチドキャパシタ回路４がダイオードブリッジＤ
Ｂの出力電圧（以下、入力電圧と呼ぶ）Ｖinが高いとき
に、ダイオードブリッジＤＢから供給される電力（エネ
ルギ）を蓄え、入力電圧Ｖinが低いとき（交流電源ＡＣ
のゼロクロス点の近傍の期間）、蓄えた電力をスイッチ
ドキャパシタ回路３に供給する。つまりは、スイッチド
キャパシタ回路３では、入力電圧Ｖinが高いときには、
ダイオードブリッジＤＢから供給される電力を用いて負
荷２に一定電圧の電力の供給を行い、入力電圧Ｖinが低
いときには、ダイオードブリッジＤＢから供給される電
力に加えて、スイッチドキャパシタ回路４から供給され
る電力を用いて、負荷２に一定電圧の電力の供給を行
う。なお、スイッチドキャパシタ回路３，４で取り込む
電流のトータル波形は入力電圧Ｖin波形に相似させ、入
力電流歪みを抑制するようにしてある。また、スイッチ
ドキャパシタ回路３は電圧を一体化する機能を持つため
電圧変換を行う機能を持つことは言うまでもないが、ス
イッチドキャパシタ回路４も、ダイオードブリッジＤＢ
から供給される電力の電圧変換を行ってスイッチドキャ
パシタ回路３に供給するようにしてある。
示す。本実施例では、図１（ａ）に示すように、複数の
コンデンサとスイッチ要素からなるスイッチドキャパシ
タ回路３，４を、ダイオードブリッジＤＢと負荷２との
間に設けてある。ここで、一方のスイッチドキャパシタ
回路３が負荷２に対して電力を供給する。そして、他方
のスイッチドキャパシタ回路４がダイオードブリッジＤ
Ｂの出力電圧（以下、入力電圧と呼ぶ）Ｖinが高いとき
に、ダイオードブリッジＤＢから供給される電力（エネ
ルギ）を蓄え、入力電圧Ｖinが低いとき（交流電源ＡＣ
のゼロクロス点の近傍の期間）、蓄えた電力をスイッチ
ドキャパシタ回路３に供給する。つまりは、スイッチド
キャパシタ回路３では、入力電圧Ｖinが高いときには、
ダイオードブリッジＤＢから供給される電力を用いて負
荷２に一定電圧の電力の供給を行い、入力電圧Ｖinが低
いときには、ダイオードブリッジＤＢから供給される電
力に加えて、スイッチドキャパシタ回路４から供給され
る電力を用いて、負荷２に一定電圧の電力の供給を行
う。なお、スイッチドキャパシタ回路３，４で取り込む
電流のトータル波形は入力電圧Ｖin波形に相似させ、入
力電流歪みを抑制するようにしてある。また、スイッチ
ドキャパシタ回路３は電圧を一体化する機能を持つため
電圧変換を行う機能を持つことは言うまでもないが、ス
イッチドキャパシタ回路４も、ダイオードブリッジＤＢ
から供給される電力の電圧変換を行ってスイッチドキャ
パシタ回路３に供給するようにしてある。
【００１２】図１（ｂ），（ｃ）は、各スイッチドキャ
パシタ回路３，４の構成要素を示し、同図（ｂ）はコン
デンサが１個の場合、同図（ｃ）はコンデンサが２個の
場合を示す。図１（ｂ）では、ダイオードブリッジＤＢ
の出力の正極側のライン（以下正極ラインと呼ぶ）に直
列にスイッチ要素ＳＷ2 ，ＳＷ3 を接続し、スイッチ要
素ＳＷ2 ，ＳＷ3 の接続点とダイオードブリッジＤＢの
出力の負極側のライン（以下負極ラインと呼ぶ）との間
にコンデンサＣ2 を接続した構成になっている。
パシタ回路３，４の構成要素を示し、同図（ｂ）はコン
デンサが１個の場合、同図（ｃ）はコンデンサが２個の
場合を示す。図１（ｂ）では、ダイオードブリッジＤＢ
の出力の正極側のライン（以下正極ラインと呼ぶ）に直
列にスイッチ要素ＳＷ2 ，ＳＷ3 を接続し、スイッチ要
素ＳＷ2 ，ＳＷ3 の接続点とダイオードブリッジＤＢの
出力の負極側のライン（以下負極ラインと呼ぶ）との間
にコンデンサＣ2 を接続した構成になっている。
【００１３】スイッチ要素ＳＷ2 ，ＳＷ3 は交互にオ
ン，オフし、スイッチ要素ＳＷ2 がオンのとき、ダイオ
ードブリッジＤＢ側から印加される出力電圧でコンデン
サＣ2を充電して、ダイオードブリッジＤＢ側から供給
されるエネルギを蓄え、スイッチＳＷ3 がオンのとき、
負荷２側にコンデンサＣ2 の充電電荷を電源として電力
を供給する（蓄えたエネルギを負荷２側に伝達する）。
ン，オフし、スイッチ要素ＳＷ2 がオンのとき、ダイオ
ードブリッジＤＢ側から印加される出力電圧でコンデン
サＣ2を充電して、ダイオードブリッジＤＢ側から供給
されるエネルギを蓄え、スイッチＳＷ3 がオンのとき、
負荷２側にコンデンサＣ2 の充電電荷を電源として電力
を供給する（蓄えたエネルギを負荷２側に伝達する）。
【００１４】図１（ｃ）では、正極ラインにスイッチ要
素ＳＷ2 ，ＳＷ3 を直列に接続し、スイッチ要素Ｓ
Ｗ2 ，ＳＷ3 の接続点とダイオードブリッジＤＢの負極
ラインとの間に、スイッチ要素ＳＷ4a、コンデンサ
Ｃ3 、スイッチ要素ＳＷ4cの直列回路と、スイッチ要素
ＳＷ4b、コンデンサＣ4 、スイッチ要素ＳＷ4dの直列回
路とを並列接続し、スイッチ要素ＳＷ4aとコンデンサＣ
3 との接続点と、コンデンサＣ 4 とスイッチ要素ＳＷ4d
との接続点との間にスイッチ要素ＳＷ5 を接続した構成
になっている。
素ＳＷ2 ，ＳＷ3 を直列に接続し、スイッチ要素Ｓ
Ｗ2 ，ＳＷ3 の接続点とダイオードブリッジＤＢの負極
ラインとの間に、スイッチ要素ＳＷ4a、コンデンサ
Ｃ3 、スイッチ要素ＳＷ4cの直列回路と、スイッチ要素
ＳＷ4b、コンデンサＣ4 、スイッチ要素ＳＷ4dの直列回
路とを並列接続し、スイッチ要素ＳＷ4aとコンデンサＣ
3 との接続点と、コンデンサＣ 4 とスイッチ要素ＳＷ4d
との接続点との間にスイッチ要素ＳＷ5 を接続した構成
になっている。
【００１５】スイッチ要素ＳＷ2 ，ＳＷ3 は、この図１
（ｃ）の場合にも交互にオン，オフし、スイッチ要素Ｓ
Ｗ2 がオンでダイオードブリッジＤＢ側から電力の供給
を受け、このときスイッチ要素ＳＷ4a〜ＳＷ4d，ＳＷ5
のオン，オフにより、コンデンサＣ3 ，Ｃ4 を直列に接
続したり、あるいは並列に接続したりして、ダイオード
ブリッジＤＢから供給される電力をコンデンサＣ3 ，Ｃ
4 に蓄積する。例えば、スイッチ要素ＳＷ4a〜ＳＷ4dを
オンで、スイッチ要素ＳＷ5 をオフとしたときには、コ
ンデンサＣ3 ，Ｃ4 が並列に接続され、スイッチ要素Ｓ
Ｗ4b，ＳＷ4c，ＳＷ5 がオンで、スイッチ要素ＳＷ4a，
ＳＷ4dがオフのとき、コンデンサＣ3 ，Ｃ4 が並列に接
続される。そして、スイッチＳＷ3 がオンのとき、負荷
２側にコンデンサＣ3 ，Ｃ4 の充電電荷を電源として電
力を供給する。この場合にも、コンデンサＣ3 ，Ｃ4 を
直並列に接続切換することで、入力電圧Ｖinの電圧変換
が行われる。
（ｃ）の場合にも交互にオン，オフし、スイッチ要素Ｓ
Ｗ2 がオンでダイオードブリッジＤＢ側から電力の供給
を受け、このときスイッチ要素ＳＷ4a〜ＳＷ4d，ＳＷ5
のオン，オフにより、コンデンサＣ3 ，Ｃ4 を直列に接
続したり、あるいは並列に接続したりして、ダイオード
ブリッジＤＢから供給される電力をコンデンサＣ3 ，Ｃ
4 に蓄積する。例えば、スイッチ要素ＳＷ4a〜ＳＷ4dを
オンで、スイッチ要素ＳＷ5 をオフとしたときには、コ
ンデンサＣ3 ，Ｃ4 が並列に接続され、スイッチ要素Ｓ
Ｗ4b，ＳＷ4c，ＳＷ5 がオンで、スイッチ要素ＳＷ4a，
ＳＷ4dがオフのとき、コンデンサＣ3 ，Ｃ4 が並列に接
続される。そして、スイッチＳＷ3 がオンのとき、負荷
２側にコンデンサＣ3 ，Ｃ4 の充電電荷を電源として電
力を供給する。この場合にも、コンデンサＣ3 ，Ｃ4 を
直並列に接続切換することで、入力電圧Ｖinの電圧変換
が行われる。
【００１６】これら構成要素を基本とする複数種の回路
の組み合わせにより、スイッチドキャパシタ回路３，４
は夫々形成されている。つまり、スイッチドキャパシタ
回路３，４は、複数のコンデンサの充電電荷の制御を行
うことにより、所望のエネルギがコンデンサに蓄えれる
ように構成すればよい。具体的には、スイッチドキャパ
シタ回路３，４の複数のコンデンサの合成容量が大きく
なれば、それに応じて蓄えられるエネルギが大きくな
り、逆に小さくすれば、蓄えられるエネルギが小さくな
る。従ってそれに応じて、所望のエネルギをコンデンサ
に蓄えることが可能である。そこで、本実施例では、負
荷２への電力の供給時には、コンデンサに蓄積されたエ
ネルギが所望の一定値になるように、コンデンサの接続
を切り換えて、負荷２への電力を供給する。これによ
り、一定電圧の直流電力を負荷２に供給することができ
るようになっている。
の組み合わせにより、スイッチドキャパシタ回路３，４
は夫々形成されている。つまり、スイッチドキャパシタ
回路３，４は、複数のコンデンサの充電電荷の制御を行
うことにより、所望のエネルギがコンデンサに蓄えれる
ように構成すればよい。具体的には、スイッチドキャパ
シタ回路３，４の複数のコンデンサの合成容量が大きく
なれば、それに応じて蓄えられるエネルギが大きくな
り、逆に小さくすれば、蓄えられるエネルギが小さくな
る。従ってそれに応じて、所望のエネルギをコンデンサ
に蓄えることが可能である。そこで、本実施例では、負
荷２への電力の供給時には、コンデンサに蓄積されたエ
ネルギが所望の一定値になるように、コンデンサの接続
を切り換えて、負荷２への電力を供給する。これによ
り、一定電圧の直流電力を負荷２に供給することができ
るようになっている。
【００１７】ここで、合成容量を変化させると、複数の
コンデンサからなる回路に流れる電流の積分値も変化す
る。つまりは、合成容量を大きくすれば、流れる電流の
積分値が大きくなり、合成容量を小さくすれば、流れる
電流の積分値が小さくなる。そこで、本実施例のスイッ
チドキャパシタ回路３，４は、ダイオードブリッジＤＢ
から入力電流を取り込む際には、トータル電流（＝入力
電流）が入力電圧Ｖinに相似する波形になるようにして
ある。これにより、入力電流歪みを抑制することができ
るようになっている。
コンデンサからなる回路に流れる電流の積分値も変化す
る。つまりは、合成容量を大きくすれば、流れる電流の
積分値が大きくなり、合成容量を小さくすれば、流れる
電流の積分値が小さくなる。そこで、本実施例のスイッ
チドキャパシタ回路３，４は、ダイオードブリッジＤＢ
から入力電流を取り込む際には、トータル電流（＝入力
電流）が入力電圧Ｖinに相似する波形になるようにして
ある。これにより、入力電流歪みを抑制することができ
るようになっている。
【００１８】（実施例２）図２に第２の実施例を示す。
本実施例では、ダイオードブリッジＤＢの出力にスイッ
チドキャパシタ回路３，４を並列接続し、スイッチドキ
ャパシタ回路４の出力にストレージキャパシタＣ5 を設
け、このストレージキャパシタＣ5 にスイッチドキャパ
シタ回路４で蓄えた電荷を一旦移し、このストレージキ
ャパシタＣ 5 に移された電荷を電源してスイッチドキャ
パシタ回路３に供給する構成としたものである。
本実施例では、ダイオードブリッジＤＢの出力にスイッ
チドキャパシタ回路３，４を並列接続し、スイッチドキ
ャパシタ回路４の出力にストレージキャパシタＣ5 を設
け、このストレージキャパシタＣ5 にスイッチドキャパ
シタ回路４で蓄えた電荷を一旦移し、このストレージキ
ャパシタＣ 5 に移された電荷を電源してスイッチドキャ
パシタ回路３に供給する構成としたものである。
【００１９】本実施例の動作を図３を用いて説明する。
時刻ｔ1 〜ｔ2 の期間Ｂにおいては、スイッチドキャパ
シタ回路３は図３（ｃ）に示すように一定電流を取り込
み、ダイオードブリッジＤＢから供給される電力を一定
電圧の直流電力に変換して負荷２に供給する。一方、ス
イッチドキャパシタ回路４は、図３（ｄ）に示すよう
に、同図（ａ）に示す入力電圧Ｖinに相似な波形の電流
を取り込み、これにより時刻ｔ1 〜ｔ2 の期間Ｂにおい
てエネルギを蓄積する。なお、そのエネルギは時刻ｔ1
〜ｔ2 の期間ＢにおいてストレージキャパシタＣ5 に移
しておく。
時刻ｔ1 〜ｔ2 の期間Ｂにおいては、スイッチドキャパ
シタ回路３は図３（ｃ）に示すように一定電流を取り込
み、ダイオードブリッジＤＢから供給される電力を一定
電圧の直流電力に変換して負荷２に供給する。一方、ス
イッチドキャパシタ回路４は、図３（ｄ）に示すよう
に、同図（ａ）に示す入力電圧Ｖinに相似な波形の電流
を取り込み、これにより時刻ｔ1 〜ｔ2 の期間Ｂにおい
てエネルギを蓄積する。なお、そのエネルギは時刻ｔ1
〜ｔ2 の期間ＢにおいてストレージキャパシタＣ5 に移
しておく。
【００２０】時刻ｔ0 〜ｔ1 の期間Ａあるいは時刻ｔ2
〜ｔ4 の期間Ｃにおいては、スイッチドキャパシタ回路
３が図３（ｃ）に示すように、入力電圧Ｖinに相似する
波形の電流を取り込み、このときスイッチドキャパシタ
回路３はダイオードブリッジＤＢから供給される電力
に、ストレージキャパシタＣ5 から供給される電力を加
算した電力から、一定電圧の直流電力に変換して負荷２
に供給する。なお、ストレージキャパシタＣ5 の電荷を
電源としてスイッチドキャパシタ回路３に流れる電流を
図３（ｅ）におけるＩ3 で示す。ここで、上記スイッチ
ドキャパシタ回路３，４に取り込まれる電流Ｉ1 ，Ｉ2
の合成電流、つまりは入力電流Ｉinの波形は、図３
（ｂ）に示すように、入力電圧Ｖinの波形に相似な波形
になるようにしてある。このため、入力電流歪みが抑制
される。
〜ｔ4 の期間Ｃにおいては、スイッチドキャパシタ回路
３が図３（ｃ）に示すように、入力電圧Ｖinに相似する
波形の電流を取り込み、このときスイッチドキャパシタ
回路３はダイオードブリッジＤＢから供給される電力
に、ストレージキャパシタＣ5 から供給される電力を加
算した電力から、一定電圧の直流電力に変換して負荷２
に供給する。なお、ストレージキャパシタＣ5 の電荷を
電源としてスイッチドキャパシタ回路３に流れる電流を
図３（ｅ）におけるＩ3 で示す。ここで、上記スイッチ
ドキャパシタ回路３，４に取り込まれる電流Ｉ1 ，Ｉ2
の合成電流、つまりは入力電流Ｉinの波形は、図３
（ｂ）に示すように、入力電圧Ｖinの波形に相似な波形
になるようにしてある。このため、入力電流歪みが抑制
される。
【００２１】（実施例３）第３の実施例を図４に示す。
本実施例は、実施例２のスイッチドキャパシタ回路３，
４を具体的に示したものであり、スイッチドキャパシタ
回路３を、コンデンサＣ11〜Ｃ1n，Ｃ21〜Ｃ29、スイッ
チ要素Ｓ11a 〜Ｓ1na 、Ｓ11b 〜Ｓ1nb 、Ｓ21a 〜Ｓ
29a 、Ｓ21b 〜Ｓ29b 、Ｓ41〜Ｓ46、Ｓ51〜Ｓ53、
Ｓ7 、Ｓ8 、Ｓ81〜Ｓ83、Ｓ91〜Ｓ9nで構成し、スイッ
チドキャパシタ回路4 をコンデンサＣ31〜Ｃ39、スイッ
チ要素Ｓ31a 〜Ｓ39a 、Ｓ31b 〜Ｓ39b 、Ｓ61〜Ｓ63、
Ｓ71〜Ｓ76で構成してある。
本実施例は、実施例２のスイッチドキャパシタ回路３，
４を具体的に示したものであり、スイッチドキャパシタ
回路３を、コンデンサＣ11〜Ｃ1n，Ｃ21〜Ｃ29、スイッ
チ要素Ｓ11a 〜Ｓ1na 、Ｓ11b 〜Ｓ1nb 、Ｓ21a 〜Ｓ
29a 、Ｓ21b 〜Ｓ29b 、Ｓ41〜Ｓ46、Ｓ51〜Ｓ53、
Ｓ7 、Ｓ8 、Ｓ81〜Ｓ83、Ｓ91〜Ｓ9nで構成し、スイッ
チドキャパシタ回路4 をコンデンサＣ31〜Ｃ39、スイッ
チ要素Ｓ31a 〜Ｓ39a 、Ｓ31b 〜Ｓ39b 、Ｓ61〜Ｓ63、
Ｓ71〜Ｓ76で構成してある。
【００２２】以下に、本実施例の動作を説明する。ま
ず、入力電圧Ｖinが低い期間Ａにおける動作を説明す
る。交流電源ＡＣのゼロクロス点に対応する時刻ｔ0 で
は、スイッチ要素Ｓ11a ，Ｓ11b をオンすることによ
り、コンデンサＣ11をダイオードブリッジＤＢの出力に
接続する。それと同時にスイッチ要素Ｓ7 、Ｓ21a 〜Ｓ
24a、Ｓ21b 〜Ｓ24b をオンとし、コンデンサＣ21〜Ｃ
24をストレージキャパシタＣ 5 に並列に接続して充電す
る。
ず、入力電圧Ｖinが低い期間Ａにおける動作を説明す
る。交流電源ＡＣのゼロクロス点に対応する時刻ｔ0 で
は、スイッチ要素Ｓ11a ，Ｓ11b をオンすることによ
り、コンデンサＣ11をダイオードブリッジＤＢの出力に
接続する。それと同時にスイッチ要素Ｓ7 、Ｓ21a 〜Ｓ
24a、Ｓ21b 〜Ｓ24b をオンとし、コンデンサＣ21〜Ｃ
24をストレージキャパシタＣ 5 に並列に接続して充電す
る。
【００２３】時刻ｔ11では、スイッチ要素Ｓ11a ，Ｓ
11b 、Ｓ21a 〜Ｓ24a 、Ｓ22b 〜Ｓ24 b をオフし、スイ
ッチ要素Ｓ41〜Ｓ43、Ｓ51、Ｓ91をオンとする。このと
き、スイッチ要素Ｓ21b は引き続きオンのままである。
これにより、コンデンサＣ11，Ｃ21〜Ｃ24を直列接続
し、コンデンサＣ11，Ｃ21〜Ｃ24の充電電荷を加算した
電圧を負荷２に印加する。この時刻ｔ11では、同時にス
イッチ要素Ｓ12a ，Ｓ12bをオンとして、コンデンサＣ
12をダイオードブリッジＤＢの出力に接続して、コンデ
ンサＣ12の充電を行う。また、スイッチ要素Ｓ25a 〜Ｓ
27a 、Ｓ25b 〜Ｓ27 b をオンとすることにより、コンデ
ンサＣ25〜Ｃ27をストレージキャパシタＣ5に並列に接
続して充電する。
11b 、Ｓ21a 〜Ｓ24a 、Ｓ22b 〜Ｓ24 b をオフし、スイ
ッチ要素Ｓ41〜Ｓ43、Ｓ51、Ｓ91をオンとする。このと
き、スイッチ要素Ｓ21b は引き続きオンのままである。
これにより、コンデンサＣ11，Ｃ21〜Ｃ24を直列接続
し、コンデンサＣ11，Ｃ21〜Ｃ24の充電電荷を加算した
電圧を負荷２に印加する。この時刻ｔ11では、同時にス
イッチ要素Ｓ12a ，Ｓ12bをオンとして、コンデンサＣ
12をダイオードブリッジＤＢの出力に接続して、コンデ
ンサＣ12の充電を行う。また、スイッチ要素Ｓ25a 〜Ｓ
27a 、Ｓ25b 〜Ｓ27 b をオンとすることにより、コンデ
ンサＣ25〜Ｃ27をストレージキャパシタＣ5に並列に接
続して充電する。
【００２４】時刻ｔ12では、スイッチ要素Ｓ12a ，Ｓ
12b 、Ｓ25a 〜Ｓ27a 、Ｓ26b ，Ｓ27 b 、Ｓ41〜Ｓ43、
Ｓ51、Ｓ91、Ｓ21b 、Ｓ41〜Ｓ43をオフとし、スイッチ
要素Ｓ 44，Ｓ45、Ｓ52、Ｓ92をオンとする。なお、スイ
ッチ要素Ｓ25ｂは引続きオンのままである。これによ
り、コンデンサＣ12，Ｃ25〜Ｃ27を直列接続し、コンデ
ンサＣ12，Ｃ25〜Ｃ27の両端電圧を加算した電圧を負荷
２に印加する。この時刻ｔ 12では、同時にスイッチ要素
Ｓ13a ，Ｓ13b をオンとして、コンデンサＣ13をダイオ
ードブリッジＤＢの出力に接続して、コンデンサＣ13の
充電を行う。また、スイッチ要素Ｓ28a ，Ｓ29a 、Ｓ
28b ，Ｓ29b をオンとすることにより、コンデンサ
Ｃ28，Ｃ29をストレージキャパシタＣ5 に並列に接続し
て充電する。
12b 、Ｓ25a 〜Ｓ27a 、Ｓ26b ，Ｓ27 b 、Ｓ41〜Ｓ43、
Ｓ51、Ｓ91、Ｓ21b 、Ｓ41〜Ｓ43をオフとし、スイッチ
要素Ｓ 44，Ｓ45、Ｓ52、Ｓ92をオンとする。なお、スイ
ッチ要素Ｓ25ｂは引続きオンのままである。これによ
り、コンデンサＣ12，Ｃ25〜Ｃ27を直列接続し、コンデ
ンサＣ12，Ｃ25〜Ｃ27の両端電圧を加算した電圧を負荷
２に印加する。この時刻ｔ 12では、同時にスイッチ要素
Ｓ13a ，Ｓ13b をオンとして、コンデンサＣ13をダイオ
ードブリッジＤＢの出力に接続して、コンデンサＣ13の
充電を行う。また、スイッチ要素Ｓ28a ，Ｓ29a 、Ｓ
28b ，Ｓ29b をオンとすることにより、コンデンサ
Ｃ28，Ｃ29をストレージキャパシタＣ5 に並列に接続し
て充電する。
【００２５】時刻ｔ13では、スイッチ要素Ｓ13a ，Ｓ
13b 、Ｓ28a ，Ｓ29a 、Ｓ29b 、Ｓ44，Ｓ45、Ｓ52、Ｓ
92、Ｓ25b 、Ｓ7 をオフとし、スイッチ要素Ｓ46、
Ｓ53、Ｓ93をオンとする。このとき、スイッチ要素Ｓ
28b はオンのままである。これにより、コンデンサ
Ｃ13、Ｃ28、Ｃ29を直列接続し、コンデンサＣ13、
Ｃ28、Ｃ29の充電電荷を加算した電圧を負荷２に印加す
る。
13b 、Ｓ28a ，Ｓ29a 、Ｓ29b 、Ｓ44，Ｓ45、Ｓ52、Ｓ
92、Ｓ25b 、Ｓ7 をオフとし、スイッチ要素Ｓ46、
Ｓ53、Ｓ93をオンとする。このとき、スイッチ要素Ｓ
28b はオンのままである。これにより、コンデンサ
Ｃ13、Ｃ28、Ｃ29を直列接続し、コンデンサＣ13、
Ｃ28、Ｃ29の充電電荷を加算した電圧を負荷２に印加す
る。
【００２６】上記コンデンサＣ11〜Ｃ1nは容量が異な
り、Ｃ11＜Ｃ12＜…＜Ｃ1n である。また、コンデンサＣ
21〜Ｃ29は同じ容量である。コンデンサＣ11〜Ｃ13の容
量は入力電圧Ｖinに略相似の比率で増加する（つまり
は、入力電圧Ｖinに略相似の入力電流Ｉinが流れる）よ
うに設定することにより、入力歪みが抑制される。スイ
ッチドキャパシタ回路３の出力電圧Ｖout は、入力電圧
Ｖinが低い期間には、コンデンサＣ21〜Ｃ24の充電電荷
をコンデンサＣ11の充電電荷に加算し、入力電圧Ｖinが
高くなるのに伴ってコンデンサＣ25〜Ｃ27とコンデンサ
Ｃ12、コンデンサＣ28，Ｃ29とコンデンサＣ13というよ
うに直列接続するコンデンサの個数を減らしていき、こ
れにより出力電圧Ｖout を略一定にする。
り、Ｃ11＜Ｃ12＜…＜Ｃ1n である。また、コンデンサＣ
21〜Ｃ29は同じ容量である。コンデンサＣ11〜Ｃ13の容
量は入力電圧Ｖinに略相似の比率で増加する（つまり
は、入力電圧Ｖinに略相似の入力電流Ｉinが流れる）よ
うに設定することにより、入力歪みが抑制される。スイ
ッチドキャパシタ回路３の出力電圧Ｖout は、入力電圧
Ｖinが低い期間には、コンデンサＣ21〜Ｃ24の充電電荷
をコンデンサＣ11の充電電荷に加算し、入力電圧Ｖinが
高くなるのに伴ってコンデンサＣ25〜Ｃ27とコンデンサ
Ｃ12、コンデンサＣ28，Ｃ29とコンデンサＣ13というよ
うに直列接続するコンデンサの個数を減らしていき、こ
れにより出力電圧Ｖout を略一定にする。
【００２７】次に、入力電圧Ｖinが高い期間Ｂにおける
動作を説明する。時刻ｔ15では、スイッチ要素Ｓ28b 、
Ｓ46、Ｓ81をオンとし、コンデンサＣ28、Ｃ29をダイオ
ードブリッジＤＢの出力に直列接続して充電する。同時
に、スイッチ要素Ｓ63、Ｓ76、Ｓ38b をオンとし、コン
デンサＣ38，Ｃ39をダイオードブリッジＤＢの出力に直
列接続して充電する。
動作を説明する。時刻ｔ15では、スイッチ要素Ｓ28b 、
Ｓ46、Ｓ81をオンとし、コンデンサＣ28、Ｃ29をダイオ
ードブリッジＤＢの出力に直列接続して充電する。同時
に、スイッチ要素Ｓ63、Ｓ76、Ｓ38b をオンとし、コン
デンサＣ38，Ｃ39をダイオードブリッジＤＢの出力に直
列接続して充電する。
【００２８】時刻ｔ16では、スイッチ要素Ｓ46、Ｓ63、
Ｓ76、Ｓ81オフとし、Ｓ28a ，Ｓ29a ，Ｓ28b 、
Ｓ29b 、Ｓ8 をオンとし、コンデンサＣ28，Ｃ29を並列
に接続し、負荷２に電源の供給を行う。同時に、スイッ
チ要素Ｓ38a 、Ｓ39a 、Ｓ38b 、Ｓ39b をオンとし、コ
ンデンサＣ38，Ｃ39を並列接続してストレージキャパシ
タＣ 5 を充電する。また、スイッチ要素Ｓ25b 、Ｓ44、
Ｓ45、Ｓ82をオンとし、コンデンサＣ25〜Ｃ27をダイオ
ードブリッジＤＢの出力に直列接続して充電すると共
に、スイッチ要素Ｓ62、Ｓ74、Ｓ75、Ｓ35b をオンと
し、ダイオードブリッジＤＢの出力にコンデンサＣ35〜
37を直列接続して充電する。
Ｓ76、Ｓ81オフとし、Ｓ28a ，Ｓ29a ，Ｓ28b 、
Ｓ29b 、Ｓ8 をオンとし、コンデンサＣ28，Ｃ29を並列
に接続し、負荷２に電源の供給を行う。同時に、スイッ
チ要素Ｓ38a 、Ｓ39a 、Ｓ38b 、Ｓ39b をオンとし、コ
ンデンサＣ38，Ｃ39を並列接続してストレージキャパシ
タＣ 5 を充電する。また、スイッチ要素Ｓ25b 、Ｓ44、
Ｓ45、Ｓ82をオンとし、コンデンサＣ25〜Ｃ27をダイオ
ードブリッジＤＢの出力に直列接続して充電すると共
に、スイッチ要素Ｓ62、Ｓ74、Ｓ75、Ｓ35b をオンと
し、ダイオードブリッジＤＢの出力にコンデンサＣ35〜
37を直列接続して充電する。
【００２９】以下、同様にして、時刻ｔ17では、コンデ
ンサＣ25〜Ｃ27を並列接続して、負荷２に電力の供給を
行うと共に、コンデンサＣ35〜Ｃ37を並列接続して、ス
トレージキャパシタＣ5 の充電を行い、コンデンサＣ21
〜Ｃ24をダイオードブリッジＤＢの出力に直列接続して
充電すると共に、コンデンサＣ31〜Ｃ34をダイオードブ
リッジＤＢの出力に直列接続して充電する。
ンサＣ25〜Ｃ27を並列接続して、負荷２に電力の供給を
行うと共に、コンデンサＣ35〜Ｃ37を並列接続して、ス
トレージキャパシタＣ5 の充電を行い、コンデンサＣ21
〜Ｃ24をダイオードブリッジＤＢの出力に直列接続して
充電すると共に、コンデンサＣ31〜Ｃ34をダイオードブ
リッジＤＢの出力に直列接続して充電する。
【００３０】時刻ｔ18では、コンデンサＣ21〜Ｃ24を並
列接続して、負荷２に電力を供給すると共に、コンデン
サＣ31〜Ｃ34を並列接続してストレージキャパシタＣ5
を充電する。つまり、入力電圧Ｖinが高い期間Ｂにおい
ては、スイッチドキャパシタ回路３では入力電圧Ｖinの
増加に伴って、同容量のコンデンサＣ21〜Ｃ29の直列接
続する個数を変化させることにより、キャパシタの容量
を減少させ、スイッチドキャパシタ回路３に流れる電流
を一定化するようにしてある。ここで、スイッチドキャ
パシタ回路４のコンデンサＣ31〜Ｃ39は、コンデンサＣ
31〜Ｃ34を４Ｃｘ、コンデンサＣ35〜Ｃ37を３Ｃｘ、コ
ンデンサＣ38，Ｃ39を２Ｃｘとして、直列接続時のキャ
パシタの容量が同容量になるように設定し、このスイッ
チドキャパシタ回路４に流れる電流が入力電圧Ｖinに相
似する電流波形になるようにしてある。このため、スイ
ッチドキャパシタ回路３，４のトータル電流としての入
力電流Ｉ inが入力電圧Ｖinに略相似し、入力電流歪みが
抑制される。
列接続して、負荷２に電力を供給すると共に、コンデン
サＣ31〜Ｃ34を並列接続してストレージキャパシタＣ5
を充電する。つまり、入力電圧Ｖinが高い期間Ｂにおい
ては、スイッチドキャパシタ回路３では入力電圧Ｖinの
増加に伴って、同容量のコンデンサＣ21〜Ｃ29の直列接
続する個数を変化させることにより、キャパシタの容量
を減少させ、スイッチドキャパシタ回路３に流れる電流
を一定化するようにしてある。ここで、スイッチドキャ
パシタ回路４のコンデンサＣ31〜Ｃ39は、コンデンサＣ
31〜Ｃ34を４Ｃｘ、コンデンサＣ35〜Ｃ37を３Ｃｘ、コ
ンデンサＣ38，Ｃ39を２Ｃｘとして、直列接続時のキャ
パシタの容量が同容量になるように設定し、このスイッ
チドキャパシタ回路４に流れる電流が入力電圧Ｖinに相
似する電流波形になるようにしてある。このため、スイ
ッチドキャパシタ回路３，４のトータル電流としての入
力電流Ｉ inが入力電圧Ｖinに略相似し、入力電流歪みが
抑制される。
【００３１】また、直列充電されたコンデンサＣ21〜Ｃ
29を並列放電するため、入力電圧Ｖ inの変化に関係な
く、各コンデンサＣ21〜Ｃ29の両端電圧が一定になるよ
うにし、負荷２に一定電圧の電力を供給するようにして
ある。さらに、コンデンサＣ31〜Ｃ39に蓄積された電荷
をストレージキャパシタＣ5 に移しておくことにより、
先に説明した時刻ｔ0 〜ｔ14における電力の供給を可能
としてある。つまりは、スイッチドキャパシタ回路４と
ストレージキャパシタＣ5 とは入力電圧Ｖinが高い期間
における余剰エネルギを蓄積して、入力電圧Ｖinが低い
ときに負荷２に放出する働きを持つ。
29を並列放電するため、入力電圧Ｖ inの変化に関係な
く、各コンデンサＣ21〜Ｃ29の両端電圧が一定になるよ
うにし、負荷２に一定電圧の電力を供給するようにして
ある。さらに、コンデンサＣ31〜Ｃ39に蓄積された電荷
をストレージキャパシタＣ5 に移しておくことにより、
先に説明した時刻ｔ0 〜ｔ14における電力の供給を可能
としてある。つまりは、スイッチドキャパシタ回路４と
ストレージキャパシタＣ5 とは入力電圧Ｖinが高い期間
における余剰エネルギを蓄積して、入力電圧Ｖinが低い
ときに負荷２に放出する働きを持つ。
【００３２】以上の説明は、入力電圧Ｖinが増加する場
合について説明したが、低下する場合には、上述した動
作を時間的に逆行させるように動作させればよい。 （実施例４）図９に第３の実施例を示す。上述した実施
例３の場合には、入力電圧Ｖinが低い期間Ａ，Ｃにおい
て、コンデンサＣ11〜Ｃ1nの容量を変化させていたが、
本実施例の場合には入力電圧Ｖinが低い期間Ａ，Ｃで
は、コンデンサＣ11〜Ｃ1nに対応するコンデンサの容量
を一定にしたものである。この場合にはスイッチドキャ
パシタ回路３の回路構成が図４とは異なるが、ここでは
具体回路は図示せず、コンデンサの接続状況から動作を
説明することにする。
合について説明したが、低下する場合には、上述した動
作を時間的に逆行させるように動作させればよい。 （実施例４）図９に第３の実施例を示す。上述した実施
例３の場合には、入力電圧Ｖinが低い期間Ａ，Ｃにおい
て、コンデンサＣ11〜Ｃ1nの容量を変化させていたが、
本実施例の場合には入力電圧Ｖinが低い期間Ａ，Ｃで
は、コンデンサＣ11〜Ｃ1nに対応するコンデンサの容量
を一定にしたものである。この場合にはスイッチドキャ
パシタ回路３の回路構成が図４とは異なるが、ここでは
具体回路は図示せず、コンデンサの接続状況から動作を
説明することにする。
【００３３】本実施例では、コンデンサＣ11〜Ｃ1nに代
えて、コンデンサの容量がＣ11のものを１個、２Ｃ11の
ものを２個，３Ｃ11のものを３個，４Ｃ11のものを４個
備える。そして、入力電圧Ｖinが低い期間には、入力電
圧Ｖinの増加に伴って、容量がＣ11のコンデンサをダイ
オードブリッジＤＢの出力に接続、２Ｃ11のコンデンサ
を２個ダイオードブリッジＤＢの出力に直列接続、３Ｃ
11のものを３個直列接続、４Ｃ11のものを４個直列接続
というようにして順次直列接続するコンデンサの個数を
増加する。但し、この直列接続するコンデンサの個数が
増加しても、直列接続されるコンデンサの合成容量はＣ
11であり、変化しない。従って、入力電圧Ｖinの増加に
伴って入力電流Ｉinが変化する。つまりは、入力電流Ｉ
inの波形が入力電圧Ｖinの波形に相似な波形になり、こ
のため入力歪みが抑制される。
えて、コンデンサの容量がＣ11のものを１個、２Ｃ11の
ものを２個，３Ｃ11のものを３個，４Ｃ11のものを４個
備える。そして、入力電圧Ｖinが低い期間には、入力電
圧Ｖinの増加に伴って、容量がＣ11のコンデンサをダイ
オードブリッジＤＢの出力に接続、２Ｃ11のコンデンサ
を２個ダイオードブリッジＤＢの出力に直列接続、３Ｃ
11のものを３個直列接続、４Ｃ11のものを４個直列接続
というようにして順次直列接続するコンデンサの個数を
増加する。但し、この直列接続するコンデンサの個数が
増加しても、直列接続されるコンデンサの合成容量はＣ
11であり、変化しない。従って、入力電圧Ｖinの増加に
伴って入力電流Ｉinが変化する。つまりは、入力電流Ｉ
inの波形が入力電圧Ｖinの波形に相似な波形になり、こ
のため入力歪みが抑制される。
【００３４】ところで、この場合には、直列接続される
コンデンサの各１つの両端電圧は夫々入力電圧Ｖinの増
加に関係なく一定の電圧となる。また、コンデンサＣ21
〜Ｃ 29は、実施例３の場合と同様に、ストレージキャパ
シタＣ5 に並列に接続して充電する。この場合の並列接
続されたコンデンサＣ21〜Ｃ29の両端電圧は一定にな
る。そこで、図９（ｃ）に示すように、図９（ａ）に示
す直列充電されたコンデンサを並列接続する状態に切り
換え、これらコンデンサの一定電圧をコンデンサＣ21〜
Ｃ29の両端電圧に加算し、負荷２に一定電圧の電力を供
給するようにしてある。
コンデンサの各１つの両端電圧は夫々入力電圧Ｖinの増
加に関係なく一定の電圧となる。また、コンデンサＣ21
〜Ｃ 29は、実施例３の場合と同様に、ストレージキャパ
シタＣ5 に並列に接続して充電する。この場合の並列接
続されたコンデンサＣ21〜Ｃ29の両端電圧は一定にな
る。そこで、図９（ｃ）に示すように、図９（ａ）に示
す直列充電されたコンデンサを並列接続する状態に切り
換え、これらコンデンサの一定電圧をコンデンサＣ21〜
Ｃ29の両端電圧に加算し、負荷２に一定電圧の電力を供
給するようにしてある。
【００３５】なお、入力電圧Ｖinが高い期間Ｂにおいて
は、実施例３と同様に動作させればよい。 （実施例５）図１０に第５の実施例を示す。実施例３の
場合には、入力電圧Ｖinの高い期間Ｂにおいては、入力
電圧Ｖinの上昇に伴って同容量のコンデンサＣ21〜Ｃ29
の直列接続される個数を増加させて、合成容量を減少さ
せて、スイッチドキャパシタ回路３で取り込む電流Ｉ1
を一定にしていた。これに対して、本実施例では、同容
量のコンデンサＣ20〜Ｃ29を並列接続する個数を、入力
電圧Ｖinの上昇に伴って減少させ、これにより合成容量
を減少させ、スイッチドキャパシタ回路３で取り込む電
流Ｉ1 を一定としたものである。なお、このように動作
させる場合には、図４の回路においてコンデンサＣ20を
追加すると共に、その接続制御用のスイッチ要素を追加
すればよい。この場合には、各並列接続されるコンデン
サＣ20〜Ｃ29の両端電圧は入力電圧Ｖinに応じた電圧と
なるので、コンデンサＣ20〜Ｃ29を直列接続してその両
端電圧を加算して一定電圧を得るようにしてある。
は、実施例３と同様に動作させればよい。 （実施例５）図１０に第５の実施例を示す。実施例３の
場合には、入力電圧Ｖinの高い期間Ｂにおいては、入力
電圧Ｖinの上昇に伴って同容量のコンデンサＣ21〜Ｃ29
の直列接続される個数を増加させて、合成容量を減少さ
せて、スイッチドキャパシタ回路３で取り込む電流Ｉ1
を一定にしていた。これに対して、本実施例では、同容
量のコンデンサＣ20〜Ｃ29を並列接続する個数を、入力
電圧Ｖinの上昇に伴って減少させ、これにより合成容量
を減少させ、スイッチドキャパシタ回路３で取り込む電
流Ｉ1 を一定としたものである。なお、このように動作
させる場合には、図４の回路においてコンデンサＣ20を
追加すると共に、その接続制御用のスイッチ要素を追加
すればよい。この場合には、各並列接続されるコンデン
サＣ20〜Ｃ29の両端電圧は入力電圧Ｖinに応じた電圧と
なるので、コンデンサＣ20〜Ｃ29を直列接続してその両
端電圧を加算して一定電圧を得るようにしてある。
【００３６】（実施例６） 図１１に第６の実施例を示す。実施例３の場合には、入
力電圧Ｖinが高い期間Ｂにおいては、直列接続されるコ
ンデンサＣ31〜Ｃ39の個数を変化させて、直列接続され
るコンデンサの個数に応じて容量をＣｘ，２Ｃｘ，３Ｃ
ｘ，…と変化させ、入力電圧Ｖinに関係なく合成容量を
一定にし、入力電圧Ｖinに相似な電流をスイッチドキャ
パシタ回路４が取り込むようにし、直列充電されたコン
デンサＣ31〜Ｃ39を並列接続してストレージキャパシタ
Ｃ5 を充電するようにしていた。
力電圧Ｖinが高い期間Ｂにおいては、直列接続されるコ
ンデンサＣ31〜Ｃ39の個数を変化させて、直列接続され
るコンデンサの個数に応じて容量をＣｘ，２Ｃｘ，３Ｃ
ｘ，…と変化させ、入力電圧Ｖinに関係なく合成容量を
一定にし、入力電圧Ｖinに相似な電流をスイッチドキャ
パシタ回路４が取り込むようにし、直列充電されたコン
デンサＣ31〜Ｃ39を並列接続してストレージキャパシタ
Ｃ5 を充電するようにしていた。
【００３７】これに対して、本実施例ではコンデンサＣ
31〜Ｃ39を並列充電すると共に、直列接続してストレー
ジキャパシタＣ5 を充電するようにしたものである。そ
して、並列接続されるコンデンサＣ31の個数は入力電圧
Ｖinの上昇に伴って減少させるようにしたものである。
ここで、本実施例では、並列接続時における入力電圧Ｖ
inの変化に応じて容量が変化しないようにするために、
コンデンサＣ31〜Ｃ39の容量は、ダイオードブリッジＤ
Ｂの出力に単体で接続されるコンデンサの容量はＣｘ、
２個並列に接続されるコンデンサの夫々の容量はＣｘ／
２、３個並列接続されるコンデンサの夫々の容量はＣｘ
／３としてある。従って、合成容量はＣｘとなり、スイ
ッチドキャパシタ回路４に流れる電流は一定になる。
31〜Ｃ39を並列充電すると共に、直列接続してストレー
ジキャパシタＣ5 を充電するようにしたものである。そ
して、並列接続されるコンデンサＣ31の個数は入力電圧
Ｖinの上昇に伴って減少させるようにしたものである。
ここで、本実施例では、並列接続時における入力電圧Ｖ
inの変化に応じて容量が変化しないようにするために、
コンデンサＣ31〜Ｃ39の容量は、ダイオードブリッジＤ
Ｂの出力に単体で接続されるコンデンサの容量はＣｘ、
２個並列に接続されるコンデンサの夫々の容量はＣｘ／
２、３個並列接続されるコンデンサの夫々の容量はＣｘ
／３としてある。従って、合成容量はＣｘとなり、スイ
ッチドキャパシタ回路４に流れる電流は一定になる。
【００３８】そして、ストレージキャパシタＣ5 の充電
は、各コンデンサを直列に接続して充電を行う。この場
合には、ストレージキャパシタＣ5 を入力電圧Ｖinに関
係しない一定電圧に充電するようにしてある。 （実施例７）図１２は実施例３における負荷２を具体的
に示したもので、負荷２がフルブリッジ構成のインバー
タ回路７である場合を示す。このインバータ回路７は、
スイッチ要素Ｓａ〜Ｓｄをブリッジ接続し、スイッチ要
素Ｓａ，Ｓｃの接続点とスイッチ要素Ｓｂ，Ｓｄの接続
点との間にインバータ回路７の負荷８を接続した構成に
なっている。なお、インバータ回路７以外の電力変換回
路を負荷２とする場合も考えられる。
は、各コンデンサを直列に接続して充電を行う。この場
合には、ストレージキャパシタＣ5 を入力電圧Ｖinに関
係しない一定電圧に充電するようにしてある。 （実施例７）図１２は実施例３における負荷２を具体的
に示したもので、負荷２がフルブリッジ構成のインバー
タ回路７である場合を示す。このインバータ回路７は、
スイッチ要素Ｓａ〜Ｓｄをブリッジ接続し、スイッチ要
素Ｓａ，Ｓｃの接続点とスイッチ要素Ｓｂ，Ｓｄの接続
点との間にインバータ回路７の負荷８を接続した構成に
なっている。なお、インバータ回路７以外の電力変換回
路を負荷２とする場合も考えられる。
【００３９】（実施例８）図１３は実施例３におけるス
イッチドキャパシタ回路３の出力にコンデンサＣａを接
続し、このコンデンサＣａに一旦スイッチドキャパシタ
回路３から供給されるエネルギを蓄積し、コンデンサＣ
ａから供給される電力をインバータ回路９で交流電力に
変換して負荷８に供給するようにしたものである。
イッチドキャパシタ回路３の出力にコンデンサＣａを接
続し、このコンデンサＣａに一旦スイッチドキャパシタ
回路３から供給されるエネルギを蓄積し、コンデンサＣ
ａから供給される電力をインバータ回路９で交流電力に
変換して負荷８に供給するようにしたものである。
【００４０】（実施例９）図１４は実施例３におけるコ
ンデンサＣ11〜Ｃ1nとコンデンサＣ21〜Ｃ29側の回路の
上下位置を入力電圧Ｖinの極性に対する逆としたもので
ある。このようにした場合には、コンデンサＣ11〜Ｃ1n
のダイオードブリッジＤＢの負極側のスイッチ要素Ｓ
11b 〜Ｓ1nb を不要とできる。そこで、正極側のスイッ
チ要素Ｓ11a〜Ｓ1na をＳ11〜Ｓ1nとして示してある。
ンデンサＣ11〜Ｃ1nとコンデンサＣ21〜Ｃ29側の回路の
上下位置を入力電圧Ｖinの極性に対する逆としたもので
ある。このようにした場合には、コンデンサＣ11〜Ｃ1n
のダイオードブリッジＤＢの負極側のスイッチ要素Ｓ
11b 〜Ｓ1nb を不要とできる。そこで、正極側のスイッ
チ要素Ｓ11a〜Ｓ1na をＳ11〜Ｓ1nとして示してある。
【００４１】（実施例１０）図１５に第１０の実施例を
示す。上述した各実施例では、入力電圧Ｖinに相似する
電流をスイッチドキャパシタ回路３，４で交互に流すよ
うにしていたが、本実施例では図１５に示すように、入
力電圧Ｖinが高い期間Ｂにおいては、図１５（ｃ）に示
すように、スイッチドキャパシタ回路３で一定の電流Ｉ
1 を取り込み、スイッチドキャパシタ回路４側では図１
５（ｂ）に示す所望の入力電流Ｉinから上記スイッチド
キャパシタ回路３側の電流Ｉ1 を差し引いた図１５
（ｄ）に示す電流Ｉ2 を取り込む。ここで、電流Ｉ2 は
入力電圧Ｖinに相似な電流波形にする。
示す。上述した各実施例では、入力電圧Ｖinに相似する
電流をスイッチドキャパシタ回路３，４で交互に流すよ
うにしていたが、本実施例では図１５に示すように、入
力電圧Ｖinが高い期間Ｂにおいては、図１５（ｃ）に示
すように、スイッチドキャパシタ回路３で一定の電流Ｉ
1 を取り込み、スイッチドキャパシタ回路４側では図１
５（ｂ）に示す所望の入力電流Ｉinから上記スイッチド
キャパシタ回路３側の電流Ｉ1 を差し引いた図１５
（ｄ）に示す電流Ｉ2 を取り込む。ここで、電流Ｉ2 は
入力電圧Ｖinに相似な電流波形にする。
【００４２】また、入力電圧Ｖinが低い期間Ａ，Ｃでは
スイッチドキャパシタ回路３側では電流Ｉ1 は取り込ま
ず、スイッチドキャパシタ回路４側のみで電流Ｉ2 を取
り込む。なお、このときの電流Ｉ2 の波形も入力電圧Ｖ
inに相似としてある。このようにしても、電流Ｉ1 ，Ｉ
2 の合成電流である入力電流Ｉinの波形が入力電圧Ｖ in
に相似し、入力電流歪みを抑制できる。
スイッチドキャパシタ回路３側では電流Ｉ1 は取り込ま
ず、スイッチドキャパシタ回路４側のみで電流Ｉ2 を取
り込む。なお、このときの電流Ｉ2 の波形も入力電圧Ｖ
inに相似としてある。このようにしても、電流Ｉ1 ，Ｉ
2 の合成電流である入力電流Ｉinの波形が入力電圧Ｖ in
に相似し、入力電流歪みを抑制できる。
【００４３】なお、本実施例においてもスイッチドキャ
パシタ回路３から負荷２に電力を供給するようにしてあ
り、入力電圧Ｖinが低い期間Ａ，Ｃではスイッチドキャ
パシタ回路３はスイッチドキャパシタ回路４で蓄積した
エネルギをダイオードブリッジＤＢから供給するエネル
ギに加えたエネルギを用いて、負荷２に一定電圧の電力
を供給するようにしてある。
パシタ回路３から負荷２に電力を供給するようにしてあ
り、入力電圧Ｖinが低い期間Ａ，Ｃではスイッチドキャ
パシタ回路３はスイッチドキャパシタ回路４で蓄積した
エネルギをダイオードブリッジＤＢから供給するエネル
ギに加えたエネルギを用いて、負荷２に一定電圧の電力
を供給するようにしてある。
【００４４】（実施例１１）図１６に第１０の実施例の
具体的な実施例を示す。なお、本実施例では、コンデン
サＣ21〜Ｃ29は同じ容量であり、コンデンサＣ31〜Ｃ39
は、Ｃ38，Ｃ39が２Ｃｘ、Ｃ35〜Ｃ37が３Ｃｘ、Ｃ31〜
Ｃ34が４Ｃｘとし、直列接続時に同容量になるようにし
て設定してある。
具体的な実施例を示す。なお、本実施例では、コンデン
サＣ21〜Ｃ29は同じ容量であり、コンデンサＣ31〜Ｃ39
は、Ｃ38，Ｃ39が２Ｃｘ、Ｃ35〜Ｃ37が３Ｃｘ、Ｃ31〜
Ｃ34が４Ｃｘとし、直列接続時に同容量になるようにし
て設定してある。
【００４５】以下の説明では、スイッチ要素のオン，オ
フの説明は省略し、コンデンサの接続関係のみを用いて
その動作を説明する。時刻ｔ0 では、コンデンサＣ38，
Ｃ39をダイオードブリッジＤＢの出力に直列に接続して
充電し、コンデンサＣ25〜Ｃ27をストレージキャパシタ
Ｃ5 に並列に接続して充電する。
フの説明は省略し、コンデンサの接続関係のみを用いて
その動作を説明する。時刻ｔ0 では、コンデンサＣ38，
Ｃ39をダイオードブリッジＤＢの出力に直列に接続して
充電し、コンデンサＣ25〜Ｃ27をストレージキャパシタ
Ｃ5 に並列に接続して充電する。
【００４６】時刻ｔ11では、コンデンサＣ25〜Ｃ27を直
列に接続し、負荷２に電力を供給する。このとき、コン
デンサＣ38，Ｃ39をストレージキャパシタＣ5 に並列に
接続して充電する。同時に、コンデンサＣ35〜Ｃ37をダ
イオードブリッジＤＢの出力に接続して直列充電する。
時刻ｔ12では、コンデンサＣ25〜Ｃ27を再びストレージ
キャパシタＣ5 に並列に接続して充電する。そのとき、
コンデンサＣ35〜Ｃ37をストレージキャパシタＣ5 に並
列に接続して充電する。同時に、コンデンサＣ31〜Ｃ34
をダイオードブリッジＤＢの出力に直列に接続して充電
する。
列に接続し、負荷２に電力を供給する。このとき、コン
デンサＣ38，Ｃ39をストレージキャパシタＣ5 に並列に
接続して充電する。同時に、コンデンサＣ35〜Ｃ37をダ
イオードブリッジＤＢの出力に接続して直列充電する。
時刻ｔ12では、コンデンサＣ25〜Ｃ27を再びストレージ
キャパシタＣ5 に並列に接続して充電する。そのとき、
コンデンサＣ35〜Ｃ37をストレージキャパシタＣ5 に並
列に接続して充電する。同時に、コンデンサＣ31〜Ｃ34
をダイオードブリッジＤＢの出力に直列に接続して充電
する。
【００４７】時刻ｔ13では、コンデンサＣ25〜Ｃ27を直
列に接続し、負荷２に電力を供給する。そのとき、コン
デンサＣ31〜Ｃ34をストレージキャパシタＣ5 に並列に
接続して充電する。この場合にも、ダイオードブリッジ
ＤＢの出力に接続されるスイッチドキャパシタ回路４の
容量は一定であるので、入力電圧Ｖinに応じて相似の入
力電流Ｉinを流すことができ、入力電流歪みを抑制でき
る。また、コンデンサＣ31〜Ｃ39を並列接続してストレ
ージキャパシタＣ5 を充電することで、ストレージキャ
パシタＣ5 を入力電圧Ｖinの変化に関係なく一定の電圧
に充電することができ、コンデンサＣ25〜Ｃ27から負荷
２に供給される電力の電圧値は一定になる。
列に接続し、負荷２に電力を供給する。そのとき、コン
デンサＣ31〜Ｃ34をストレージキャパシタＣ5 に並列に
接続して充電する。この場合にも、ダイオードブリッジ
ＤＢの出力に接続されるスイッチドキャパシタ回路４の
容量は一定であるので、入力電圧Ｖinに応じて相似の入
力電流Ｉinを流すことができ、入力電流歪みを抑制でき
る。また、コンデンサＣ31〜Ｃ39を並列接続してストレ
ージキャパシタＣ5 を充電することで、ストレージキャ
パシタＣ5 を入力電圧Ｖinの変化に関係なく一定の電圧
に充電することができ、コンデンサＣ25〜Ｃ27から負荷
２に供給される電力の電圧値は一定になる。
【００４８】なお、上述の場合にはストレージキャパシ
タＣ5 に一旦スイッチドキャパシタ回路４の充電電荷を
移すようにしていたが、スイッチドキャパシタ回路３の
コンデンサＣ25〜Ｃ27に直列に充電電荷を移すようにし
てもよいことは言うまでもない。なお、図１５における
時刻ｔ1 〜ｔ3 に対応する期間においては、スイッチド
キャパシタ回路３がダイオードブリッジＤＢの出力から
一定電流を取り込む。つまりは、スイッチドキャパシタ
回路３のダイオードブリッジＤＢに接続されるキャパシ
タ成分の容量を入力電圧Ｖinが増加すると減少させ、逆
に入力電圧Ｖinが低下すると増加させることにより、ス
イッチドキャパシタ回路３にダイオードブリッジＤＢか
ら供給される電流を一定にする。このとき、スイッチド
キャパシタ回路４は時刻ｔ0 〜ｔ1 （図１７及び図１８
の場合の時刻ｔ0 〜ｔ14）と同様に動作させる。従っ
て、上記スイッチドキャパシタ回路３の電流をスイッチ
ドキャパシタ回路４の電流に加算した電流（入力電流Ｉ
in）の波形が、図１５（ｂ）に示すように入力電圧Ｖin
の波形に相似するようにすれば、入力電流歪みを抑制で
きる。
タＣ5 に一旦スイッチドキャパシタ回路４の充電電荷を
移すようにしていたが、スイッチドキャパシタ回路３の
コンデンサＣ25〜Ｃ27に直列に充電電荷を移すようにし
てもよいことは言うまでもない。なお、図１５における
時刻ｔ1 〜ｔ3 に対応する期間においては、スイッチド
キャパシタ回路３がダイオードブリッジＤＢの出力から
一定電流を取り込む。つまりは、スイッチドキャパシタ
回路３のダイオードブリッジＤＢに接続されるキャパシ
タ成分の容量を入力電圧Ｖinが増加すると減少させ、逆
に入力電圧Ｖinが低下すると増加させることにより、ス
イッチドキャパシタ回路３にダイオードブリッジＤＢか
ら供給される電流を一定にする。このとき、スイッチド
キャパシタ回路４は時刻ｔ0 〜ｔ1 （図１７及び図１８
の場合の時刻ｔ0 〜ｔ14）と同様に動作させる。従っ
て、上記スイッチドキャパシタ回路３の電流をスイッチ
ドキャパシタ回路４の電流に加算した電流（入力電流Ｉ
in）の波形が、図１５（ｂ）に示すように入力電圧Ｖin
の波形に相似するようにすれば、入力電流歪みを抑制で
きる。
【００４９】なお、スイッチドキャパシタ回路３からの
負荷２に供給する電力は、適宜コンデンサＣ11〜Ｃ1n、
Ｃ21〜Ｃ29の直列あるいは並列接続による組み合わせ
で、電圧を一定化して負荷２に供給するようにしてあ
る。 （実施例１２）第１２の実施例を図１９に示す。本実施
例の電力変換装置は、ダイオードブリッジＤＢの出力電
圧Ｖinである脈流電圧を、その脈流電圧の最大値よりも
低い一定直流電圧Ｖout （図２０（ａ）参照）に変換す
るものである。本実施例のスイッチドキャパシタ回路５
は、スイッチＳ1i，Ｓ2i（ｉ＝１，２，…，ｎ）とコン
デンサＣ1i，Ｃ2i（ｉ＝１，２，…，ｎ）とからなるｎ
個の直列キャパシタ回路５ａを複数備える。夫々の直列
キャパシタ回路５ａのスイッチＳ1i（ｉ＝１，２，…，
ｎ）とコンデンサＣ1i（ｉ＝１，２，…，ｎ）からなる
直列回路は互いに並列に接続してあり、さらにスイッチ
Ｓ2i（ｉ＝１，２，…，ｎ）とコンデンサＣ2i（ｉ＝
１，２，…，ｎ）からなる直列回路も互いに並列に接続
してあり、並列接続されたスイッチＳ1i（ｉ＝１，２，
…，ｎ）とコンデンサＣ1i（ｉ＝１，２，…，ｎ）から
なる直列回路ブロックの両端を、夫々スイッチＳ3 ，Ｓ
4 を介してダイオードブリッジＤＢの出力の正極側に接
続すると共に、スイッチＳ5 ，Ｓ6 を介して負荷２の正
極端に接続してある。また、本実施例ではダイオードブ
リッジＤＢの出力の両端に、スイッチドキャパシタ回路
５の入力電圧及び入力電流を検出する検出回路６を備
え、この検出回路６の出力に基づいて各スイッチＳ 1i，
Ｓ2i（ｉ＝１，２，…，ｎ）のオン，オフ制御を行うよ
うにしてある。
負荷２に供給する電力は、適宜コンデンサＣ11〜Ｃ1n、
Ｃ21〜Ｃ29の直列あるいは並列接続による組み合わせ
で、電圧を一定化して負荷２に供給するようにしてあ
る。 （実施例１２）第１２の実施例を図１９に示す。本実施
例の電力変換装置は、ダイオードブリッジＤＢの出力電
圧Ｖinである脈流電圧を、その脈流電圧の最大値よりも
低い一定直流電圧Ｖout （図２０（ａ）参照）に変換す
るものである。本実施例のスイッチドキャパシタ回路５
は、スイッチＳ1i，Ｓ2i（ｉ＝１，２，…，ｎ）とコン
デンサＣ1i，Ｃ2i（ｉ＝１，２，…，ｎ）とからなるｎ
個の直列キャパシタ回路５ａを複数備える。夫々の直列
キャパシタ回路５ａのスイッチＳ1i（ｉ＝１，２，…，
ｎ）とコンデンサＣ1i（ｉ＝１，２，…，ｎ）からなる
直列回路は互いに並列に接続してあり、さらにスイッチ
Ｓ2i（ｉ＝１，２，…，ｎ）とコンデンサＣ2i（ｉ＝
１，２，…，ｎ）からなる直列回路も互いに並列に接続
してあり、並列接続されたスイッチＳ1i（ｉ＝１，２，
…，ｎ）とコンデンサＣ1i（ｉ＝１，２，…，ｎ）から
なる直列回路ブロックの両端を、夫々スイッチＳ3 ，Ｓ
4 を介してダイオードブリッジＤＢの出力の正極側に接
続すると共に、スイッチＳ5 ，Ｓ6 を介して負荷２の正
極端に接続してある。また、本実施例ではダイオードブ
リッジＤＢの出力の両端に、スイッチドキャパシタ回路
５の入力電圧及び入力電流を検出する検出回路６を備
え、この検出回路６の出力に基づいて各スイッチＳ 1i，
Ｓ2i（ｉ＝１，２，…，ｎ）のオン，オフ制御を行うよ
うにしてある。
【００５０】まず、本実施例の動作を理解しやすくする
ために、まず概略的な動作について説明しておく。本実
施例では、ダイオードブリッジＤＢからスイッチドキャ
パシタ回路５に印加される入力電圧Ｖinが、スイッチド
キャパシタ回路５から負荷２に印加する出力電圧Ｖout
よりも高い期間においては、入力電圧Ｖinが出力電圧Ｖ
out よりも高い分の電圧に対応する電荷（図２０（ｃ）
の斜線で電荷量を示す）を蓄えておき（この電荷はコン
デンサＣ2i側で蓄える）、入力電圧Ｖinが出力電圧Ｖ
out よりも低い期間において、上記蓄積していた電荷を
入力電圧Ｖinと共に負荷２に供給することで、図２０
（ｄ）の斜線部に示すように、入力電圧Ｖinが低くなる
期間を埋める（いわゆる谷埋め）を行うことにより、負
荷２に一定電圧の電力を供給するものである。
ために、まず概略的な動作について説明しておく。本実
施例では、ダイオードブリッジＤＢからスイッチドキャ
パシタ回路５に印加される入力電圧Ｖinが、スイッチド
キャパシタ回路５から負荷２に印加する出力電圧Ｖout
よりも高い期間においては、入力電圧Ｖinが出力電圧Ｖ
out よりも高い分の電圧に対応する電荷（図２０（ｃ）
の斜線で電荷量を示す）を蓄えておき（この電荷はコン
デンサＣ2i側で蓄える）、入力電圧Ｖinが出力電圧Ｖ
out よりも低い期間において、上記蓄積していた電荷を
入力電圧Ｖinと共に負荷２に供給することで、図２０
（ｄ）の斜線部に示すように、入力電圧Ｖinが低くなる
期間を埋める（いわゆる谷埋め）を行うことにより、負
荷２に一定電圧の電力を供給するものである。
【００５１】以下に、本実施例の動作を詳述する。本実
施例では、ダイオードブリッジＤＢの出力Ｖinが上記直
流電圧Ｖout よりも高い期間（図２０におけるｔ1 〜ｔ
2 ）においては、スイッチＳ4 ，Ｓ5 をオフ、スイッチ
Ｓ3 をオンとする。この状態で、スイッチＳ1i，Ｓ2iを
オンとすると共に、スイッチＳ6 をオフとし、ダイオー
ドブリッジＤＢの出力端の両端にコンデンサＣ1i，Ｃ2i
を直列に接続して充電し、次いでスイッチＳ2iをオフと
し、スイッチＳ6 をオンとし、コンデンサＣ1iを負荷２
に並列に接続し、これらコンデンサＣ1iの充電電荷を電
源として負荷２に供給する。
施例では、ダイオードブリッジＤＢの出力Ｖinが上記直
流電圧Ｖout よりも高い期間（図２０におけるｔ1 〜ｔ
2 ）においては、スイッチＳ4 ，Ｓ5 をオフ、スイッチ
Ｓ3 をオンとする。この状態で、スイッチＳ1i，Ｓ2iを
オンとすると共に、スイッチＳ6 をオフとし、ダイオー
ドブリッジＤＢの出力端の両端にコンデンサＣ1i，Ｃ2i
を直列に接続して充電し、次いでスイッチＳ2iをオフと
し、スイッチＳ6 をオンとし、コンデンサＣ1iを負荷２
に並列に接続し、これらコンデンサＣ1iの充電電荷を電
源として負荷２に供給する。
【００５２】ここで、上記コンデンサＣ1iから負荷２に
供給される電源の電圧が直流電圧Ｖ out になるために
は、コンデンサＣ1i，Ｃ2iの容量比を以下のような関係
とすればよい。ここで、コンデンサＣ1iの電圧をＶ
1i（＝Ｖout ）とし、コンデンサＣ 2iの電圧をＶ2i（＝
Ｖin−Ｖout ）とする。 Ｃ1i＝（Ｖin−Ｖ20 −Ｖout ）Ｃ2i／（Ｖout −Ｖ20 ） …（１） なお、Ｖ20はコンデンサＣ2iの充電前の初期電圧を示
す。さらに、入力電流Ｉinを入力電圧Ｖinに比例させる
には、次の関係が必要である。ここで、入力電流Ｉ inは
コンデンサＣ1i，Ｃ2iの直列合成容量に比例するので、 ２Ｃ1i・Ｃ2i｛Ｖin−（Ｖ10＋Ｖ20）｝／（Ｃ1i＋Ｃ2i）＝ｋＶin …（２） となる。なお、Ｖ10はコンデンサＣ1iの充電前の初期電
圧を示し、ｋは容量の単位を持つ任意の定数である。
供給される電源の電圧が直流電圧Ｖ out になるために
は、コンデンサＣ1i，Ｃ2iの容量比を以下のような関係
とすればよい。ここで、コンデンサＣ1iの電圧をＶ
1i（＝Ｖout ）とし、コンデンサＣ 2iの電圧をＶ2i（＝
Ｖin−Ｖout ）とする。 Ｃ1i＝（Ｖin−Ｖ20 −Ｖout ）Ｃ2i／（Ｖout −Ｖ20 ） …（１） なお、Ｖ20はコンデンサＣ2iの充電前の初期電圧を示
す。さらに、入力電流Ｉinを入力電圧Ｖinに比例させる
には、次の関係が必要である。ここで、入力電流Ｉ inは
コンデンサＣ1i，Ｃ2iの直列合成容量に比例するので、 ２Ｃ1i・Ｃ2i｛Ｖin−（Ｖ10＋Ｖ20）｝／（Ｃ1i＋Ｃ2i）＝ｋＶin …（２） となる。なお、Ｖ10はコンデンサＣ1iの充電前の初期電
圧を示し、ｋは容量の単位を持つ任意の定数である。
【００５３】上記（１），（２）式を同時に満たすコン
デンサＣ1i，Ｃ2iの条件は、 Ｃ1i＝ｋＶin／２（Ｖout −Ｖ10） …（３） Ｃ2i＝ｋＶin／２（Ｖin−Ｖout −Ｖ20） …（４） となる。なお、図２０（ｆ），（ｇ）は、コンデンサＣ
1i，Ｃ2iの初期電圧Ｖ10，Ｖ20がゼロである場合に、入
力電圧Ｖinに相似する入力電流Ｉinを流すと共に、負荷
２に一定の直流電圧Ｖout の電源を供給するのに必要な
コンデンサＣ1i，Ｃ2iの容量変化を示す。
デンサＣ1i，Ｃ2iの条件は、 Ｃ1i＝ｋＶin／２（Ｖout −Ｖ10） …（３） Ｃ2i＝ｋＶin／２（Ｖin−Ｖout −Ｖ20） …（４） となる。なお、図２０（ｆ），（ｇ）は、コンデンサＣ
1i，Ｃ2iの初期電圧Ｖ10，Ｖ20がゼロである場合に、入
力電圧Ｖinに相似する入力電流Ｉinを流すと共に、負荷
２に一定の直流電圧Ｖout の電源を供給するのに必要な
コンデンサＣ1i，Ｃ2iの容量変化を示す。
【００５４】すなわち、本実施例の場合にはコンデンサ
Ｃ1i，Ｃ2iとして図２０（ｆ），（ｇ）の容量に設定可
能な直列キャパシタ回路５ａを複数設けておき、入力電
圧Ｖ in＞直流電圧Ｖout の場合には、検出回路６により
入力電圧Ｖinを検出し、上記（３），（４）式を満たす
ような容量に設定した直列キャパシタ回路５ａを選択
し、コンデンサＣ1i，Ｃ2iを直列充電して、コンデンサ
Ｃ1iの両端電圧を電源として負荷２に供給するように動
作する。このようにすれば、入力電圧Ｖin＞直流電圧Ｖ
out の期間において、負荷２に一定の直流電圧Ｖout の
電源を供給することができ、入力電圧Ｖinに相似する入
力電流Ｉinを流し、入力電流Ｉinの歪みを抑制すること
ができる。
Ｃ1i，Ｃ2iとして図２０（ｆ），（ｇ）の容量に設定可
能な直列キャパシタ回路５ａを複数設けておき、入力電
圧Ｖ in＞直流電圧Ｖout の場合には、検出回路６により
入力電圧Ｖinを検出し、上記（３），（４）式を満たす
ような容量に設定した直列キャパシタ回路５ａを選択
し、コンデンサＣ1i，Ｃ2iを直列充電して、コンデンサ
Ｃ1iの両端電圧を電源として負荷２に供給するように動
作する。このようにすれば、入力電圧Ｖin＞直流電圧Ｖ
out の期間において、負荷２に一定の直流電圧Ｖout の
電源を供給することができ、入力電圧Ｖinに相似する入
力電流Ｉinを流し、入力電流Ｉinの歪みを抑制すること
ができる。
【００５５】次に、入力電圧Ｖ in ＜直流電圧Ｖout の期
間（図２０のｔ2 〜ｔ4 ）では、スイッチＳ3 ，Ｓ6 ，
Ｓ1i（ｉは１〜ｎの全て）をオフとし、スイッチＳ4 ，
スイッチＳ5 ，Ｓ2i（ｉは１〜ｎのいずれか１つ）をオ
ンすることにより、ダイオードブリッジＤＢの正極端と
負荷２との間にコンデンサＣ2iを直列に接続し、負荷２
に電力を供給する。ここで、上記コンデンサＣ2iとして
は、入力電圧Ｖinの変化に従って、入力電圧Ｖinと出力
電圧Ｖout の差が最も近い電圧を持つコンデンサＣ2iを
接続するように選択される。従って、負荷２に一定電圧
の電力を供給することができる。また、入力電流Ｉinは
スイッチＳ5 のスイッチング期間を調整することで、入
力電圧Ｖinに比例させる。このようにすれば、入力電流
Ｉinの歪みも改善できる。
間（図２０のｔ2 〜ｔ4 ）では、スイッチＳ3 ，Ｓ6 ，
Ｓ1i（ｉは１〜ｎの全て）をオフとし、スイッチＳ4 ，
スイッチＳ5 ，Ｓ2i（ｉは１〜ｎのいずれか１つ）をオ
ンすることにより、ダイオードブリッジＤＢの正極端と
負荷２との間にコンデンサＣ2iを直列に接続し、負荷２
に電力を供給する。ここで、上記コンデンサＣ2iとして
は、入力電圧Ｖinの変化に従って、入力電圧Ｖinと出力
電圧Ｖout の差が最も近い電圧を持つコンデンサＣ2iを
接続するように選択される。従って、負荷２に一定電圧
の電力を供給することができる。また、入力電流Ｉinは
スイッチＳ5 のスイッチング期間を調整することで、入
力電圧Ｖinに比例させる。このようにすれば、入力電流
Ｉinの歪みも改善できる。
【００５６】（実施例１３）第１３の実施例を図２１に
示す。本実施例では、検出回路６でコンデンサＣ1i，Ｃ
2iの両端電圧を検出可能してある点に特徴があり、その
他の構成は実施例１２と同様の構成になっている。本実
施例では、実施例１２のようにコンデンサＣ 1i，Ｃ2iの
設定のみで出力電圧Ｖout を制御するのではなく、コン
デンサＣ1i，Ｃ2iの初期電圧Ｖ10，Ｖ20をも制御するこ
とにより、入力電流歪みを抑制し、一定電圧を負荷２に
供給するものである。
示す。本実施例では、検出回路６でコンデンサＣ1i，Ｃ
2iの両端電圧を検出可能してある点に特徴があり、その
他の構成は実施例１２と同様の構成になっている。本実
施例では、実施例１２のようにコンデンサＣ 1i，Ｃ2iの
設定のみで出力電圧Ｖout を制御するのではなく、コン
デンサＣ1i，Ｃ2iの初期電圧Ｖ10，Ｖ20をも制御するこ
とにより、入力電流歪みを抑制し、一定電圧を負荷２に
供給するものである。
【００５７】例えば、コンデンサＣ1i，Ｃ2iの初期電圧
Ｖ10，Ｖ20を、コンデンサＣ1i，Ｃ 2iの両端電圧Ｖ
1i（＝Ｖout ），Ｖ2i（＝Ｖin−Ｖout ）から５Ｖ低い
に設定すると、 Ｖ10＝Ｖout −５ ，Ｖ20＝Ｖin−Ｖout −５ となる。これを、（３），（４）式に代入すれば、コン
デンサＣ1i，Ｃ2iの容量は、 Ｃ1i＝Ｃ2i＝ｋＶin／１０ となり、図２２（ｆ），（ｇ）に示すようにコンデンサ
Ｃ1i，Ｃ2iの容量を入力電圧Ｖinに比例させた値とする
ことができる。よって、コンデンサＣ1i，Ｃ2iの初期電
圧Ｖ10，Ｖ20を制御することにより、スイッチＳ1i，Ｓ
2i，Ｓ3 〜Ｓ6 の制御を実施例１２に比べて簡単に行う
ことができる利点がある。
Ｖ10，Ｖ20を、コンデンサＣ1i，Ｃ 2iの両端電圧Ｖ
1i（＝Ｖout ），Ｖ2i（＝Ｖin−Ｖout ）から５Ｖ低い
に設定すると、 Ｖ10＝Ｖout −５ ，Ｖ20＝Ｖin−Ｖout −５ となる。これを、（３），（４）式に代入すれば、コン
デンサＣ1i，Ｃ2iの容量は、 Ｃ1i＝Ｃ2i＝ｋＶin／１０ となり、図２２（ｆ），（ｇ）に示すようにコンデンサ
Ｃ1i，Ｃ2iの容量を入力電圧Ｖinに比例させた値とする
ことができる。よって、コンデンサＣ1i，Ｃ2iの初期電
圧Ｖ10，Ｖ20を制御することにより、スイッチＳ1i，Ｓ
2i，Ｓ3 〜Ｓ6 の制御を実施例１２に比べて簡単に行う
ことができる利点がある。
【００５８】ところで、上記（３），（４）式をコンデ
ンサＣ1i，Ｃ2iの初期電圧Ｖ10，Ｖ 20について解くと、 Ｖ10＝Ｖout −ｋＶin／２Ｃ1i …（５） Ｖ20＝Ｖin（１−ｋ／２Ｃ2i）＋Ｖout …（６） となる。ここで、コンデンサＣ1i，Ｃ2iの容量を一定に
すると、初期電圧Ｖ10，Ｖ20の概略波形は図２３に示す
ようになる。このようにＣ1i，Ｃ2iの初期電圧Ｖ 10，Ｖ
20を制御することにより、入力電圧Ｖinにかかわらずコ
ンデンサＣ1i，Ｃ 2iの容量を一定にできる。
ンサＣ1i，Ｃ2iの初期電圧Ｖ10，Ｖ 20について解くと、 Ｖ10＝Ｖout −ｋＶin／２Ｃ1i …（５） Ｖ20＝Ｖin（１−ｋ／２Ｃ2i）＋Ｖout …（６） となる。ここで、コンデンサＣ1i，Ｃ2iの容量を一定に
すると、初期電圧Ｖ10，Ｖ20の概略波形は図２３に示す
ようになる。このようにＣ1i，Ｃ2iの初期電圧Ｖ 10，Ｖ
20を制御することにより、入力電圧Ｖinにかかわらずコ
ンデンサＣ1i，Ｃ 2iの容量を一定にできる。
【００５９】（実施例１４） 第１４の実施例を図２４に示す。上述した実施例１３を
基本とし、その回路構成を簡素化したものである。実施
例１３において、図２３に示す期間ｔ1 〜ｔ2にコンデ
ンサＣ2iに蓄積された電荷は、期間ｔ2 〜ｔ4 で谷埋め
に利用するため、期間ｔ1 〜ｔ2 においては全てのコン
デンサＣ2iに電荷を蓄積しておかなればならない。しか
し、コンデンサＣ1iに関してはその初期電圧Ｖ10を次に
充電する時のＶinに合わせておけば、電荷を蓄積してお
く必要はない。そこで、図２４ではコンデンサＣ 1i を１
つのコンデンサＣ11で代用して、回路構成を簡素化して
ある。
基本とし、その回路構成を簡素化したものである。実施
例１３において、図２３に示す期間ｔ1 〜ｔ2にコンデ
ンサＣ2iに蓄積された電荷は、期間ｔ2 〜ｔ4 で谷埋め
に利用するため、期間ｔ1 〜ｔ2 においては全てのコン
デンサＣ2iに電荷を蓄積しておかなればならない。しか
し、コンデンサＣ1iに関してはその初期電圧Ｖ10を次に
充電する時のＶinに合わせておけば、電荷を蓄積してお
く必要はない。そこで、図２４ではコンデンサＣ 1i を１
つのコンデンサＣ11で代用して、回路構成を簡素化して
ある。
【００６０】（実施例１５）第１５の実施例を図２５に
示す。本実施例では、図２６（ａ）に示すように、スイ
ッチドキャパシタ回路５から負荷２に供給する出力電圧
Ｖout が、入力電圧Ｖinの最大値よりもかなり低い場合
に対応するものである。入力電圧Ｖinが出力電圧Ｖout
よりも高いとき（Ｖin＞Ｖout のとき）には、スイッチ
ドキャパシタ回路５は上述の実施例１２などと同様に負
荷２に出力電圧Ｖout の電源を供給する。入力電圧Ｖin
が出力電圧Ｖout よりも低いとき（Ｖin＜Ｖout のと
き）には、適宜複数のコンデンサＣ2iを直列接続し、入
力電圧Ｖinが出力電圧Ｖout よりも高いとき（Ｖin＞Ｖ
out のとき）よりもかなり高い出力電圧Ｖout を電源と
して負荷２に供給する。このようにすれば、一定低電圧
に高電圧パルスを重畳した形の電源を負荷２に供給する
ことができ、例えば負荷２が放電灯である場合における
調光点灯時に放電灯を安定点灯させ、立消えを防止する
ことがでる。
示す。本実施例では、図２６（ａ）に示すように、スイ
ッチドキャパシタ回路５から負荷２に供給する出力電圧
Ｖout が、入力電圧Ｖinの最大値よりもかなり低い場合
に対応するものである。入力電圧Ｖinが出力電圧Ｖout
よりも高いとき（Ｖin＞Ｖout のとき）には、スイッチ
ドキャパシタ回路５は上述の実施例１２などと同様に負
荷２に出力電圧Ｖout の電源を供給する。入力電圧Ｖin
が出力電圧Ｖout よりも低いとき（Ｖin＜Ｖout のと
き）には、適宜複数のコンデンサＣ2iを直列接続し、入
力電圧Ｖinが出力電圧Ｖout よりも高いとき（Ｖin＞Ｖ
out のとき）よりもかなり高い出力電圧Ｖout を電源と
して負荷２に供給する。このようにすれば、一定低電圧
に高電圧パルスを重畳した形の電源を負荷２に供給する
ことができ、例えば負荷２が放電灯である場合における
調光点灯時に放電灯を安定点灯させ、立消えを防止する
ことがでる。
【００６１】ところで、上述した各実施例のスイッチ要
素としては、バイポーラトランジスタ、ＭＯＳＦＥＴ、
あるいはサイリスタなどを用いてもよい。
素としては、バイポーラトランジスタ、ＭＯＳＦＥＴ、
あるいはサイリスタなどを用いてもよい。
【００６２】
【発明の効果】本発明は上述のように、第１の電力変換
回路が負荷に直流電力を供給すると共に、第２の電力変
換回路が入力電圧が高い期間における電力を蓄積し、入
力電圧が低い期間において第１の電力変換回路が直流電
源から供給される電力と共に上記第２の電力変換回路か
ら供給される電力を受けて負荷に一定電圧の直流電力を
供給し、第１及び第２の電力変換回路に総合的に取り込
まれる入力電流波形を入力電圧に相似させるので、入力
電流歪みを抑制して、一定の電圧の直流電力を負荷に供
給することができ、しかも少なくとも複数のコンデンサ
とスイッチ要素からなる第１及び第２の電力変換回路を
用いているので、大形のインダクタが必要なく、小型化
が可能となり、ノイズ輻射を起こさない利点がある。
回路が負荷に直流電力を供給すると共に、第２の電力変
換回路が入力電圧が高い期間における電力を蓄積し、入
力電圧が低い期間において第１の電力変換回路が直流電
源から供給される電力と共に上記第２の電力変換回路か
ら供給される電力を受けて負荷に一定電圧の直流電力を
供給し、第１及び第２の電力変換回路に総合的に取り込
まれる入力電流波形を入力電圧に相似させるので、入力
電流歪みを抑制して、一定の電圧の直流電力を負荷に供
給することができ、しかも少なくとも複数のコンデンサ
とスイッチ要素からなる第１及び第２の電力変換回路を
用いているので、大形のインダクタが必要なく、小型化
が可能となり、ノイズ輻射を起こさない利点がある。
【図１】（ａ）は本発明の第１の実施例の概略構成を示
す回路図、（ｂ），（ｃ）は同上のスイッチドキャパシ
タ回路を構成する構成要素を示す回路図である。
す回路図、（ｂ），（ｃ）は同上のスイッチドキャパシ
タ回路を構成する構成要素を示す回路図である。
【図２】第２の実施例の概略構成を示す回路図である。
【図３】同上の動作説明図である。
【図４】第３の実施例の具体回路図である。
【図５】同上の第１の動作説明図である。
【図６】同上の第２の動作説明図である。
【図７】同上の第３の動作説明図である。
【図８】同上の第４の動作説明図である。
【図９】第４の実施例の概略動作を示す説明図である。
【図１０】第５の実施例の概略動作を示す説明図であ
る。
る。
【図１１】第６の実施例の概略動作を示す説明図であ
る。
る。
【図１２】第７の実施例の概略構成を示す回路図であ
る。
る。
【図１３】第８の実施例の概略構成を示す回路図であ
る。
る。
【図１４】第９の実施例の具体回路図である。
【図１５】第１０の実施例の動作説明図である。
【図１６】第１１の実施例を示す具体回路図である。
【図１７】同上の第１の動作説明図である。
【図１８】同上の第２の動作説明図である。
【図１９】第１２の実施例の具体回路図である。
【図２０】同上の動作説明図である。
【図２１】第１３の実施例の具体回路図である。
【図２２】同上の動作説明図である。
【図２３】同上においてコンデンサの容量を一定にした
場合の動作説明図である。
場合の動作説明図である。
【図２４】第１４の実施例の具体回路図である。
【図２５】第１５の実施例の具体回路図である。
【図２６】同上の動作説明図である。
【図２７】従来例の回路図である。
【図２８】同上の動作説明図である。
ＡＣ 交流電源 ＤＢ ダイオードブリッジ ２ 負荷 ３，４ スイッチドキャパシタ回路 Ｃ5 ストレージキャパシタ
フロントページの続き (72)発明者 山▲崎▼ 隆史 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 吉田 和雄 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 昭57−135678（ＪＰ，Ａ) 特開 昭61−161967（ＪＰ，Ａ) 特公 昭49−41970（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44 H02M 7/00 - 7/40
Claims (7)
- 【請求項１】 電圧が変動する直流電源から与えられる
入力電圧を定電圧に変換して負荷に直流電力を供給する
電力変換装置であって、少なくとも複数のコンデンサと
スイッチ要素からなる第１及び第２の電力変換回路を備
え、第１の電力変換回路が負荷に直流電力を供給すると
共に、第２の電力変換回路が入力電圧が高い期間におけ
る電力を蓄積し、入力電圧が低い期間において第１の電
力変換回路が直流電源から供給される電力と共に上記第
２の電力変換回路から供給される電力を受けて負荷に一
定電圧の直流電力を供給し、第１及び第２の電力変換回
路に総合的に取り込まれる入力電流波形を入力電圧に相
似させて成ることを特徴とする電力変換装置。 - 【請求項２】 入力電圧が高いとき、第２の電力変換回
路が入力電圧に相似する波形の電流を取り込んで電力を
蓄積すると共に、第１の電力変換回路が略一定の電流を
取り込み、入力電圧が低いとき、第１の電力変換回路が
入力電圧に相似する波形の電流を取り込むと共に、第２
の電力変換回路が電流を取り込むことなく第１の電力変
換回路に電力を供給し、第１の電力変換回路が直流電源
から供給される電力と共に上記第２の電力変換回路から
供給される電力とを受けて負荷に一定電圧の直流電力を
供給して成ることを特徴とする請求項１記載の電力変換
装置。 - 【請求項３】 入力電圧が高いとき、第２の電力変換回
路が入力電圧に相似する波形の電流を取り込んで電力を
蓄積すると共に、第１の電力変換回路が略一定の電流を
取り込み、入力電圧が低いとき、第１の電力変換回路が
電流を取り込まず、第２の電力変換回路が入力電圧に相
似する波形の電流を取り込んで第１の電力変換回路に電
力を供給し、第１の電力変換回路が上記第２の電力変換
回路から供給される電力を用いて負荷に一定電圧の直流
電力を供給して成ることを特徴とする請求項１記載の電
力変換装置。 - 【請求項４】 第２の電力変換回路で蓄積した電力が移
され、且つその電力を第１の電力変換回路に供給する蓄
積手段を個別に備えて成ることを特徴とする請求項１乃
至請求項３記載の電力変換装置。 - 【請求項５】 負荷として別の電力変換手段を備えて成
ることを特徴とする請求項１乃至請求項４のいずれかに
記載の電力変換装置。 - 【請求項６】 負荷としてインバータ回路を備えて成る
ことを特徴とする請求項１乃至請求項４のいずれかに記
載の電力変換装置。 - 【請求項７】 上記第１及び第２の電力変換回路がキャ
パシタの充電電荷を制御するものであることを特徴とす
る請求項１乃至請求項６のいずれかに記載の電力変換装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185361A JP2750072B2 (ja) | 1993-07-27 | 1993-07-27 | 電力変換装置 |
| DE4426258A DE4426258B4 (de) | 1993-07-27 | 1994-07-25 | Umrichter |
| US08/280,552 US5608614A (en) | 1993-07-27 | 1994-07-26 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185361A JP2750072B2 (ja) | 1993-07-27 | 1993-07-27 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746823A JPH0746823A (ja) | 1995-02-14 |
| JP2750072B2 true JP2750072B2 (ja) | 1998-05-13 |
Family
ID=16169457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5185361A Expired - Lifetime JP2750072B2 (ja) | 1993-07-27 | 1993-07-27 | 電力変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5608614A (ja) |
| JP (1) | JP2750072B2 (ja) |
| DE (1) | DE4426258B4 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3351088B2 (ja) * | 1994-03-28 | 2002-11-25 | 松下電工株式会社 | 電源装置 |
| FR2734102B1 (fr) * | 1995-05-09 | 1997-07-25 | Sgs Thomson Microelectronics | Amelioration du facteur de puissance d'une alimentation redressee |
| US5905371A (en) * | 1995-06-23 | 1999-05-18 | D.C. Transformation, Inc. | Sequential discharge and its use for rectification |
| US5986907A (en) * | 1996-06-21 | 1999-11-16 | Limpaecher; Rudolf | Method and apparatus for rectification derectification and power flow control |
| EP0926928B1 (en) * | 1997-04-17 | 2005-01-05 | Toshiba Lighting & Technology Corporation | Discharge lamp lighting device and illumination device |
| US6594158B2 (en) * | 1997-06-23 | 2003-07-15 | University Of Central Florida | AC/DC converter with power factor correction (PFC) |
| US6069521A (en) * | 1997-06-27 | 2000-05-30 | Sun Microsystems | Voltage regulation method for attenuating inductance-induced on-chip supply variations |
| EP1050133B2 (en) * | 1998-01-02 | 2009-05-27 | Cryptography Research Inc. | Leak-resistant cryptographic method and apparatus |
| US7587044B2 (en) | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
| JP2002519722A (ja) | 1998-06-03 | 2002-07-02 | クリプターグラフィー リサーチ インコーポレイテッド | スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス |
| US6539092B1 (en) * | 1998-07-02 | 2003-03-25 | Cryptography Research, Inc. | Leak-resistant cryptographic indexed key update |
| US6388392B1 (en) * | 1999-03-23 | 2002-05-14 | Hubbell Incorporated | System for providing auxiliary power to lighting unit for heavy equipment having a direct current power supply and no uninterruptible power supply |
| KR100699818B1 (ko) * | 2001-01-03 | 2007-03-27 | 삼성전자주식회사 | 전압 변환승압 회로 |
| US6720799B2 (en) * | 2001-01-11 | 2004-04-13 | Broadcom Corporation | Replica network for linearizing switched capacitor circuits |
| JP4547147B2 (ja) * | 2001-06-06 | 2010-09-22 | 株式会社アドバンテスト | 電源回路、及び試験装置 |
| JP4765235B2 (ja) * | 2001-09-27 | 2011-09-07 | 東芝ライテック株式会社 | 電源装置 |
| JP3741100B2 (ja) * | 2002-11-26 | 2006-02-01 | セイコーエプソン株式会社 | 電源回路及び半導体集積回路 |
| TWM265641U (en) * | 2004-06-09 | 2005-05-21 | Rilite Corportation | Double shielded electroluminescent panel |
| WO2007126737A2 (en) * | 2006-04-03 | 2007-11-08 | Ceelite Llc | Constant brightness control for electro-luminescent lamp |
| US20080043406A1 (en) * | 2006-08-16 | 2008-02-21 | Secure Computing Corporation | Portable computer security device that includes a clip |
| US8213197B1 (en) * | 2006-09-05 | 2012-07-03 | Marvell International Ltd. | Switching capacitor power supply |
| US8570151B2 (en) * | 2007-01-10 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8035484B2 (en) * | 2007-05-31 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device |
| NZ569966A (en) * | 2007-07-20 | 2010-03-26 | Fisher & Paykel Appliances Ltd | Appliance & power supply therefor |
| WO2009060400A1 (en) * | 2007-11-07 | 2009-05-14 | Koninklijke Philips Electronics N.V. | Power supply circuit |
| US8115160B2 (en) * | 2008-03-14 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Protection circuit and photoelectric conversion device |
| US8330436B2 (en) | 2008-06-30 | 2012-12-11 | Intel Corporation | Series and parallel hybrid switched capacitor networks for IC power delivery |
| US8582333B2 (en) * | 2008-06-30 | 2013-11-12 | Intel Corporation | Integration of switched capacitor networks for power delivery |
| CA2716022C (en) | 2010-09-30 | 2019-03-12 | Light-Based Technologies Incorporated | Apparatus and methods for supplying power |
| JP5822209B2 (ja) * | 2009-12-23 | 2015-11-24 | マーベル ワールド トレード リミテッド | スタートアップ電源 |
| JP6038115B2 (ja) * | 2011-03-28 | 2016-12-07 | フィリップス ライティング ホールディング ビー ヴィ | 負荷、特にｌｅｄアセンブリを駆動するための駆動装置及び方法 |
| WO2012158496A2 (en) | 2011-05-16 | 2012-11-22 | Marvell World Trade Ltd. | High-voltage startup circuit |
| US9118185B2 (en) | 2012-05-14 | 2015-08-25 | Qualcomm Incorporated | Systems and methods for high power factor charging |
| KR101311211B1 (ko) * | 2012-12-07 | 2013-09-25 | 비엔피전자주식회사 | 발광다이오드 조명용 스위칭 모드 파워 서플라이 |
| WO2014097563A1 (ja) * | 2012-12-17 | 2014-06-26 | パナソニック株式会社 | 電力変換装置 |
| US20160233761A1 (en) * | 2015-02-09 | 2016-08-11 | Smart Fos, Inc. | Systems and Methods for Providing a Transformerless Power Supply |
| US11863062B2 (en) * | 2018-04-27 | 2024-01-02 | Raytheon Company | Capacitor discharge circuit |
| CN111343768A (zh) | 2018-12-19 | 2020-06-26 | 台达电子企业管理（上海）有限公司 | Led驱动装置及led驱动方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017785A (en) * | 1975-09-10 | 1977-04-12 | Iota Engineering Inc. | Power source for fluorescent lamps and the like |
| FR2480527A1 (fr) * | 1980-04-14 | 1981-10-16 | Thomson Csf | Alimentation continue, applicable notamment pour alimenter un tube cathodique |
| US4677538A (en) * | 1986-07-02 | 1987-06-30 | Zenith Electronics Corporation | Sweep transformer with terminating PC board |
| DE4018865A1 (de) * | 1990-01-20 | 1991-12-19 | Semperlux Gmbh | Elektronisches vorschaltgeraet zum betrieb von entladungslampen |
| EP0740493B1 (en) * | 1990-09-25 | 2002-01-30 | Matsushita Electric Works, Ltd. | Apparatus for operating discharge lamps |
| EP0513920B1 (en) * | 1991-05-15 | 1995-11-08 | Matsushita Electric Works, Ltd. | Apparatus for operating discharge lamps |
| ES2083745T3 (es) * | 1991-06-13 | 1996-04-16 | Rca Thomson Licensing Corp | Suministro de energia electrica en el modo de conmutacion con distorsion reducida de la corriente de entrada. |
| US5420495A (en) * | 1993-04-19 | 1995-05-30 | Electric Power Research Institute, Inc. | Transmission line power flow controller |
| US5444610A (en) * | 1993-10-22 | 1995-08-22 | Diversified Technologies, Inc. | High-power modulator |
-
1993
- 1993-07-27 JP JP5185361A patent/JP2750072B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-25 DE DE4426258A patent/DE4426258B4/de not_active Expired - Lifetime
- 1994-07-26 US US08/280,552 patent/US5608614A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4426258A1 (de) | 1995-02-02 |
| JPH0746823A (ja) | 1995-02-14 |
| US5608614A (en) | 1997-03-04 |
| DE4426258B4 (de) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2750072B2 (ja) | 電力変換装置 | |
| JP5049637B2 (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP4995985B2 (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP5693820B2 (ja) | 電源装置 | |
| US6538906B1 (en) | Energy storage circuit for DC-DC converter | |
| JP5783490B2 (ja) | 複数供給オンボード電源を備えた電力インバータ | |
| JP2719096B2 (ja) | 力率補正機能を有する電源回路 | |
| US20080211316A1 (en) | Electric power converter | |
| JP4866133B2 (ja) | 電力変換装置 | |
| JPWO2008032425A1 (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP5903628B2 (ja) | 電力変換装置 | |
| JPH08242536A (ja) | ブーストコンバータ | |
| US6636430B1 (en) | Energy transfer concept in AC/DC switch mode power supply with power factor correction | |
| US5627741A (en) | Power supply apparatus | |
| JP2008072856A (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP5761620B2 (ja) | 接地可能ｄｃ／ｄｃコンバータ | |
| JP4358277B2 (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JP2006158073A (ja) | キャパシタの充放電方法および電力変換装置 | |
| US11601056B2 (en) | Hybrid architecture for DC-DC conversion | |
| WO2007015362A1 (ja) | 直列電気二重層コンデンサ装置 | |
| JP2937236B2 (ja) | スイッチングレギュレータ | |
| US6002241A (en) | Dual mode split-boost converter and method of operation thereof | |
| JPH0739142A (ja) | 電源装置 | |
| Li et al. | A simple AC-DC PWM full-bridge converter with auxiliary transformer winding | |
| JP3400728B2 (ja) | チョッパ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |