JP2745720B2 - リフローはんだ付方法 - Google Patents
リフローはんだ付方法Info
- Publication number
- JP2745720B2 JP2745720B2 JP1249550A JP24955089A JP2745720B2 JP 2745720 B2 JP2745720 B2 JP 2745720B2 JP 1249550 A JP1249550 A JP 1249550A JP 24955089 A JP24955089 A JP 24955089A JP 2745720 B2 JP2745720 B2 JP 2745720B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- soldering method
- reflow soldering
- reflow
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プリント回路基板（以後基板と略す）等に
電子部品をはんだ付する方法に係り、特にはんだ付後の
洗浄をしなくても信頼性の高いはんだ付を実現するもの
である。
電子部品をはんだ付する方法に係り、特にはんだ付後の
洗浄をしなくても信頼性の高いはんだ付を実現するもの
である。
従来の技術 近年、電子機器用基板の部品実装密度の向上に伴い、
基板に電子部品をはんだ付する方法として、リフローは
んだ付が多く採用されている。以下その工程図を参照し
ながら説明する。第２図において、基板１にクリームは
んだ２をスクリーン印刷し、そして、電子部品３等を装
着し、その後、加熱リフローする。その後必要に応じて
洗浄や、電気特性の検査等をするのが一般的になってい
る。すなわち、Ａは基板位置決め工程、Ｂはクリームハ
ンダ印刷工程、Ｃは部品装着工程、Ｄは加熱リフロー工
程、Ｅは洗浄工程、Ｆは検査工程である。
基板に電子部品をはんだ付する方法として、リフローは
んだ付が多く採用されている。以下その工程図を参照し
ながら説明する。第２図において、基板１にクリームは
んだ２をスクリーン印刷し、そして、電子部品３等を装
着し、その後、加熱リフローする。その後必要に応じて
洗浄や、電気特性の検査等をするのが一般的になってい
る。すなわち、Ａは基板位置決め工程、Ｂはクリームハ
ンダ印刷工程、Ｃは部品装着工程、Ｄは加熱リフロー工
程、Ｅは洗浄工程、Ｆは検査工程である。
発明が解決しようとする課題 しかしながら上記のような構成では、クリームはんだ
を使用するため、加熱リフロー後も、細かなはんだ粒子
が基板上に残る可能性が高いため、そのはんだ粒子が原
因で、電子機器の故障やトラブルの発生することがあっ
た。
を使用するため、加熱リフロー後も、細かなはんだ粒子
が基板上に残る可能性が高いため、そのはんだ粒子が原
因で、電子機器の故障やトラブルの発生することがあっ
た。
またクリームはんだに使用しているフラックスは、ク
リームはんだの保存性等のために、室温に於いても、わ
ずかながら活性度を持っておく必要性がある。そのた
め、リフロー後に残っているフラックス残査４が、基板
や部品電極腐食の原因になることがあった。
リームはんだの保存性等のために、室温に於いても、わ
ずかながら活性度を持っておく必要性がある。そのた
め、リフロー後に残っているフラックス残査４が、基板
や部品電極腐食の原因になることがあった。
さらに、電気特性を検査する場合に、検査用プローブ
で導通チェックをしても、はんだの表面を覆っているフ
ラックス残査４のため、導通不良となり、検査ミスをす
ることが多々発生していた。
で導通チェックをしても、はんだの表面を覆っているフ
ラックス残査４のため、導通不良となり、検査ミスをす
ることが多々発生していた。
そのため、信頼性の高い電子機器を作る場合には、リ
フローはんだ付後、必ず洗浄をしなくてはならなかっ
た。
フローはんだ付後、必ず洗浄をしなくてはならなかっ
た。
ところが、その洗浄用に最もよく使われているフロン
液は成層圏のオゾンを破壊するということで、使用でき
なくなりつつあるし、コストアップの原因にもなってい
る。
液は成層圏のオゾンを破壊するということで、使用でき
なくなりつつあるし、コストアップの原因にもなってい
る。
その結果、今後基板の洗浄を行うことが、ますます難
しくなるという問題点を有している。
しくなるという問題点を有している。
本発明は、上記問題点に鑑み、洗浄をしなくても信頼
性の高いはんだ付と検査のできるリフローはんだ付方法
を提供するものである。
性の高いはんだ付と検査のできるリフローはんだ付方法
を提供するものである。
課題を解決するための手段 上記問題点を解決するために、本発明のリフローはん
だ付方法は、電子部品等を装着する基板のランド部に、
はんだ鍍金をし、次に該ランド部の必要な部分にはんだ
付用フラックスをスクリーン印刷機で塗布し、次に所定
の場所に電子部品等を装着し、次にその状態の基板を加
熱リフローするという構成を備えたものである。
だ付方法は、電子部品等を装着する基板のランド部に、
はんだ鍍金をし、次に該ランド部の必要な部分にはんだ
付用フラックスをスクリーン印刷機で塗布し、次に所定
の場所に電子部品等を装着し、次にその状態の基板を加
熱リフローするという構成を備えたものである。
作用 本発明は上記した構成によって、電子機器の故障やト
ラブル発生の原因となる、はんだ粒子の基板上での残存
がなくなると同時に、はんだ付用フラックスをはんだと
は別にスクリーン印刷するので、室温に近い温度では活
性を示さないタイプのものが使えるので、洗浄をしなく
ても腐食することなく、信頼性の高いリフローはんだ付
を実現すると同時に、検査の信頼性も向上することとな
る。
ラブル発生の原因となる、はんだ粒子の基板上での残存
がなくなると同時に、はんだ付用フラックスをはんだと
は別にスクリーン印刷するので、室温に近い温度では活
性を示さないタイプのものが使えるので、洗浄をしなく
ても腐食することなく、信頼性の高いリフローはんだ付
を実現すると同時に、検査の信頼性も向上することとな
る。
実 施 例 以下本発明の一実施例のリフローはんだ付方法につい
て説明する。
て説明する。
第１図は本発明のリフローはんだ付方法のプロセスを
示したものである。Ａは基板位置決め工程、Ｂははんだ
鍍金工程、Ｃはフラックス印刷工程、Ｄは部品装着工
程、Ｅは加熱リフロー工程、Ｆは検査工程である。まず
始めに、基板５の銅箔ランド部６にはんだ鍍金７をす
る。このはんだ鍍金は従来行っていたものより厚くつけ
る。具体的には0.1mmから0.2mmの厚さが好ましい。但
し、電子部品の電極部の精度や、IC,LSI等のリード部の
精度の高い場合や、電子部品の電極部や、IC,LSI等のリ
ード部にも予備はんだをしている場合には、0.03mmから
0.1mmの間であってもよい。しかしながら従来から行っ
ている平均的鍍金の厚さである0.01mm前後に比べれば、
相当厚く鍍金することになる。
示したものである。Ａは基板位置決め工程、Ｂははんだ
鍍金工程、Ｃはフラックス印刷工程、Ｄは部品装着工
程、Ｅは加熱リフロー工程、Ｆは検査工程である。まず
始めに、基板５の銅箔ランド部６にはんだ鍍金７をす
る。このはんだ鍍金は従来行っていたものより厚くつけ
る。具体的には0.1mmから0.2mmの厚さが好ましい。但
し、電子部品の電極部の精度や、IC,LSI等のリード部の
精度の高い場合や、電子部品の電極部や、IC,LSI等のリ
ード部にも予備はんだをしている場合には、0.03mmから
0.1mmの間であってもよい。しかしながら従来から行っ
ている平均的鍍金の厚さである0.01mm前後に比べれば、
相当厚く鍍金することになる。
ところで、はんだは２元合金であるため、電解鍍金も
可能であるが、鍍金厚さのばらつきが多少大きくても良
い場合には、溶融はんだ鍍金を採用する方が簡単に、厚
い鍍金が可能であるので、本特許の場合は溶融はんだ鍍
金を採用してもよい。
可能であるが、鍍金厚さのばらつきが多少大きくても良
い場合には、溶融はんだ鍍金を採用する方が簡単に、厚
い鍍金が可能であるので、本特許の場合は溶融はんだ鍍
金を採用してもよい。
次に、スクリーン印刷機でペースト状にしたフラック
ス８を印刷する。スクリーン印刷機を使用することで、
従来のフラックス塗布機に比べ、高粘度のフラックスを
厚く塗ることができる。また必要ところだけに塗れるの
で、検査工程で検査用プローブ９が当たる部分は塗らず
に済むし、不要なフラックスを使わなくてすむ。このと
き使用するフラックス８の粘度は10万cP（センチポア
ズ）から50万cP程度が望ましい。またフラックス８の印
刷厚みは、はんだ鍍金厚さのばらつきや、装着部品の形
状、精度によるが、一般的には0.02mmから0.2mm程度が
望ましい。
ス８を印刷する。スクリーン印刷機を使用することで、
従来のフラックス塗布機に比べ、高粘度のフラックスを
厚く塗ることができる。また必要ところだけに塗れるの
で、検査工程で検査用プローブ９が当たる部分は塗らず
に済むし、不要なフラックスを使わなくてすむ。このと
き使用するフラックス８の粘度は10万cP（センチポア
ズ）から50万cP程度が望ましい。またフラックス８の印
刷厚みは、はんだ鍍金厚さのばらつきや、装着部品の形
状、精度によるが、一般的には0.02mmから0.2mm程度が
望ましい。
また、基板５にはんだ鍍金７をしていても、電子部品
10を基板５にはんだ付するには、はんだの量が少なすぎ
る場合があるので、その場合は電子部品10側にも、予め
はんだ鍍金をしておくと、はんだ付の信頼性がよくな
る。もちろん、リード部の無いチップ部品には、電極部
にはんだ鍍金をし、IC,LSI等のQFPのように、リードの
あるものについてはリード部にはんだ鍍金をすることに
なる。
10を基板５にはんだ付するには、はんだの量が少なすぎ
る場合があるので、その場合は電子部品10側にも、予め
はんだ鍍金をしておくと、はんだ付の信頼性がよくな
る。もちろん、リード部の無いチップ部品には、電極部
にはんだ鍍金をし、IC,LSI等のQFPのように、リードの
あるものについてはリード部にはんだ鍍金をすることに
なる。
次に、電子部品10を基板に装着する。この場合、粘度
の高いフラックス８を従来の塗布機に比べ厚く印刷して
いるので、加熱リフローするまでの部品保持能力が高
い。その結果、部品装着後の部品のずれ等は発生しな
い。
の高いフラックス８を従来の塗布機に比べ厚く印刷して
いるので、加熱リフローするまでの部品保持能力が高
い。その結果、部品装着後の部品のずれ等は発生しな
い。
その次に、空気中または、窒素雰囲気の中で加熱リフ
ローする。窒素雰囲気中で加熱リフローすると、空気中
で行うより、活性度の低いフラックスを使用しても、十
分なはんだ濡れ性が得られる。そして、リフロー後洗浄
しなくても、十分な絶縁抵抗性と、回路や部品を腐食さ
せない安定性を確保できる。
ローする。窒素雰囲気中で加熱リフローすると、空気中
で行うより、活性度の低いフラックスを使用しても、十
分なはんだ濡れ性が得られる。そして、リフロー後洗浄
しなくても、十分な絶縁抵抗性と、回路や部品を腐食さ
せない安定性を確保できる。
また、この効果は空気中の酸素濃度の十分の一程度、
つまり酸素濃度を約２％以下にすることで、発揮される
ことが、実験的に確かめられている。このことは特別な
酸素フリーチャンバーを使わずに、トンネル型のリフロ
ー装置を工夫するレベルで、効果を発揮させることがで
きることを示している。
つまり酸素濃度を約２％以下にすることで、発揮される
ことが、実験的に確かめられている。このことは特別な
酸素フリーチャンバーを使わずに、トンネル型のリフロ
ー装置を工夫するレベルで、効果を発揮させることがで
きることを示している。
発明の効果 以上のように本発明の方法で製作した基板は、はんだ
ボールの発生もなく、使用するフラックスに、常温近傍
の温度環境条件下での使用では、腐食性の無いタイプの
ものを採用でき、さらに検査工程でも信頼性の高いプロ
ーブコンタクトができるので、基板を洗浄することなく
電子機器類に組み込むことができる。
ボールの発生もなく、使用するフラックスに、常温近傍
の温度環境条件下での使用では、腐食性の無いタイプの
ものを採用でき、さらに検査工程でも信頼性の高いプロ
ーブコンタクトができるので、基板を洗浄することなく
電子機器類に組み込むことができる。
さらに、部品装着前にはんだを鍍金するので、各ラン
ド部のはんだの量を調整確認できる。その結果、リード
間隔ピッチが0.5mm以下のQFPのはんだ付も、ブリッジ等
のはんだ付不良無しにできるという効果もある。
ド部のはんだの量を調整確認できる。その結果、リード
間隔ピッチが0.5mm以下のQFPのはんだ付も、ブリッジ等
のはんだ付不良無しにできるという効果もある。
第１図Ａ〜Ｆは本発明のリフローはんだ付方法のプロセ
スを示した基板の断面図、第２図Ａ〜Ｆは従来の代表的
なリフローはんだ付方法のプロセスを示した基板の断面
図である。 ５……プリント回路基板、６……銅箔ランド部、７……
はんだ鍍金部、８……フラックス塗布部、９……検査用
プローブ、10……電子部品。
スを示した基板の断面図、第２図Ａ〜Ｆは従来の代表的
なリフローはんだ付方法のプロセスを示した基板の断面
図である。 ５……プリント回路基板、６……銅箔ランド部、７……
はんだ鍍金部、８……フラックス塗布部、９……検査用
プローブ、10……電子部品。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−136296（ＪＰ，Ａ) 特開 平３−231493（ＪＰ，Ａ) 特開 平１−306068（ＪＰ，Ａ)
Claims (10)
- 【請求項１】電子部品等を装着するプリント回路基板の
ランド部に、はんだ鍍金をし、次に前記ランド部にはん
だ付用フラックスをスクリーン印刷機で塗布し、次に所
定の場所に電子部品等を装着し、次にその状態のプリン
ト回路基板を加熱リフローすることを特徴とするリフロ
ーはんだ付方法。 - 【請求項２】プリント回路基板のランド部に、電解はん
だ鍍金をしたことを特徴とする特許請求の範囲第１項記
載のリフローはんだ付方法。 - 【請求項３】プリント回路基板のランド部に、溶融はん
だ鍍金をしたことを特徴とする特許請求の範囲第１項記
載のリフローはんだ付方法。 - 【請求項４】プリント回路基板のランド部に、厚さ0.03
mmから0.2mmの範囲のはんだ鍍金をしたことを特徴とす
る特許請求の範囲第２項または第３項記載のリフローは
んだ付方法。 - 【請求項５】装着する電子部品等の電極部に予めはんだ
鍍金をしたことを特徴とする特許請求の範囲第１項記載
のリフローはんだ付方法。 - 【請求項６】装着する電子部品のリード部に予めはんだ
鍍金をしたことを特徴とする特許請求の範囲第１項記載
のリフローのはんだ付方法。 - 【請求項７】印刷するフラックスの厚さを0.02mmから0.
2mmの範囲にしたことを特徴とする特許請求の範囲第１
項記載のリフローはんだ付方法。 - 【請求項８】加熱リフロー後、電子部品の電気特性を検
査する検査工程で検査用プロープを当てるランド部に
は、はんだ付用フラックスを印刷しないようにすること
を特徴とする特許請求の範囲第１項記載のリフローはん
だ付方法。 - 【請求項９】窒素雰囲気の中で加熱リフローすることを
特徴とする特許請求の範囲第１項記載のリフローはんだ
付方法。 - 【請求項１０】酸素濃度２％以下の雰囲気の中で加熱リ
フローすることを特徴とする特許請求の範囲第１項記載
のリフローはんだ付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249550A JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249550A JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110065A JPH03110065A (ja) | 1991-05-10 |
| JP2745720B2 true JP2745720B2 (ja) | 1998-04-28 |
Family
ID=17194660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249550A Expired - Lifetime JP2745720B2 (ja) | 1989-09-26 | 1989-09-26 | リフローはんだ付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745720B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4494666B2 (ja) * | 2001-04-03 | 2010-06-30 | 第一高周波工業株式会社 | 複合円筒・円柱体の製造方法 |
| JP4746956B2 (ja) * | 2004-10-13 | 2011-08-10 | 昭和電工株式会社 | 中空回路基板の製造方法 |
| KR100741697B1 (ko) * | 2005-10-28 | 2007-07-23 | 주식회사 파이컴 | 프로브 카드 및 그 제조 방법 |
-
1989
- 1989-09-26 JP JP1249550A patent/JP2745720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03110065A (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2063682C (en) | Solder-coated printed circuit board and method of manufacturing the same | |
| US5145104A (en) | Substrate soldering in a reducing atmosphere | |
| US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
| Harris | Conductive adhesives: a critical review of progress to date | |
| JP2745720B2 (ja) | リフローはんだ付方法 | |
| JPH0418793A (ja) | リフローはんだ付方法 | |
| JP2002043737A (ja) | 印刷回路基板 | |
| JP2002359461A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
| JP2674421B2 (ja) | 無洗浄クリーム半田 | |
| JPH06262386A (ja) | 無洗浄クリーム半田 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| US6391678B1 (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| Crouse et al. | A key failure mode resulting in interfacial fracture of soldered ENIG surfaces | |
| JPH06268363A (ja) | リフロー半田付け方法 | |
| JP2682135B2 (ja) | Ｉｃパッケージ | |
| Wickham et al. | Developing a stress screening regime for isotropic electrically conductive adhesives. | |
| JPH05318169A (ja) | 無洗浄クリーム半田 | |
| Weinhold | Designing for Zero‐defect Soldering | |
| Klein Wassink et al. | Use of nitrogen in reflow soldering | |
| JP2000164772A (ja) | エリアアレイパッケージｉｃ用の補助プリント配線板、ｉｃのテスト方法およびプリント配線板の修復方法 | |
| Parker | The Performance and Attributes of the Immersion Silver Solderability Finish | |
| JP3516983B2 (ja) | プリント基板の製造方法並びに表面実装部品の実装方法 | |
| JP2003080364A (ja) | 電子部品の組み立て検査方法、該方法を用いて製造した電子回路基板および電子機器 | |
| ERSA | SELECTIVE SOLDERING DESIGN FOR RELIABILITY USING A NOVEL TEST BOARD AND SIR TEST METHOD | |
| Philpott et al. | Effect of CSP rework on surface intermetallic growth |