JP2739366B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2739366B2 JP2739366B2 JP34332489A JP34332489A JP2739366B2 JP 2739366 B2 JP2739366 B2 JP 2739366B2 JP 34332489 A JP34332489 A JP 34332489A JP 34332489 A JP34332489 A JP 34332489A JP 2739366 B2 JP2739366 B2 JP 2739366B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor circuit
- component mounting
- metal film
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，導体回路の細線化に対応することができる
電子部品搭載用基板に関する。
電子部品搭載用基板に関する。
従来，第４図及び第５図に示すごとく，電子部品搭載
用基板９は，絶縁基板90の凹所95内に形成した電子部品
搭載部８と，該電子部品搭載部８の周囲に基端部を有す
ると共に絶縁基板90上に延在形成した複数の導体回路91
と，該導体回路91の先端部に設けたスルーホール97とを
有する。また，上記電子部品搭載部８の周囲において
は，導体回路91の表面に電子部品接続端子用の金属被膜
93を設けている。そして，該金属被膜93よりも外側の導
体回路91の表面には，絶縁膜96を介して，封止樹脂流出
防止用のダム枠82を接着している。
用基板９は，絶縁基板90の凹所95内に形成した電子部品
搭載部８と，該電子部品搭載部８の周囲に基端部を有す
ると共に絶縁基板90上に延在形成した複数の導体回路91
と，該導体回路91の先端部に設けたスルーホール97とを
有する。また，上記電子部品搭載部８の周囲において
は，導体回路91の表面に電子部品接続端子用の金属被膜
93を設けている。そして，該金属被膜93よりも外側の導
体回路91の表面には，絶縁膜96を介して，封止樹脂流出
防止用のダム枠82を接着している。
即ち，上記電子部品搭載部８においては，上記凹所95
の内壁に，耐湿性向上のために導体回路用のメッキと同
時形成した銅メッキ層911,またその上には上記金属被膜
93用のメッキと同時形成したNi−Auメッキ層92が形成さ
れている。そして，該Ni−Auメッキ層92の表面には，電
子部品80を接着剤84により接合する。また，該電子部品
80と前記接続端子用の金属被膜93との間は，金線，アル
ミニウム線等のボンディングワイヤ81を接続する。
の内壁に，耐湿性向上のために導体回路用のメッキと同
時形成した銅メッキ層911,またその上には上記金属被膜
93用のメッキと同時形成したNi−Auメッキ層92が形成さ
れている。そして，該Ni−Auメッキ層92の表面には，電
子部品80を接着剤84により接合する。また，該電子部品
80と前記接続端子用の金属被膜93との間は，金線，アル
ミニウム線等のボンディングワイヤ81を接続する。
また，上記ダム枠82によって囲まれる電子部品搭載部
８の内部は，上記電子部品80の周囲に，エポキシ樹脂，
シリコン樹脂等の封止樹脂86を充填する。また，ダム枠
82と絶縁膜96との間は，接着剤83により接着する。該ダ
ム枠82は，絶縁基板90と同材質のプラスチック，或いは
セラミック材，金属材よりなる。また，スルーホール97
内には，導体回路91と同時形成したメッキ層917,その表
面に形成したNi−Auメッキ層94が設けてある。
８の内部は，上記電子部品80の周囲に，エポキシ樹脂，
シリコン樹脂等の封止樹脂86を充填する。また，ダム枠
82と絶縁膜96との間は，接着剤83により接着する。該ダ
ム枠82は，絶縁基板90と同材質のプラスチック，或いは
セラミック材，金属材よりなる。また，スルーホール97
内には，導体回路91と同時形成したメッキ層917,その表
面に形成したNi−Auメッキ層94が設けてある。
ところで，近年，電子部品の高集積化，高機能化に伴
って，その出力端子は増加し，また導体ピンを挿入する
スルーホールの数も増加している。そのため，絶縁基板
に延在形成する導体回路91の数が増大する。それ故，小
さい表面積の絶縁基板に形成する導体回路91の幅は，益
々小さいものが要求され，導体回路の細線化，導体回路
配線の高密度化が要求されている。
って，その出力端子は増加し，また導体ピンを挿入する
スルーホールの数も増加している。そのため，絶縁基板
に延在形成する導体回路91の数が増大する。それ故，小
さい表面積の絶縁基板に形成する導体回路91の幅は，益
々小さいものが要求され，導体回路の細線化，導体回路
配線の高密度化が要求されている。
しかしながら，上記従来の電子部品搭載用基板は，熱
衝撃等の急激な温度変化により，絶縁基板90,封止樹脂8
6,ダム枠82,接着剤83等の構成材が，膨張，収縮を繰り
返す。そして，各材料はそれぞれ特有の熱膨張率，反り
を有するため，各構成材の接合部分に応力集中を受け
る。
衝撃等の急激な温度変化により，絶縁基板90,封止樹脂8
6,ダム枠82,接着剤83等の構成材が，膨張，収縮を繰り
返す。そして，各材料はそれぞれ特有の熱膨張率，反り
を有するため，各構成材の接合部分に応力集中を受け
る。
そして，特に問題となるのは，ダム枠82を設けた導体
回路91の部分である。即ち，この部分は銅の導体回路91
の上に絶縁膜96を介してダム枠82が設けられており，こ
れらはそれぞれ異種の材料により作られている。そし
て，ダム枠82は，電子部品搭載部８の周囲において，導
体回路91の全ての表面上に枠状に接着されている。
回路91の部分である。即ち，この部分は銅の導体回路91
の上に絶縁膜96を介してダム枠82が設けられており，こ
れらはそれぞれ異種の材料により作られている。そし
て，ダム枠82は，電子部品搭載部８の周囲において，導
体回路91の全ての表面上に枠状に接着されている。
そのため，これらの異種材料に基づく熱膨張，熱収
縮，これに伴うストレスの発生により，導体回路91の各
金属線（銅層）には大きな金属疲労が蓄積される。それ
故，該導体回路91にはクラックが発生し，断線を生ず
る。
縮，これに伴うストレスの発生により，導体回路91の各
金属線（銅層）には大きな金属疲労が蓄積される。それ
故，該導体回路91にはクラックが発生し，断線を生ず
る。
このことは，導体回路91の細線化，配線の高密度化に
伴って益々大きな問題となっている。
伴って益々大きな問題となっている。
本発明は，かかる従来の問題点に鑑み，導体回路の細
線化，配線高密度化に対応することができ，耐熱衝撃性
に優れた電子部品搭載用基板を提供しようとするもので
ある。
線化，配線高密度化に対応することができ，耐熱衝撃性
に優れた電子部品搭載用基板を提供しようとするもので
ある。
本発明は，絶縁基板に形成した電子部品搭載部と，該
電子部品搭載部の周囲に基端部を有すると共に絶縁基板
上に延在形成した複数の導体回路と，該導体回路の先端
部に設けたスルーホールと，上記基端部における導体回
路の表面に設けた電子部品接続端子用の金属被膜と，該
金属被膜よりも外側の導体回路表面に設けた封止樹脂流
出防止用のダム枠とを有する電子部品搭載用基板におい
て，上記ダム枠と導体回路との間には，該導体回路上に
上記接続端子用の金属被膜を延在して形成した中間金属
被膜を設けたことを特徴とする電子部品搭載用基板にあ
る。
電子部品搭載部の周囲に基端部を有すると共に絶縁基板
上に延在形成した複数の導体回路と，該導体回路の先端
部に設けたスルーホールと，上記基端部における導体回
路の表面に設けた電子部品接続端子用の金属被膜と，該
金属被膜よりも外側の導体回路表面に設けた封止樹脂流
出防止用のダム枠とを有する電子部品搭載用基板におい
て，上記ダム枠と導体回路との間には，該導体回路上に
上記接続端子用の金属被膜を延在して形成した中間金属
被膜を設けたことを特徴とする電子部品搭載用基板にあ
る。
本発明において最も注目すべきことは，ダム枠と導体
回路との間に，該導体回路の表面に上記中間金属被膜を
設けたことにある。
回路との間に，該導体回路の表面に上記中間金属被膜を
設けたことにある。
該中間金属被膜は，接続端子用の金属被膜を形成する
際に同時に形成することが好ましい。そして，該中間金
属被膜は,Ni−Auメッキ,Niメッキなど上記接続端子用の
金属被膜と同材質で形成する。
際に同時に形成することが好ましい。そして，該中間金
属被膜は,Ni−Auメッキ,Niメッキなど上記接続端子用の
金属被膜と同材質で形成する。
本発明の電子部品搭載用基板においては，ダム枠を配
設する導体回路の表面に，接続端子用の金属被膜を延在
して形成した中間金属被膜を設けている。そのため，導
体回路の表面は中間金属被膜によって補強された状態に
ある。
設する導体回路の表面に，接続端子用の金属被膜を延在
して形成した中間金属被膜を設けている。そのため，導
体回路の表面は中間金属被膜によって補強された状態に
ある。
また，該導体回路は，熱膨張係数が比較的類似してい
る金属の中間金属被膜により覆われている。それ故，該
中間金属被膜が，導体回路とダム枠との間の熱衝撃収縮
に対して，一種の緩衝層としての役割をする。
る金属の中間金属被膜により覆われている。それ故，該
中間金属被膜が，導体回路とダム枠との間の熱衝撃収縮
に対して，一種の緩衝層としての役割をする。
それ故，導体回路が細線化されても，熱衝撃による応
力集中が生ぜず，断線を生ずるおそれがない。
力集中が生ぜず，断線を生ずるおそれがない。
したがって，本発明によれば，細線化，配線高密度化
に対応することができ，耐熱衝撃性に優れた電子部品搭
載用基板を提供することができる。
に対応することができ，耐熱衝撃性に優れた電子部品搭
載用基板を提供することができる。
本発明の実施例にかかる電子部品搭載用基板につき，
第１図〜第3F図を用いて説明する。
第１図〜第3F図を用いて説明する。
本例の電子部品搭載用基板は，第１図及び第２図に示
すごとく，絶縁基板90に形成した電子部品搭載部８と，
該電子部品搭載部８の周囲から絶縁基板上に延在形成し
た複数の導体回路91と，該導体回路91の先端部に設けた
スルーホール97とよりなる。また，電子部品搭載部８の
周囲における導体回路91の基端部の表面には電子部品接
続端子用の金属被膜10を有する。
すごとく，絶縁基板90に形成した電子部品搭載部８と，
該電子部品搭載部８の周囲から絶縁基板上に延在形成し
た複数の導体回路91と，該導体回路91の先端部に設けた
スルーホール97とよりなる。また，電子部品搭載部８の
周囲における導体回路91の基端部の表面には電子部品接
続端子用の金属被膜10を有する。
そして，ここに注目すべきことは，該金属被膜10は，
ダム枠82の接合部分よりも若干外方まで，スルーホール
の方向に向けて連続形成され，ダム枠82との対向部分に
おいて中間金属被膜101を形成していることである。上
記金属被膜10,中間金属被膜101は,Niメッキ及びAuメッ
キにより形成したNi−Auメッキよりなる。
ダム枠82の接合部分よりも若干外方まで，スルーホール
の方向に向けて連続形成され，ダム枠82との対向部分に
おいて中間金属被膜101を形成していることである。上
記金属被膜10,中間金属被膜101は,Niメッキ及びAuメッ
キにより形成したNi−Auメッキよりなる。
また，該中間金属被膜101の上には，第２絶縁膜21及
び接着剤83を介してダム枠82が接合してある。また，中
間金属被膜101とスルーホール97のNi−Auメッキ層14と
の間には第１絶縁膜96が設けてある。また，スルーホー
ル97の内壁と上記Ni−Auメッキ層との間には，導体回路
91に連通する銅メッキ層917が被覆してある。また，絶
縁基板90の上面には，導体回路91,第１絶縁膜96が形成
してある。その他は，前記従来例の電子部品搭載用基板
と同様である。
び接着剤83を介してダム枠82が接合してある。また，中
間金属被膜101とスルーホール97のNi−Auメッキ層14と
の間には第１絶縁膜96が設けてある。また，スルーホー
ル97の内壁と上記Ni−Auメッキ層との間には，導体回路
91に連通する銅メッキ層917が被覆してある。また，絶
縁基板90の上面には，導体回路91,第１絶縁膜96が形成
してある。その他は，前記従来例の電子部品搭載用基板
と同様である。
次に，上記電子部品搭載用基板の製造法につき，第3A
図〜第3F図に示す。まず第3A図に示すごとく，ガラスエ
ポキシ樹脂の絶縁基板90にスルーホール97を穿設すると
共に，電子部品搭載部用の凹所95をザグリ加工する。
図〜第3F図に示す。まず第3A図に示すごとく，ガラスエ
ポキシ樹脂の絶縁基板90にスルーホール97を穿設すると
共に，電子部品搭載部用の凹所95をザグリ加工する。
次に，第3B図に示すごとく，絶縁基板90の全表面，即
ちスルーホール97,凹所95及び上，下表面に銅メッキ910
を被覆する。その後第3C図に示すごとく，パターン形成
のためのエッチングを行い，導体回路91,スルーホール
内の銅メッキ層917を形成する。
ちスルーホール97,凹所95及び上，下表面に銅メッキ910
を被覆する。その後第3C図に示すごとく，パターン形成
のためのエッチングを行い，導体回路91,スルーホール
内の銅メッキ層917を形成する。
次に，第3D図に示すごとく，上記エッチングによって
銅メッキ910が除去された部分，つまり導体回路91,スル
ーホール内銅メッキ層917以外の部分に第１絶縁膜96を
被覆する。第１絶縁膜としては，通常，ソルダーレジス
トマスクと呼ばれるエポキシ樹脂又はトリアジン樹脂を
用いた。
銅メッキ910が除去された部分，つまり導体回路91,スル
ーホール内銅メッキ層917以外の部分に第１絶縁膜96を
被覆する。第１絶縁膜としては，通常，ソルダーレジス
トマスクと呼ばれるエポキシ樹脂又はトリアジン樹脂を
用いた。
次に第3E図に示すごとく，導体回路91及び銅メッキ層
917の表面に,Niメッキ及びAuメッキを順次行って,Ni−A
uメッキ層を形成する。これにより，電子部品搭載部に
面している導体回路91の内周部分，即ち基端部に接続端
子用の金属被膜10が形成される。また，これと同時に，
該金属被膜10が延長されたごとく，導体回路の表面にNi
−Auメッキ層からなる中間金属被膜101が形成される。
即ち，導体回路91におけるダム枠接合部分に，中間金属
被膜101が同時形成される。
917の表面に,Niメッキ及びAuメッキを順次行って,Ni−A
uメッキ層を形成する。これにより，電子部品搭載部に
面している導体回路91の内周部分，即ち基端部に接続端
子用の金属被膜10が形成される。また，これと同時に，
該金属被膜10が延長されたごとく，導体回路の表面にNi
−Auメッキ層からなる中間金属被膜101が形成される。
即ち，導体回路91におけるダム枠接合部分に，中間金属
被膜101が同時形成される。
次に，第3F図に示すごとく，中間金属被膜101上のダ
ム枠接合部分に，第１絶縁膜と同様の第２絶縁膜21を被
覆する。そして，該第２絶縁膜21上には，接着剤83を介
して，ダム枠82を接合する。その後は，第１図，第２図
に示すごとく，常法により電子部品搭載部８に電子部品
80を搭載する。
ム枠接合部分に，第１絶縁膜と同様の第２絶縁膜21を被
覆する。そして，該第２絶縁膜21上には，接着剤83を介
して，ダム枠82を接合する。その後は，第１図，第２図
に示すごとく，常法により電子部品搭載部８に電子部品
80を搭載する。
上記のごとく，本例の電子部品搭載用基板において
は，導体回路91の表面に中間金属被膜101,絶縁膜21,接
着剤３を介してダム枠82を接合している。それ故，導体
回路91の表面は，中間金属被膜101によって被覆され，
導体回路91の強度が向上する。
は，導体回路91の表面に中間金属被膜101,絶縁膜21,接
着剤３を介してダム枠82を接合している。それ故，導体
回路91の表面は，中間金属被膜101によって被覆され，
導体回路91の強度が向上する。
また，該導体回路91は，熱膨張係数が比較的類似して
いるNi−Auメッキ層により覆われている。その為，該中
間金属被膜101が，導体回路91とダム枠82との間の熱衝
撃に対して，一種の緩衝層としての役割をする。
いるNi−Auメッキ層により覆われている。その為，該中
間金属被膜101が，導体回路91とダム枠82との間の熱衝
撃に対して，一種の緩衝層としての役割をする。
それ故，導体回路が細線化されても熱衝撃による応力
集中，ストレス発生が生ぜず，断線を生ずることがな
い。
集中，ストレス発生が生ぜず，断線を生ずることがな
い。
第１図〜第3F図は実施例の電子部品搭載用基板を示し，
第１図はその要部断面図，第２図は全体断面図，第3A図
〜第3F図は製造工程説明図，第４図及び第５図は従来の
電子部品搭載用基板を示し，第４図はその要部平面図，
第５図は要部断面図である。 10……接続端子用の金属被膜， 101……中間金属被膜， 21……第２絶縁膜， ８……電子部品搭載部， 80……電子部品,82……ダム枠， 90……絶縁基板,91……導体回路，
第１図はその要部断面図，第２図は全体断面図，第3A図
〜第3F図は製造工程説明図，第４図及び第５図は従来の
電子部品搭載用基板を示し，第４図はその要部平面図，
第５図は要部断面図である。 10……接続端子用の金属被膜， 101……中間金属被膜， 21……第２絶縁膜， ８……電子部品搭載部， 80……電子部品,82……ダム枠， 90……絶縁基板,91……導体回路，
Claims (1)
- 【請求項１】絶縁基板に形成した電子部品搭載部と，該
電子部品搭載部の周囲に基端部を有すると共に絶縁基板
上に延在形成した複数の導体回路と，該導体回路の先端
部に設けたスルーホールと， 上記基端部における導体回路の表面に設けた電子部品接
続端子用の金属被膜と，該金属被膜よりも外側の導体回
路表面に設けた封止樹脂流出防止用のダム枠とを有する
電子部品搭載用基板において， 上記ダム枠と導体回路との間には，該導体回路上に上記
接続端子用の金属被膜を延在して形成した中間金属被膜
を設けたことを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34332489A JP2739366B2 (ja) | 1989-12-29 | 1989-12-29 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34332489A JP2739366B2 (ja) | 1989-12-29 | 1989-12-29 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03203358A JPH03203358A (ja) | 1991-09-05 |
| JP2739366B2 true JP2739366B2 (ja) | 1998-04-15 |
Family
ID=18360645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34332489A Expired - Lifetime JP2739366B2 (ja) | 1989-12-29 | 1989-12-29 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2739366B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009865A (ja) * | 2010-06-23 | 2012-01-12 | Lg Innotek Co Ltd | セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法 |
-
1989
- 1989-12-29 JP JP34332489A patent/JP2739366B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009865A (ja) * | 2010-06-23 | 2012-01-12 | Lg Innotek Co Ltd | セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法 |
| US9337114B2 (en) | 2010-06-23 | 2016-05-10 | Lg Innotek Co., Ltd. | Ceramic board, method manufacturing thereof, image sensor package and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03203358A (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6316830B1 (en) | Bumpless flip chip assembly with strips and via-fill | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| US5731636A (en) | Semiconductor bonding package | |
| US5736789A (en) | Ball grid array casing for integrated circuits | |
| JP2004515077A (ja) | 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法 | |
| JP3039355B2 (ja) | フィルム回路の製造方法 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP3285017B2 (ja) | 半導体装置 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |