JP2733318B2 - Television signal processor - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、少なくともMUSE方式のテレビジョン信号と
飛越走査式NTSCテレビジョン信号とが受信可能なテレビ
ジョン信号処理装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal processing device capable of receiving at least a MUSE television signal and an interlaced scanning NTSC television signal.

従来の技術 従来のMUSE方式の諸元はアスペクト比5:3に基づいて
おり、BTA規格Ｓ−001のスタジオ規格（アスペクト比1
6:9）の映像をMUSE方式で欠落なしに伝送しようとする
と、事前に時間軸圧縮が必要となる。そこで、送信側で
時間軸圧縮し、受信側で時間軸伸張する方式が考えられ
ている。2. Description of the Related Art The specifications of a conventional MUSE system are based on an aspect ratio of 5: 3, and are based on a studio standard of BTA standard S-001 (aspect ratio of 1).
If you try to transmit 6: 9) video in the MUSE format without any loss, you need to compress the time axis in advance. Therefore, a method of compressing the time axis on the transmitting side and expanding the time axis on the receiving side has been considered.

このような時間軸変換機能を有するMUSE方式のテレビ
ジョン信号処理装置としては、第２図に示すような構成
のテレビジョン信号処理装置が考えられる。As a MUSE-type television signal processing device having such a time axis conversion function, a television signal processing device having a configuration as shown in FIG. 2 can be considered.

第２図に示したテレビジョン信号処理装置において、
MUSE信号処理回路１は、MUSE信号入力端子７に到来する
テレビジョン信号をＲ、Ｇ、Ｂの映像信号に変換し、導
線24、25および26を介してＲ信号時間軸伸張回路21、Ｇ
信号時間軸伸張回路22およびＢ信号時間軸伸張回路23に
それぞれ供給する。In the television signal processing device shown in FIG.
The MUSE signal processing circuit 1 converts the television signal arriving at the MUSE signal input terminal 7 into R, G, and B video signals, and outputs the R signal time axis expansion circuits 21 and G via conductors 24, 25, and 26.
The signals are supplied to a signal time base expansion circuit 22 and a B signal time base expansion circuit 23, respectively.

Ｒ信号時間軸伸張回路21は、MUSE信号処理回路１から
導線24を介して供給されるＲ信号に対して時間軸伸張処
理を施し、導線27を介してＲ信号出力端子９に供給す
る。同様にＧ信号時間軸伸張回路22、Ｂ信号時間軸伸張
回路23は、それぞれMUSE信号処理回路１から導線25、26
を介して供給されるＧ信号、Ｂ信号に対して時間軸伸張
処理を施し、導線28、29を介してＧ信号出力端子10、Ｂ
信号出力端子11にそれぞれ供給する。The R signal time axis expansion circuit 21 performs time axis expansion processing on the R signal supplied from the MUSE signal processing circuit 1 via the conductor 24, and supplies the R signal to the R signal output terminal 9 via the conductor 27. Similarly, the G signal time axis expansion circuit 22 and the B signal time axis expansion circuit 23 are connected to the conductors 25 and 26 from the MUSE signal processing circuit 1, respectively.
The G signal and the B signal supplied through the line are subjected to time axis expansion processing, and the G signal output terminals 10 and B are
The signals are supplied to the signal output terminals 11, respectively.

Ｒ信号時間軸伸張回路21、Ｇ信号時間軸伸張回路22、
Ｂ信号時間軸伸張回路23は、その構成ならびにその動作
は同じであるので、ここではＲ信号時間軸伸張回路21の
動作を12/11の時間軸伸張処理を施す場合について第３
図を用いて説明する。R signal time axis expansion circuit 21, G signal time axis expansion circuit 22,
The B signal time axis expansion circuit 23 has the same configuration and the same operation, and thus the operation of the R signal time axis expansion circuit 21 will be described in the third case in which the time axis expansion processing of 12/11 is performed.
This will be described with reference to the drawings.

MUSE信号処理回路１から供給される信号は略48（Mbp
s）のビットレートを持つ。このようなビットレートの
高い信号に対して信号処理を施す場合には、素子の動作
速度と処理の安定性から一般にＮ相並列処理が行われ
る。ここでは、Ｎ＝２の場合の２相並列処理を行った場
合について説明をする。The signal supplied from the MUSE signal processing circuit 1 is approximately 48 (Mbp
s) has a bit rate. When performing signal processing on such a signal with a high bit rate, N-phase parallel processing is generally performed from the operating speed of the element and the stability of processing. Here, a case in which two-phase parallel processing in the case of N = 2 is performed will be described.

第３図において、信号24、212、213、216、217、27は
第２図に示す導線24、212、213、216、217、27の信号を
示す。また、第３図の１マスが映像処理データの１クロ
ック期間に相当する。In FIG. 3, signals 24, 212, 213, 216, 217 and 27 indicate the signals of the conductors 24, 212, 213, 216, 217 and 27 shown in FIG. In addition, one cell in FIG. 3 corresponds to one clock period of the video processing data.

信号24は、MUSE信号処理回路１から供給されるビット
レート48.6（Mbps）のＲ信号であり、１ラインは1440個
の映像データで構成されている。すなわち、１水平期間
（第３図中の1Hに相当する）は略29.6（μｓ）となる。The signal 24 is an R signal having a bit rate of 48.6 (Mbps) supplied from the MUSE signal processing circuit 1, and one line is composed of 1440 video data. That is, one horizontal period (corresponding to 1H in FIG. 3) is approximately 29.6 (μs).

直並列変換回路211はこの48.6（Mbps）のＲ信号を48.
6/2（Mbps）の２相並列信号に変換し、導線212、213を
介してそれぞれラインメモリ214、215に供給する。した
がって第３図に示すように、信号212は信号24の第１ク
ロック、第３クロック、・・・、第1437クロック、第14
39クロックというように奇数番目のクロックの映像デー
タ列となり、信号213は信号24の第２クロック、第４ク
ロック、・・・、第1438クロック、第1440クロックとい
うように偶数番目のクロックの映像データ列となる。こ
のとき信号212、213ともビットレートは48.6/2（Mpb
s）、１ラインの映像データ数は720個となる。The serial-to-parallel conversion circuit 211 converts the 48.6 (Mbps) R signal to 48.
The signal is converted into a 6/2 (Mbps) two-phase parallel signal, and supplied to line memories 214 and 215 via conductors 212 and 213, respectively. Therefore, as shown in FIG. 3, the signal 212 is the first clock, the third clock,...
A video data stream of an odd-numbered clock such as 39 clocks, and a signal 213 is a video data of an even-numbered clock such as a second clock, a fourth clock,..., A 1438 clock, and a 1440 clock of the signal 24. Become a column. At this time, the bit rate of both signals 212 and 213 is 48.6 / 2 (Mpb
s) The number of video data per line is 720.

ラインメモリ214、215において、12/11の時間軸伸張
を施すために、導線212、213を介して供給される信号21
2、213をそれぞれ48.6/2（Mbps）のクロックでメモリに
書き込み、44.55/2（Mpbs）のクロックで読み出す。そ
して、それぞれ導線216、217を介してSW218に供給す
る。したがって、第３図に示すように信号216、217とも
ビットレートは44.55/2（Mpbs）となり、また１水平期
間は略29.6（μｓ）なので１ラインの映像データ数は66
0個となる。In the line memories 214 and 215, the signal 21 supplied via the conductors 212 and 213 for performing the time axis expansion of 12/11
2 and 213 are written to the memory with a clock of 48.6 / 2 (Mbps) and read out with a clock of 44.55 / 2 (Mpbs). Then, the power is supplied to the SW 218 via the conductors 216 and 217, respectively. Therefore, as shown in FIG. 3, the bit rates of both signals 216 and 217 are 44.55 / 2 (Mpbs), and one horizontal period is approximately 29.6 (μs), so that the number of video data per line is 66.
It becomes 0.

SW218は、導線216と導線217を介してラインメモリ21
4、215から供給される信号216、217を第３図に示す信号
27のようにクロック単位に順次切り換えて導線27を介し
てビットレート44.55（Mbps）、１ラインの映像データ
数1320個のＲ信号をＲ信号出力端子９に供給する。SW 218 is connected to line memory 21 via conductor 216 and conductor 217.
Signals 216 and 217 supplied from 4, 215 are signals shown in FIG.
27, the signal is sequentially switched in units of clocks, and an R signal having a bit rate of 44.55 (Mbps) and 1320 pieces of video data per line is supplied to the R signal output terminal 9 via the conducting wire 27.

このようにして、Ｒ信号時間軸伸張回路21は、MUSE信
号処理回路１から供給されるビットレート48.6（Mbp
s）、１ラインの映像データ数1440個のＲ信号に対して1
2/11の時間軸伸張処理を施し、ビットレート44.55（Mbp
s）、１ラインの映像データ数1320個のＲ信号としてＲ
信号出力端子９に供給する。Ｇ信号時間軸伸張回路22、
Ｂ信号時間軸伸張回路23もMUSE信号処理回路１から供給
されるＧ信号、Ｂ信号に対して全く同様の処理を行い、
ビットレート48.6（Mbps）、１ラインの映像データ数14
40個の映像信号に対し12/11の時間軸伸張処理を施し、
ビットレート44.55（Mbps）、１ラインの映像データ数1
320個の映像信号とする。In this manner, the R signal time base expansion circuit 21 outputs the bit rate 48.6 (Mbp) supplied from the MUSE signal processing circuit 1.
s) One R signal with 1440 video data lines
Performed 2/11 time axis expansion processing, and achieved a bit rate of 44.55 (Mbp
s) As an R signal of 1320 pieces of video data per line, R
It is supplied to the signal output terminal 9. G signal time axis expansion circuit 22,
The B signal time axis expansion circuit 23 performs exactly the same processing on the G signal and B signal supplied from the MUSE signal processing circuit 1,
Bit rate 48.6 (Mbps), number of video data per line 14
Perform 12/11 time axis expansion processing on 40 video signals,
Bit rate 44.55 (Mbps), 1 line of video data 1
There are 320 video signals.

一方、飛越走査式NTSCテレビジョン信号が受信できる
テレビジョン信号処理装置としては、第４図に示すよう
な構成のテレビジョン信号処理装置が考えられる。On the other hand, as a television signal processing device capable of receiving an interlaced scanning NTSC television signal, a television signal processing device having a configuration as shown in FIG. 4 can be considered.

第４図に示したテレビジョン信号処理装置において、
NTSC信号処理回路２は、NTSC信号入力端子８に供給され
る飛越走査式NTSCテレビジョン信号をＲ、Ｇ、Ｂの飛越
走査式NTSC映像信号に変換し、それぞれ導線34、35およ
び36を介してＲ信号走査変換回路31、Ｇ信号走査変換回
路32およびＢ信号走査変換回路33に供給する。In the television signal processing device shown in FIG.
The NTSC signal processing circuit 2 converts the interlaced scanning NTSC television signal supplied to the NTSC signal input terminal 8 into R, G, B interlaced scanning NTSC video signals, and via leads 34, 35 and 36, respectively. The signals are supplied to the R signal scan conversion circuit 31, the G signal scan conversion circuit 32, and the B signal scan conversion circuit 33.

Ｒ信号走査変換回路31、Ｇ信号走査変換回路32および
Ｂ信号走査変換回路33は、NTSC信号処理回路２から導線
34、35および36を介して供給されるＲ、Ｇ、Ｂの飛越走
査式信号をそれぞれ順次走査変換し、それぞれＲ信号出
力端子９、Ｇ信号出力端子10、およびＢ信号出力端子11
に供給する。Ｒ信号走査変換回路31、Ｇ信号走査変換回
路32およびＢ信号走査変換回路33は、その構成並びに動
作は同じであるので、ここではＲ信号走査変換回路31の
動作について第５図を用いて説明する。The R signal scan conversion circuit 31, the G signal scan conversion circuit 32, and the B signal scan conversion circuit 33
The R, G, and B interlaced scanning signals supplied via 34, 35, and 36 are sequentially scanned and converted, and the R signal output terminal 9, the G signal output terminal 10, and the B signal output terminal 11, respectively.
To supply. The R signal scan conversion circuit 31, the G signal scan conversion circuit 32, and the B signal scan conversion circuit 33 have the same configuration and operation, so the operation of the R signal scan conversion circuit 31 will be described with reference to FIG. I do.

第５図において、信号34、312、313、316、317、37は
第４図に示す導線34、312、313、316、317、37の信号を
示す。また、第５図の１マスが１水平期間（第５図中の
1H）に相当する。In FIG. 5, signals 34, 312, 313, 316, 317, and 37 indicate signals of the conductors 34, 312, 313, 316, 317, and 37 shown in FIG. In addition, one cell in FIG. 5 corresponds to one horizontal period (in FIG. 5,
1H).

信号34は、NTSC信号処理回路２から供給されるビット
レート4fsc（bps）（fscは色副搬送波の周波数）のＲ信
号である。The signal 34 is an R signal having a bit rate of 4fsc (bps) (fsc is the frequency of the color subcarrier) supplied from the NTSC signal processing circuit 2.

SW311は、ｎ−１番目の走査線（第５図中のｎ−1H）
では、NTSC信号処理回路２とラインメモリ314とを結合
し、導線312を介して信号34をラインメモリ314に供給す
る。つぎのｎ番目の走査線（第５図中のnH）では、NTSC
信号処理回路２とラインメモリ315とを結合し、導線313
を介して信号34をラインメモリ315に供給する。この動
作を走査線単位に順次繰り返す。したがって、信号312
は信号34の・・・、ｎ−1H、ｎ＋1H、・・・の１走査線
おきの映像データとなり、信号313は信号34の・・・、
ｎ−2H、nH、ｎ＋2H、・・・の１走査線おきの映像デー
タとなる。SW311 is the (n-1) th scanning line (n-1H in FIG. 5)
Then, the NTSC signal processing circuit 2 and the line memory 314 are connected, and the signal 34 is supplied to the line memory 314 via the conductor 312. In the next n-th scanning line (nH in FIG. 5), NTSC
The signal processing circuit 2 and the line memory 315 are connected to each other,
Is supplied to the line memory 315 via the. This operation is sequentially repeated for each scanning line. Therefore, signal 312
.., N−1H, n + 1H,.
.. are video data for every other scanning line of n−2H, nH, n + 2H,.

ラインメモリ314は、導線312を介して供給される信号
312をｎ−１番目の走査線では、4fsc（bps）のクロック
でメモリに書き込み、つぎのｎ番目の走査線では、ｎ−
１番目の走査線でメモリに書き込まれた映像データを8f
sc（bps）のクロックで読み出すように動作する。そし
て、導線316を介してSW318に供給する。したがって、信
号316は、ｎ番目の走査線ではｎ−１番目の走査線の映
像データが２回、ｎ＋２番目の走査線ではｎ＋１番目の
走査線の映像データが２回というように１走査線おきに
１走査線前の映像データが２度入ったものとなる。Line memory 314 is a signal supplied via conductor 312
312 is written to the memory at a clock of 4 fsc (bps) in the (n-1) th scanning line, and in the next n-th scanning line, n-
The video data written to the memory by the first scanning line is 8f
It operates so as to read with a clock of sc (bps). Then, the power is supplied to the SW 318 via the conductor 316. Therefore, the signal 316 is generated every other scan line such that the video data of the (n-1) th scan line is twice in the nth scan line and the video data of the (n + 1) th scan line is twice in the (n + 2) th scan line. , The image data one scanning line before is contained twice.

ラインメモリ315はラインメモリ314と全く動作は同じ
で、ｎ−１番目の走査線ではｎ−２番目の走査線の映像
データが２回、ｎ＋１番目の走査線ではｎ番目の走査線
の映像データが２回というように１走査線おきに１走査
線前の映像データが２度入った信号317をSW318に供給す
る。The operation of the line memory 315 is exactly the same as that of the line memory 314. The video data of the (n-2) th scanning line is twice in the (n-1) th scanning line, and the video data of the nth scanning line is in the (n + 1) th scanning line. Is supplied twice to the SW 318 such that the video data of the previous scanning line is input twice every other scanning line, such as twice.

SW318は、導線316、317を介して供給される信号316、
317を走査線ごとに切り換えて１走査線前の映像データ
が２度入った信号37をＲ信号出力端子９に供給する。SW 318 is a signal 316 provided via conductors 316, 317,
317 is switched for each scanning line, and a signal 37 containing twice the video data of the previous scanning line is supplied to the R signal output terminal 9.

このようにして、Ｒ信号走査変換回路31は、NTSC信号
処理回路２から供給される飛越走査式Ｒ信号を順次走査
変換する。Ｇ信号走査変換回路32、Ｂ信号走査変換回路
33もNTSC信号処理回路２から供給される飛越走査式Ｇ信
号、Ｂ信号に対し全く同様の処理を施し、飛越走査式信
号を順次走査変換する。In this way, the R signal scan conversion circuit 31 sequentially scan-converts the interlaced scan R signal supplied from the NTSC signal processing circuit 2. G signal scan conversion circuit 32, B signal scan conversion circuit
33 also performs exactly the same processing on the interlaced scanning G signal and B signal supplied from the NTSC signal processing circuit 2 and sequentially scan-converts the interlaced scanning signal.

発明が解決しようとする課題 しかしながら前記のような構成では、MUSE方式のテレ
ビジョン信号処理装置と飛越走査式NTSCテレビジョン信
号が受信できるテレビジョン信号処理装置とには相互に
互換性がない。近い将来、MUSE方式のテレビジョン信号
の放送が開始された場合には、両方式のテレビジョン信
号が受信可能なテレビジョン信号処理装置が要求され
る。このようなテレビジョン信号処理装置において単に
第２図に示したテレビジョン信号処理装置と第４図に示
したテレビジョン信号処理装置とを独立に配置するので
は回路規模が増大し、また、コスト高にもなるという課
題を有していた。However, in the above configuration, the MUSE-type television signal processing device and the television signal processing device capable of receiving the interlaced scanning NTSC television signal are not compatible with each other. In the near future, when broadcasting of a MUSE-type television signal is started, a television signal processing device capable of receiving both types of television signals is required. In such a television signal processing device, simply arranging the television signal processing device shown in FIG. 2 and the television signal processing device shown in FIG. 4 independently increases the circuit scale and costs. There was a problem that it would be high.

本発明はかかる点に鑑み、MUSE方式のテレビジョン信
号が受信できるテレビジョン信号処理装置の時間軸変換
処理に用いるラインメモリと飛越走査式NTSCテレビジョ
ン信号が受信できるテレビジョン信号処理装置の走査変
換処理に用いるラインメモリとを共用することにより、
従来よりも小さな装置規模で、MUSE方式のテレビジョン
信号と飛越走査式NTSCテレビジョン信号とが受信可能な
テレビジョン信号処理装置を提供することを目的とす
る。In view of the foregoing, the present invention provides a line memory used for time axis conversion processing of a television signal processing device capable of receiving a MUSE television signal and a scan conversion of a television signal processing device capable of receiving an interlaced scanning NTSC television signal. By sharing the line memory used for processing,
It is an object of the present invention to provide a television signal processing apparatus capable of receiving a MUSE system television signal and an interlaced scanning NTSC television signal on a smaller device scale than before.

課題を解決するための手段 本発明は、MUSE信号入力端子に到来するMUSE方式のテ
レビジョン信号をデコードするMUSE信号処理手段と、NT
SC信号入力端子に到来する飛越走査式NTSCテレビジョン
信号をデコードするNTSC信号処理手段と、MUSE信号処理
手段の出力信号とNTSC信号処理手段の出力信号とを切り
換えて出力する第１切換手段と、第１切換手段の出力信
号が供給される信号変換手段とを備えるものである。Means for Solving the Problems The present invention provides a MUSE signal processing means for decoding a MUSE system television signal arriving at a MUSE signal input terminal,
NTSC signal processing means for decoding an interlaced scanning NTSC television signal arriving at the SC signal input terminal; first switching means for switching and outputting an output signal of the MUSE signal processing means and an output signal of the NTSC signal processing means; Signal conversion means to which an output signal of the first switching means is supplied.

作用 本発明は前記した構成により、MUSE信号処理手段は、
MUSE信号入力端子に供給されるテレビジョン信号をＲ、
Ｇ、Ｂの映像信号に変換する。Operation The present invention has the above-described configuration, and the MUSE signal processing unit includes:
The television signal supplied to the MUSE signal input terminal is R,
It is converted into G and B video signals.

NTSC信号処理手段は、NTSC信号入力端子に供給される
飛越走査式NTSCテレビジョン信号をＲ、Ｇ、Ｂの飛越走
査式NTSC映像信号に変換する。The NTSC signal processing means converts the interlaced scanning NTSC television signal supplied to the NTSC signal input terminal into R, G, B interlaced scanning NTSC video signals.

信号変換手段は、第１切換手段がMUSE信号処理手段の
出力信号を選択した場合には、第１切換手段の出力信号
に対し時間軸変換処理を施す。一方、第１切換手段がNT
SC信号処理手段の出力信号を選択した場合には、第１切
換手段の出力信号の飛越走査式NTSC映像信号を順次走査
変換する。When the first switching means selects the output signal of the MUSE signal processing means, the signal conversion means performs a time axis conversion process on the output signal of the first switching means. On the other hand, if the first switching means is NT
When the output signal of the SC signal processing means is selected, the interlaced scanning NTSC video signal of the output signal of the first switching means is sequentially scan-converted.

実施例 以下本発明の実施例について図面を参照して詳細に説
明するが、従来例を示した第２図および第４図とその目
的および動作が同じものについては同一番号を付して詳
細な説明は省略する。Embodiments Embodiments of the present invention will be described below in detail with reference to the drawings. The same reference numerals are used for the same objects and operations as those shown in FIGS. Description is omitted.

第１図は本発明の実施例におけるテレビジョン信号処
理装置のブロック図を示すものである。FIG. 1 is a block diagram showing a television signal processing apparatus according to an embodiment of the present invention.

第１図において、MUSE方式のテレビジョン信号を受信
する場合には、第１切換回路３はMUSE信号処理回路１の
Ｒ、Ｇ、Ｂ映像信号を選択し、導線12、13、14を介して
Ｒ信号変換回路４、Ｇ信号変換回路５、Ｂ信号変換回路
６にそれぞれ供給する。In FIG. 1, when receiving a television signal of the MUSE system, the first switching circuit 3 selects the R, G, and B video signals of the MUSE signal processing circuit 1 via the conductors 12, 13, and 14. The signals are supplied to the R signal conversion circuit 4, the G signal conversion circuit 5, and the B signal conversion circuit 6, respectively.

Ｒ信号変換回路４は、第２切換回路401と、ラインメ
モリ404と、ラインメモリ405と、第３切換回路408とに
より構成され、以下に説明するようにして第１切換回路
３から供給されるＲ信号に対し時間軸伸張処理を施す。The R signal conversion circuit 4 includes a second switching circuit 401, a line memory 404, a line memory 405, and a third switching circuit 408, and is supplied from the first switching circuit 3 as described below. The R signal is subjected to time axis expansion processing.

第２切換回路401は第１切換回路３から導線12を介し
て供給される48.6（Mbps）のＲ信号（第３図に示す信号
24と同様の映像データ）を48.6/2（Mbps）の２相並列信
号に変換し、導線402、403を介してそれぞれラインメモ
リ404、405に供給する。したがって信号402は第３図に
示す信号212と同じ映像データ列となり、信号403は信号
213と同じ映像データ列となる。The second switching circuit 401 outputs a 48.6 (Mbps) R signal (signal shown in FIG. 3) supplied from the first switching circuit 3 through the conducting wire 12.
24) is converted into a 48.6 / 2 (Mbps) two-phase parallel signal and supplied to line memories 404 and 405 via conductors 402 and 403, respectively. Therefore, the signal 402 is the same video data sequence as the signal 212 shown in FIG.
This is the same video data sequence as 213.

ラインメモリ404、405は、導線402、403を介して供給
される信号402、403をそれぞれ48.6/2（Mbps）のクロッ
クでメモリに書き込み、44.55/2（Mbps）のクロックで
読み出すように動作し、12/11の時間軸伸張処理を施
す。したがって、信号406、407は第３図の信号216、217
と同じ映像データ列となる。そして、それぞれ導線40
6、407を介して第３切換回路408に供給する。The line memories 404 and 405 operate to write the signals 402 and 403 supplied via the conductors 402 and 403 to the memory with a clock of 48.6 / 2 (Mbps) and read the signals with a clock of 44.55 / 2 (Mbps). , 12/11 time axis expansion processing. Therefore, signals 406 and 407 are signals 216 and 217 of FIG.
Is the same video data sequence as And each conductor 40
The signal is supplied to the third switching circuit 408 via 6, 407.

第３切換回路408は、導線406と導線407を介してライ
ンメモリ404、405から供給される信号406、407を第３図
に示す信号27と同様にクロック単位に順次切り換えて導
線15を介してＲ信号出力端子９に供給する。The third switching circuit 408 sequentially switches the signals 406 and 407 supplied from the line memories 404 and 405 via the conductor 406 and the conductor 407 in clock units in the same manner as the signal 27 shown in FIG. The signal is supplied to the R signal output terminal 9.

このようにして、Ｒ信号変換回路４はＲ信号時間軸伸
張回路21と全く同様の時間軸伸張処理を第１切換回路３
から供給されるＲ信号に対して施す。In this manner, the R signal conversion circuit 4 performs the same time axis expansion processing as the R signal time axis expansion circuit 21 on the first switching circuit 3.
Is applied to the R signal supplied from.

Ｇ信号変換回路５、Ｂ信号変換回路６の構成およびそ
の動作はＲ信号変換回路４と同じであり、それぞれＧ信
号時間軸伸張回路22、Ｂ信号時間軸伸張回路23と同様の
時間軸伸張処理を第１切換回路１から供給されるＧ信
号、Ｂ信号に対して施す。The configurations and operations of the G signal conversion circuit 5 and the B signal conversion circuit 6 are the same as those of the R signal conversion circuit 4, and the same time axis expansion processing as the G signal time axis expansion circuit 22 and the B signal time axis expansion circuit 23, respectively. Is applied to the G signal and the B signal supplied from the first switching circuit 1.

一方、NTSCテレビジョン信号を受信する場合には、第
１切換回路３はNTSC信号処理回路２からのＲ、Ｇ、Ｂ飛
越走査式信号を選択し、導線12、13、14を介してＲ信号
変換回路４、Ｇ信号変換回路５、Ｂ信号変換回路６にそ
れぞれ供給する。On the other hand, when receiving an NTSC television signal, the first switching circuit 3 selects the R, G, B interlaced scanning type signal from the NTSC signal processing circuit 2 and outputs the R signal via the conductors 12, 13, and 14. The signals are supplied to the conversion circuit 4, the G signal conversion circuit 5, and the B signal conversion circuit 6, respectively.

Ｒ信号変換回路４において、第２切換回路401は、ｎ
−１番目の走査線では、第１切換回路３とラインメモリ
404とを結合し、導線402を介してＲ信号（第５図に示す
信号34と同様の映像データ）をラインメモリ404に供給
する。つぎのｎ番目の走査線では、NTSC信号処理回路２
とラインメモリ405とを結合し、導線403を介してＲ信号
をラインメモリ405に供給する。この動作を走査線ごと
に順次繰り返す。したがって、信号402は信号312と同様
の１走査線おきの映像データとなり、信号403は信号313
と同様の１走査線おきの映像データとなる。In the R signal conversion circuit 4, the second switching circuit 401
In the first scanning line, the first switching circuit 3 and the line memory
404, and supplies an R signal (video data similar to the signal 34 shown in FIG. 5) to the line memory 404 via the conductive line 402. In the next n-th scanning line, the NTSC signal processing circuit 2
And the line memory 405, and supplies an R signal to the line memory 405 via the conducting wire 403. This operation is sequentially repeated for each scanning line. Therefore, the signal 402 becomes video data of every other scanning line, similar to the signal 312, and the signal 403 becomes the signal 313.
Is the video data of every other scanning line.

ラインメモリ404は、導線402を介して供給される信号
402をｎ−１番目の走査線では、4fsc（bps）のクロック
でメモリに書き込み、つぎのｎ番目の走査線では、ｎ−
１番目の走査線でメモリに書き込まれた映像データを8f
sc（bps）のクロックで読み出すように動作する。そし
て、導線406を介して第３切換回路408に供給する。した
がって、信号406は、ｎ番目の走査線ではｎ−１番目の
走査線の映像データが２回、ｎ＋２番目の走査線ではｎ
＋１番目の走査線の映像データが２回というように信号
316と同様の信号となる。The line memory 404 receives a signal supplied through the conductor 402.
402 is written to the memory at a clock of 4 fsc (bps) in the (n-1) th scanning line, and in the next n-th scanning line, n-
The video data written to the memory by the first scanning line is 8f
It operates so as to read with a clock of sc (bps). Then, the power is supplied to the third switching circuit 408 via the conductor 406. Therefore, the signal 406 indicates that the video data of the (n-1) th scanning line is twice in the nth scanning line and n is the n + 2th scanning line.
A signal that the video data of the + 1st scanning line is twice
The signal is the same as 316.

ラインメモリ405はラインメモリ404と全く動作は同じ
で、ｎ−１番目の走査線ではｎ−２番目の走査線の映像
データが２回、ｎ＋１番目の走査線ではｎ番目の走査線
の映像データが２回というように信号317と同様の信号
となる。The operation of the line memory 405 is exactly the same as that of the line memory 404. The video data of the (n-2) th scanning line is twice in the (n-1) th scanning line, and the video data of the nth scanning line is in the (n + 1) th scanning line. Is twice, so that the signal is the same as the signal 317.

第３切換回路408は、導線406、407を介して供給され
る信号406、407を走査線ごとに切り換えて第５図に示す
信号37と同様のＲ信号を導線15を介してＲ信号出力端子
９に供給する。The third switching circuit 408 switches the signals 406 and 407 supplied via the conductors 406 and 407 for each scanning line, and outputs an R signal similar to the signal 37 shown in FIG. 9.

このようにして、Ｒ信号変換回路４はＲ信号走査変換
回路31と全く同様の走査変換処理を第１切換回路３から
供給されるＲ信号に対して施す。In this way, the R signal conversion circuit 4 performs exactly the same scan conversion processing as the R signal scan conversion circuit 31 on the R signal supplied from the first switching circuit 3.

Ｇ信号変換回路５、Ｂ信号変換回路６の構成およびそ
の動作はＲ信号変換回路４と同じであり、以上説明した
のと同様にしてそれぞれＧ信号走査変換回路32、Ｂ信号
走査変換回路33と同様の走査変換処理を第１切換回路３
から供給されるＧ信号、Ｂ信号に対してそれぞれ施す。The configurations and operations of the G signal conversion circuit 5 and the B signal conversion circuit 6 are the same as those of the R signal conversion circuit 4, and the G signal scan conversion circuit 32, the B signal scan conversion circuit 33 and the The same scan conversion processing is performed by the first switching circuit 3
Are applied to the G signal and the B signal supplied from the respective devices.

以上のようにこの実施例によれば、第１切換回路３
と、第２切換回路401と、第３切換回路408とを設けるこ
とにより、ラインメモリ404とラインメモリ405をMUSE方
式のテレビジョン信号受信時と飛越走査式NTSCテレビジ
ョン信号受信受信時とに共用することができ、従来より
も小さな装置規模で、MUSE方式のテレビジョン信号と飛
越走査式NTSCテレビジョン信号とを受信することができ
る。As described above, according to this embodiment, the first switching circuit 3
And the second switching circuit 401 and the third switching circuit 408, so that the line memory 404 and the line memory 405 can be shared when receiving a MUSE television signal and when receiving an interlaced scanning NTSC television signal. This makes it possible to receive a MUSE system television signal and an interlaced scanning NTSC television signal on a smaller device scale than before.

なお、時間軸変換処理において、本実施例では12/11
の時間軸伸張処理の場合について説明を行ったが、時間
軸伸張、時間軸圧縮に関わらずその他の変換比に対して
も本実施例の構成がそのまま有効であることは言うまで
もない。In the time axis conversion process, in the present embodiment, 12/11
Although the case of the time axis expansion processing has been described, it goes without saying that the configuration of the present embodiment is effective as it is for other conversion ratios regardless of time axis expansion and time axis compression.

また、本文では特にはふれなかったが、第１切換回路
３、第２切換回路401、ラインメモリ404、405、第３切
換回路408等を上述の説明のように制御するための制御
手段が必要であることは言うまでもない。Although not described in the text, control means for controlling the first switching circuit 3, the second switching circuit 401, the line memories 404 and 405, the third switching circuit 408, and the like as described above is necessary. Needless to say,

発明の効果 以上説明したように、本発明によれば、MUSE方式のテ
レビジョン信号と飛越走査式NTSCテレビジョン信号とが
受信できるテレビジョン信号処理装置を従来よりも小さ
な装置規模で構成することができ、その実用的効果は大
きい。Effects of the Invention As described above, according to the present invention, a television signal processing device capable of receiving a MUSE system television signal and an interlaced scanning NTSC television signal can be configured with a smaller device size than before. Yes, its practical effect is great.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例におけるテレビジョン信号処
理装置のブロック図、第２図は従来例の時間軸伸張機能
を有するMUSE方式のテレビジョン信号処理装置のブロッ
ク図、第３図は第２図のＲ信号時間軸伸張回路21の動作
を説明するためのタイミングチャート、第４図は飛越走
査式NTSCテレビジョン信号を受信できるテレビジョン信
号処理装置のブロック図、第５図は第４図のＲ信号走査
変換回路31の動作を説明するためのタイミングチャート
である。 １……MUSE信号処理回路、２……NTSC信号処理回路、３
……第１切換回路、４……Ｒ信号変換回路、５……Ｇ信
号変換回路、６……Ｂ信号変換回路、401……第２切換
回路、404、405……ラインメモリ、408……第３切換回
路。FIG. 1 is a block diagram of a television signal processing device according to an embodiment of the present invention, FIG. 2 is a block diagram of a conventional MUSE-type television signal processing device having a time axis expansion function, and FIG. FIG. 2 is a timing chart for explaining the operation of the R signal time base expansion circuit 21, FIG. 4 is a block diagram of a television signal processing apparatus capable of receiving an interlaced scanning NTSC television signal, and FIG. 5 is FIG. 6 is a timing chart for explaining the operation of the R signal scan conversion circuit 31 of FIG. 1 ... MUSE signal processing circuit, 2 ... NTSC signal processing circuit, 3
... A first switching circuit, 4... An R signal conversion circuit, 5... A G signal conversion circuit, 6... A B signal conversion circuit, 401... A second switching circuit, 404 and 405. Third switching circuit.

フロントページの続き (72)発明者 二宮 佑一 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 大村 俊郎 東京都渋谷区神南２丁目２番１号 日本 放送協会放送センター内 (72)発明者 三橋 哲雄 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内Continued on the front page (72) Inventor Yuichi Ninomiya 1-10-11 Kinuta, Setagaya-ku, Tokyo Inside the Japan Broadcasting Corporation Research Institute of Broadcasting (72) Inventor Toshiro Omura 2-2-1 Jinnan, Shibuya-ku, Tokyo Japan Broadcasting Corporation Inside the Broadcasting Center (72) Inventor Tetsuo Mitsuhashi 1-10-11 Kinuta, Setagaya-ku, Tokyo Japan Broadcasting Corporation Research Institute of Broadcasting Technology

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】MUSE信号入力端子に到来するMUSE方式のテ
レビジョン信号をデコードするMUSE信号処理手段と、NT
SC信号入力端子に到来する飛越走査式NTSCテレビジョン
信号をデコードするNTSC信号処理手段と、MUSE信号処理
手段の出力信号とNTSC信号処理手段の出力信号とを切り
換えて出力する第１切換手段と、第１切換手段の出力信
号が供給される信号変換手段とを備え、前記信号変換手
段は、前記第１切換手段がMUSE信号処理手段の出力信号
を選択した場合には、第１切換手段の出力信号に対し時
間軸変換処理を施し、前記第１切換手段がNTSC信号処理
手段の出力信号を選択した場合には、前記第１切換手段
の出力信号である飛越走査式NTSC映像信号を順次走査変
換する走査変換処理を施すことを特徴とするテレビジョ
ン信号処理装置。1. A MUSE signal processing means for decoding a MUSE television signal arriving at a MUSE signal input terminal;
NTSC signal processing means for decoding an interlaced scanning NTSC television signal arriving at the SC signal input terminal; first switching means for switching and outputting an output signal of the MUSE signal processing means and an output signal of the NTSC signal processing means; Signal conversion means to which an output signal of the first switching means is supplied, wherein the signal conversion means outputs the signal of the first switching means when the first switching means selects the output signal of the MUSE signal processing means. When the signal is subjected to a time axis conversion process and the first switching means selects the output signal of the NTSC signal processing means, the interlaced scanning type NTSC video signal, which is the output signal of the first switching means, is sequentially scanned and converted. A television signal processing device that performs a scan conversion process. 【請求項２】信号変換手段は、前記第１切換手段の出力
信号を切り換える第２切換手段と、第２切換手段の出力
信号を記憶する複数のラインメモリと、複数のラインメ
モリの出力信号を切り換える第３切換手段とを備え、前
記第２切換手段は、前記第１切換手段がMUSE信号処理手
段の出力信号を選択した場合には、クロック単位で第１
切換手段と前記複数のラインメモリとの結合を切り換
え、前記第１切換手段がNTSC信号処理手段の出力信号を
選択した場合には、走査線単位で第１切換手段と前記複
数のラインメモリとの結合を順次切り換えることを特徴
とする請求項１記載のテレビジョン信号処理装置。2. The signal conversion means includes: a second switching means for switching an output signal of the first switching means; a plurality of line memories for storing output signals of the second switching means; Switching means for switching, when the first switching means selects an output signal of the MUSE signal processing means, the first switching means switches the first signal in clock units.
When the coupling between the switching unit and the plurality of line memories is switched, and the first switching unit selects the output signal of the NTSC signal processing unit, the first switching unit and the plurality of line memories are connected in units of scanning lines. 2. The television signal processing apparatus according to claim 1, wherein the connection is sequentially switched.