JP2727626B2 - Ceramic capacitor and method of manufacturing the same - Google Patents
Ceramic capacitor and method of manufacturing the sameInfo
- Publication number
- JP2727626B2 JP2727626B2 JP1036757A JP3675789A JP2727626B2 JP 2727626 B2 JP2727626 B2 JP 2727626B2 JP 1036757 A JP1036757 A JP 1036757A JP 3675789 A JP3675789 A JP 3675789A JP 2727626 B2 JP2727626 B2 JP 2727626B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- mol
- varistor
- sio
- srtio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズ
や高周波のノイズを吸収する働きをし、一方パルスや静
電気などの高い電圧が侵入した時はバリスタ機能を発揮
し、電子機器で発生するノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護することもでき
るセラミックコンデンサ及びその製造方法に関するもの
である。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally functions as a capacitor to absorb low-voltage noise and high-frequency noise, while providing a varistor function when a high voltage such as a pulse or static electricity enters. The present invention relates to a ceramic capacitor capable of protecting semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity generated in the electronic equipment, and a method for manufacturing the same.
従来の技術 電子機器は多機能化，軽薄短小化を実現するためにI
C,LSIなどの半導体素子が広く用いられ、それに伴って
機器のノイズ耐力は低下しつつある。そこで、このよう
な電子機器のノイズ耐力を確保するために、各種IC,LSI
の電源ラインに、バイパスコンデンサとしてフィルムコ
ンデンサ、積層セラミックコンデンサ，半導体セラミッ
クコンデンサなどが使用されている。しかし、これらの
コンデンサは、電圧の低いノイズや高周波のノイズの吸
収に対しては優れた性能を示すが、それ自体に高い電圧
を持つパルスや静電気を吸収する機能を持たないため、
パルスや静電気が侵入すると、機器の誤動作や半導体の
破壊、さらにはコンデンサの破壊を起こすことが大きな
問題となっている。そこでこのような用途に、ノイズ吸
収性が良好で温度や周波数に対しても安定していること
に加えて、高いパルス耐力と優れたパルス吸収性を持つ
新しいタイプのコンデンサとして、SrTiO3系半導体セラ
ミックコンデンサにバリスタ機能を持たせた粒界絶縁型
半導体セラミックコンデンサ（以下、バリスタ機能付き
セラミックコンデンサという）が開発され、すでに特開
昭57−27001号公報，特開昭57−35303号公報などにより
提供されている。このバリスタ機能付きセラミックコン
デンサは、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収するが、パルスや静電気などの高
い電圧が侵入した時はバリスタとして機能し、電子機器
で発生するノイズ，パルス，静電気などの異常電圧から
半導体及び電子機器を保護するという特徴を有してお
り、その使用はますます拡大されている。2. Description of the Related Art In order to realize multifunctional, light, thin and compact electronic devices,
Semiconductor devices such as C and LSI are widely used, and accordingly, the noise immunity of devices is decreasing. In order to ensure the noise immunity of such electronic devices, various ICs and LSIs
In such power supply lines, film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors and the like are used as bypass capacitors. However, these capacitors exhibit excellent performance in absorbing low-voltage noise and high-frequency noise, but do not have the function of absorbing high-voltage pulses or static electricity.
When a pulse or static electricity enters, a major problem is that malfunction of equipment, destruction of a semiconductor, and destruction of a capacitor are caused. Therefore, for such applications, in addition to good noise absorption and stability over temperature and frequency, a new type of capacitor with high pulse strength and excellent pulse absorption is used as a SrTiO 3 based semiconductor. A grain boundary insulating semiconductor ceramic capacitor having a varistor function in a ceramic capacitor (hereinafter referred to as a varistor function-equipped ceramic capacitor) has been developed, and has already been disclosed in Japanese Patent Application Laid-Open Nos. Provided. This ceramic capacitor with a varistor function normally absorbs low-voltage noise and high-frequency noise as a capacitor, but functions as a varistor when a high voltage such as a pulse or static electricity enters, and generates noise and pulse generated in electronic equipment. It has the feature of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is being expanded more and more.
一方、電子部品分野においては、軽薄短小化，高性能
化がますます進み、このバリスタ機能付きセラミックコ
ンデンサに至っても、小型化，高性能化の要請が強まっ
ている。しかし、従来のバリスタ機能付きセラミックコ
ンデンサは単板型であるため、小型化すると電極面積が
小さくなり、その結果として容量が低下したり、信頼性
が低下するという問題を招くことになる。従って、その
解決策として、電極面積がかせげる積層化への展開が予
想される。しかし、バリスタ機能付きセラミックコンデ
ンサは、通常、SrTiO3系半導体素子の表面に酸化物を塗
布し、熱拡散により粒界層を絶縁化する工程を有するた
め、一般に用いられているBaTiO3系積層セラミックコン
デンサと比べ、内部電極と同時に焼成して積層型のバリ
スタ機能付きコンデンサ（以下、バリスタ機能付き積層
セラミックコンデンサという）を形成することは非常に
困難であると考えられていた。On the other hand, in the field of electronic components, lighter, thinner, smaller, and higher performance have been increasingly promoted, and even with this varistor function-equipped ceramic capacitor, demands for smaller size and higher performance have been increasing. However, since the conventional ceramic capacitor with a varistor function is of a single-plate type, if the size is reduced, the area of the electrode is reduced, and as a result, there is a problem that the capacity is reduced and the reliability is reduced. Therefore, as a solution to this, it is expected to expand to a lamination in which the electrode area can be reduced. However, the ceramic capacitor with varistor function, usually coated with oxide on the surface of the SrTiO 3 based semiconductor device, since a step of insulating the grain boundary layer by thermal diffusion, BaTiO 3 based layered ceramic generally used It has been considered that it is extremely difficult to form a multilayer capacitor with a varistor function (hereinafter, referred to as a multilayer ceramic capacitor with a varistor function) by firing at the same time as the internal electrodes as compared with the capacitor.
そこで、同時焼成の問題点を解決する手法として、特
開昭54−53248号公報，特開昭54−53250号公報などを応
用し、内部電極に当たる部分に有機バインダー量を多く
したセラミックペーストを印刷し、この部分が焼結過程
で多孔層を形成し、焼結した後にその多孔層に適当な圧
力下で導電性金属を注入させる方法、または、メッキ法
や溶融法によって内部電極を形成し、バリスタ機能付き
積層セラミックコンデンサを形成させる方法が開発，提
供されている。しかし、これらはプロセス的にかなり困
難であり、未だに実用化へのレベルに達していない。Therefore, as a method of solving the problem of co-firing, JP-A-54-53248 and JP-A-54-53250 are applied, and a ceramic paste with a large amount of organic binder is printed on a portion corresponding to an internal electrode. Then, this part forms a porous layer in the sintering process, and after sintering, a method of injecting a conductive metal into the porous layer under an appropriate pressure, or forming an internal electrode by a plating method or a melting method, A method for forming a multilayer ceramic capacitor with a varistor function has been developed and provided. However, these are quite difficult in terms of process and have not yet reached the level of practical use.
また、特開昭59−215701号公報に、非酸化雰囲気中で
仮焼した粉末を原料にした生シートの上に粒界層を絶縁
化することが可能な熱拡散物質を混入した導電性ペース
トを印刷し、酸化性雰囲気中で焼結させる方法、さらに
特開昭63−219115号公報に、予め半導体化させた粉末を
主成分とし、それに絶縁層を形成させるための酸化剤及
びガラス成分を含む拡散剤を混合した生シートと、内部
電極を交互に積層した成型体を、空気中または酸化雰囲
気中で焼成する方法が報告されている。しかし、これら
の方法では焼成温度が1000〜1200℃と比較的低く、セラ
ミックの焼結が起こりにくいため、結晶粒子は面接触し
にくく、出来上がった素子は、完全な焼結体に至ってい
ないため、容量が低く、かつバリスタとしての代表特性
である電圧非直線指数αが小さく、バリスタ電圧が不安
定であり、さらに信頼性が劣るという欠点を有するもの
である。さらにまた、後者の特開昭63−219115号公報で
は添加剤としてガラス成分が添加されているため、結晶
粒界にガラス相が析出し、上記の電気特性が悪化しやす
く、信頼性が劣るものであり、実用化へのレベルに達し
ていないものである。JP-A-59-215701 discloses a conductive paste in which a heat diffusion material capable of insulating a grain boundary layer is mixed on a raw sheet made of powder calcined in a non-oxidizing atmosphere. Printing and sintering in an oxidizing atmosphere, and furthermore, JP-A-63-219115 discloses that a pre-semiconductor powder is used as a main component, and an oxidizing agent and a glass component for forming an insulating layer thereon. There has been reported a method in which a molded body obtained by alternately laminating a raw sheet containing a mixed diffusing agent and internal electrodes is fired in air or an oxidizing atmosphere. However, in these methods, the sintering temperature is relatively low at 1000 to 1200 ° C., and sintering of the ceramic is difficult to occur, so that the crystal particles are hardly brought into surface contact, and the completed device has not reached a perfect sintered body. It has the disadvantage that the capacitance is low, the voltage nonlinearity index α, which is a typical characteristic of a varistor, is small, the varistor voltage is unstable, and the reliability is poor. Furthermore, in the latter JP-A-63-219115, since a glass component is added as an additive, a glass phase is precipitated at a crystal grain boundary, and the above-mentioned electric characteristics are easily deteriorated, and the reliability is poor. And has not reached the level of practical use.
なお、積層型バリスタに関する特許として、既に特公
昭58−23921号公報により、ZnO,Fe2O3、TiO2系を用いた
積層型電圧非直線素子が提案されている。しかし、この
素子は容量をほとんど持たないため、比較的高い電圧を
持つパルスや静電気の吸収に対しては優れた性能を示す
が、バリスタ電圧以下の低い電圧を持つノイズや高周波
のノイズに対しては、ほとんど効果を示さないという問
題点を有している。As a patent for a multilayer varistor, Japanese Patent Publication No. 58-23921 has already proposed a multilayer voltage nonlinear element using ZnO, Fe 2 O 3 , and TiO 2 . However, since this element has almost no capacitance, it exhibits excellent performance against pulses with relatively high voltage and absorption of static electricity, but against noise with low voltage below the varistor voltage and high frequency noise. Have the problem that they show little effect.
発明が解決しようとする課題 今まで、バリスタ機能付き積層セラミックコンデンサ
に関して様々な組成，製造方法が開発，提供されてきた
が、上述したようにいずれの場合もプロセス的な面や出
来上がった素子に問題点を有し、実用レベルに達してい
ない。従って、バリスタ機能付き積層セラミックコンデ
ンサに関して、新たな組成及び製造方法の開発が期待さ
れているのである。Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with a varistor function, but as described above, in any case, there are problems in terms of process and completed devices. Has a point and has not reached a practical level. Therefore, development of a new composition and a new manufacturing method for the multilayer ceramic capacitor with a varistor function is expected.
本発明は、このような点に鑑みてなされたもので、通
常はコンデンサとして電圧の低いノイズや高周波のノイ
ズを吸収する働きをし、一方パルスや静電気などの高い
電圧が侵入した時はバリスタ機能を発揮し、しかもプロ
セス的にはセラミックコンデンサ材料と内部電極材料と
の同時焼成を可能にしたSrTiO3を主成分とするセラミッ
クコンデンサ及びその製造方法を提供することを目的と
するものである。The present invention has been made in view of such a point, and usually functions as a capacitor to absorb low-voltage noise and high-frequency noise, and when a high voltage such as a pulse or static electricity enters, a varistor function is provided. It is another object of the present invention to provide a ceramic capacitor containing SrTiO 3 as a main component and a method of manufacturing the same, which can simultaneously fire a ceramic capacitor material and an internal electrode material in terms of process.
課題を解決するための手段 上記のような問題点を解決するために本発明は、Srと
Tiのモル比が0.95≦Sr/Ti＜1.00となるように過剰のTi
を含有したSrTiO3に、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O3,Nd
2O3,Y2O3,La2O3,CeO2の内の少なくとも一種類以上を0.0
5〜2.0mol％と、MnとSiをそれぞれMnO2とSiO2に換算し
て合計量で0.2〜5.0mol％含ませてなるセラミックコン
デンサを提供するものである。また、本発明はSrとTiの
モル比が0.95≦Sr/Ti＜1.00となるように過剰のTiを含
有したSrTiO3に、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O3,Nd2O3,
Y2O3,La2O3,CeO2の内の少なくとも一種類以上を0.05〜
2.0mol％と、MnとSiをそれぞれMnO2とSiO2に換算して合
計量で0.2〜5.0mol％含ませてなるセラミック内に、複
数層の内部電極をこれらが交互に対向する端縁に至るよ
うに設け、かつこの内部電極の両端縁に外部電極を設け
たことを特徴とするセラミックコンデンサを提供するも
のである。さらに、本発明は、SrとTiのモル比が0.95≦
Sr/Ti＜1.00となるように過剰のTiを含有したSrTiO
3に、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,
CeO2の内の少なくとも一種類以上を0.05〜2.0mol％と、
MnとSiをそれぞれMnO2とSiO2に換算して合計量で0.2〜
5.0mol％含ませてなる組成物の混合粉末を出発原料と
し、その混合粉末を粉砕，混合，乾燥した後、空気中ま
たは窒素雰囲気中で仮焼する工程と、仮焼後、再度粉砕
した粉末を有機バインダーと共に溶媒中に分散させ生シ
ートにし、その後この生シートの上に、内部電極ペース
トを交互に対向する端縁に至るように印刷（但し、最上
層及び最下層の生シートには印刷せず）する工程と、こ
の内部電極ペーストの印刷された生シートを積層，加
圧，圧着して成型体を得、その後この成型体を空気中で
仮焼する工程と、仮焼後、還元または窒素雰囲気中で焼
成する工程と、焼成後、空気中で再酸化する工程と、再
酸化後、内部電極を露出させた両端に外部電極ペースト
を塗布し焼付ける工程とを有することを特徴とするセラ
ミックコンデンサの製造方法を提供するものである。そ
して、上記内部電極がAu,Pt,Rh,Pd,Niの内の少なくとも
一種類以上の金属またはそれらの合金あるいは混合物に
よって形成されることを提供するものである。また、上
記外部電極がPd,Ag,Ni,Cu,Znの内の少なくとも一種類以
上の金属またはそれらの合金あるいは混合物によって形
成されることを提供するものである。Means for Solving the Problems In order to solve the above problems, the present invention provides Sr
Excess Ti so that the molar ratio of Ti is 0.95 ≦ Sr / Ti <1.00
A SrTiO 3 containing a, Nb 2 O 5, Ta 2 O 5, V 2 O 5, W 2 O 5, Dy 2 O 3, Nd
2 O 3 , Y 2 O 3 , La 2 O 3 , at least one of CeO 2
An object of the present invention is to provide a ceramic capacitor containing 5 to 2.0 mol% and Mn and Si converted to MnO 2 and SiO 2 , respectively, to contain a total amount of 0.2 to 5.0 mol%. Further, the present invention provides Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 , SrTiO 3 containing excess Ti so that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00. O 5 , Dy 2 O 3 , Nd 2 O 3 ,
Y 2 O 3 , La 2 O 3 , CeO 2 at least one or more of 0.05 ~
And 2.0 mol%, in ceramics made by including 0.2～5.0Mol% in a total amount in terms of Mn and Si to MnO 2 and SiO 2, respectively, at the edge facing the internal electrode of the plurality of layers are alternately The present invention provides a ceramic capacitor characterized in that external electrodes are provided on both ends of the internal electrode. Furthermore, the present invention provides that the molar ratio of Sr and Ti is 0.95 ≦
SrTiO containing excess Ti so that Sr / Ti <1.00
3 , Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 ,
At least one or more of CeO 2 with 0.05 to 2.0 mol%,
Mn and Si are converted to MnO 2 and SiO 2 respectively, and the total amount is 0.2 to
Starting from a mixed powder of the composition containing 5.0 mol%, pulverizing, mixing and drying the mixed powder, and then calcining in air or a nitrogen atmosphere. Is dispersed in a solvent together with an organic binder to form a raw sheet, and then the internal electrode paste is printed on the raw sheet so as to alternately reach the opposite edges (however, printing is performed on the uppermost and lowermost raw sheets). No), a step of laminating, pressurizing and pressing the green sheet on which the internal electrode paste is printed to obtain a molded body, and then calcining the molded body in the air. Or a step of firing in a nitrogen atmosphere, a step of re-oxidizing in air after firing, and a step of applying and firing external electrode paste on both ends of the exposed internal electrodes after re-oxidation. Of ceramic capacitors It is intended to provide the law. Further, the present invention provides that the internal electrode is formed of at least one kind of metal among Au, Pt, Rh, Pd, and Ni, or an alloy or a mixture thereof. Further, the present invention provides that the external electrode is formed of at least one kind of metal among Pd, Ag, Ni, Cu, Zn or an alloy or a mixture thereof.
作用 一般にSrTiO3を半導体化させるには、強制還元させる
か、もしくは半導体化促進剤を添加し還元雰囲気中で焼
成させるかである。しかし、これだけでは半導体化促進
剤の種類によって半導体化が進まない場合がある。そこ
で、SrTiO3の化学量論より、Sr過剰、もしくはTi過剰に
すると、結晶内の格子欠陥が増加し、半導体化が促進さ
れる。さらに、Nb2O5,Ta2O5,V2O5,W2O5,Dy2O3,Nd2O3,Y2
O3,La2O3,CeO2（以下、第１成分とする）を添加すると
原子化制御により半導体化が促進される。In general, in order to convert SrTiO 3 into a semiconductor, it is necessary to forcibly reduce it, or to add a semiconductor-promoting accelerator and fire it in a reducing atmosphere. However, this alone may not make the progress of semiconducting depending on the type of semiconducting accelerator. Therefore, if the stoichiometry of SrTiO 3 is too large or too much Ti, the number of lattice defects in the crystal increases, and the formation of a semiconductor is promoted. Further, Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2
Addition of O 3 , La 2 O 3 , and CeO 2 (hereinafter, referred to as a first component) promotes the formation of a semiconductor by atomization control.
次に、焼成過程でMnO2とSiO2（となる第２成分）は積
層構造を形成させるのに必要不可欠な物質であり、どち
らか一方が欠けても、その作用が発揮されないものであ
る。上記したように、今までSrTiO3系のバリスタ機能付
き積層セラミックコンデンサを作製することは困難であ
ると考えられていた。その理由は、まず第１に、バリス
タ機能付きセラミックコンデンサ材料と内部電極材料が
焼成過程や再酸化過程において異なった作用，性質を持
つためである。即ち、前者材料は焼成過程において還元
雰囲気焼成を必要とするが、この時、後者材料は金属で
形成されているため、還元雰囲気中のH2ガスを吸蔵し膨
張する。さらに、空気中での再酸化過程において後者材
料は金属酸化物に酸化されたり、前者材料の再酸化を遮
蔽する作用，性質を持つためである。Next, MnO 2 and SiO 2 (the second component to be obtained) are indispensable substances for forming a laminated structure in the firing process, and even if one of them is lacking, the action is not exhibited. As described above, it has been considered that it is difficult to fabricate an SrTiO 3 -based multilayer ceramic capacitor with a varistor function. The first reason is that the ceramic capacitor material having a varistor function and the internal electrode material have different functions and properties in the firing process and the re-oxidation process. That is, the former material requires firing in a reducing atmosphere in the firing process, but at this time, since the latter material is formed of a metal, it absorbs H 2 gas in the reducing atmosphere and expands. Further, the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has a function and a property of shielding the reoxidation of the former material.
また、第２の理由として、前者材料をバリスタ機能付
きセラミックコンデンサ素子として形成させるには、還
元雰囲気中で焼成し半導体化させた後、その表面に、高
抵抗の金属酸化物（MnO2,CuO2,Bi2O3,Co2O3など）を塗
布し、空気中で再酸化し粒界部分を選択的に拡散させ絶
縁化させる、即ち、表面拡散工程を必要とする。しか
し、内部電極材料と交互に積層された構造をもつ素子で
は、金属酸化物の拡散が技術的に困難であるためであ
る。Also, as the second reason, in order to form the former material as a ceramic capacitor element with a varistor function, after firing in a reducing atmosphere to form a semiconductor, a high-resistance metal oxide (MnO 2 , CuO 2 , Bi 2 O 3 , Co 2 O 3, etc.), and re-oxidize in air to selectively diffuse the grain boundaries to make them insulating, that is, a surface diffusion step is required. However, in a device having a structure alternately laminated with the internal electrode material, it is technically difficult to diffuse the metal oxide.
そこで、本発明者らは研究の結果、次のことを発明し
た。Then, the present inventors invented the following as a result of research.
まず、第１に、Ti過剰のSrTiO3に第１成分を添加する
以外に、第２成分を添加した材料組成では、還元雰囲気
中での焼成後、素子の表面に上記のような高抵抗の金属
酸化物を塗布しなくても、空気中で再酸化するだけで、
容易にバリスタ機能付きセラミックコンデンサが形成さ
れることを見出した。これは、過剰のTiと添加した第２
成分が焼結過程で、低温でMnO2−SiO2−TiO2系の液相を
形成し焼結を促進させると同時に、粒界部分に溶解し偏
析することになる。そして、これを空気中で再酸化する
と、粒界部分に偏析したMnO2−SiO2−TiO2系が絶縁化し
容易に粒界絶縁型構造を持つバリスタ機能付きセラミッ
クコンデンサになることによる。さらにまた、Tiを過剰
にした方が内部電極の酸化や拡散を抑えられることも見
出した。従って、本発明では、これらの理由からTi過剰
のSrTiO3を用いることにした。First, in addition to the addition of the first component to SrTiO 3 in excess of Ti, in the material composition to which the second component is added, after firing in a reducing atmosphere, the surface of the element with the above-described high resistance Even without applying metal oxide, just re-oxidize in the air,
It has been found that a ceramic capacitor with a varistor function is easily formed. This is due to the second Ti added with excess Ti.
During the sintering process, the components form a MnO 2 —SiO 2 —TiO 2 system liquid phase at a low temperature to promote sintering and, at the same time, dissolve and segregate at the grain boundary. Then, when this is reoxidized in the air, the MnO 2 —SiO 2 —TiO 2 system segregated at the grain boundaries is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulating structure. Furthermore, it has been found that an excessive amount of Ti can suppress oxidation and diffusion of the internal electrode. Therefore, in the present invention, SrTiO 3 in excess of Ti is used for these reasons.
また、第２に、Ti過剰のSrTiO3に第２成分を添加した
材料組成では、還元雰囲気中以外に窒素雰囲気中での焼
結でも半導体化することを見出した。これは、上記第１
の理由に示したように低温で液相を形成するためと、添
加したMnが液相を形成する以外に原子化制御剤として作
用し、この時Mn原子の価数が＋2,＋４と変化し、電子的
に不安定であるという効果のため、焼結性が向上し窒素
雰囲気中でも容易に半導体化すると考えられる。Second, it has been found that a material composition in which the second component is added to SrTiO 3 in excess of Ti can be converted into a semiconductor by sintering in a nitrogen atmosphere as well as in a reducing atmosphere. This is the first
As shown in the reason above, in order to form a liquid phase at a low temperature, the added Mn acts as an atomization control agent in addition to forming a liquid phase. At this time, the valence of the Mn atom changes to +2, +4. It is thought that the sinterability is improved due to the effect of being unstable electronically, and the semiconductor is easily converted into a semiconductor even in a nitrogen atmosphere.
さらに、第３に、脱脂後の成型体を予め空気中で仮焼
すると、出来上がったバリスタ機能付き積層セラミック
コンデンサの内部電極切れ、デラミネーション，ワレ，
焼結密度の低下などの諸問題の発生が極力抑えられ、電
気特性や信頼性が著しく向上することを見出した。Third, if the molded body after degreasing is calcined in advance in the air, the internal electrodes of the completed multilayer ceramic capacitor with a varistor function are cut, delaminated, cracked, and so on.
It has been found that the occurrence of various problems such as a reduction in sintering density is suppressed as much as possible, and that the electrical characteristics and reliability are significantly improved.
以上、このような観点を充分に考慮すると、バリスタ
機能付きセラミックコンデンサ材料と内部電極材料を同
時焼成することにより、容易にバリスタ機能付き積層セ
ラミックコンデンサを作製することが可能となる。As described above, when such a viewpoint is sufficiently considered, it is possible to easily manufacture a multilayer ceramic capacitor having a varistor function by simultaneously firing a ceramic capacitor material having a varistor function and an internal electrode material.
実施例 以下に本発明について、実施例を挙げて具体的に説明
する。Examples Hereinafter, the present invention will be described specifically with reference to examples.
実施例１ まず、平均粒径が0.5μｍ以下で純度98％以上のSrTiO
3原料粉末にTiO2を加え、Sr/Ti比を調整した粉末に、下
記第１表〜第15表に示すように第１成分のNb2O5、第２
成分のMnO2,SiO2（但し、加えるMnO2,SiO2は等mol％と
する）を秤量し、混合した。その後、この混合粉末をボ
ールミルなどにより湿式粉砕、混合し、乾燥した後、空
気中で600〜1200℃で仮焼し、仮焼後、平均粒径が0.5μ
ｍ以下になるように再度粉砕し、これを積層型のバリス
タ機能付きセラミックコンデンサ用出発原料とした。こ
の微粉末の出発原料をブチラール樹脂などの有機バイン
ダーと共に溶媒中に分散させスラリー状とし、これをド
クター・ブレード法によって50μｍ程度の厚さの生シー
トにし、所定の大きさに切断した。次に、第１図に示す
ように、上記のようにして得られた生シート１の上にPd
からなる内部電極ペースト２を所定の大きさに応じてス
クリーン印刷した。なお、第１図から明らかなように、
最上層及び最下層の生シート１には内部電極ペースト２
は印刷しないものとする。また、この時、中間に積層さ
せる生シート１の上に印刷された内部電極ペースト２
は、周知のように交互に対向する端縁に至るように印刷
した。その後、この内部電極ペースト２の印刷された向
きのまま生シート１を複数層積層し、加圧，圧着した。
次に、空気中で400℃で脱脂し、さらに、空気中で600〜
1250℃で仮焼を行った。その後、還元雰囲気中で1250〜
1350℃で焼成した。この焼成後、空気中で900〜1250℃
で再酸化した。Example 1 First, SrTiO having an average particle size of 0.5 μm or less and a purity of 98% or more.
(3) TiO 2 was added to the raw material powder, and the powder having the adjusted Sr / Ti ratio was added to the first component Nb 2 O 5 and second powder as shown in Tables 1 to 15 below.
The components MnO 2 and SiO 2 (however, the added MnO 2 and SiO 2 are equimolar%) were weighed and mixed. Thereafter, the mixed powder is wet-pulverized by a ball mill or the like, mixed, dried, and calcined at 600 to 1200 ° C. in air.
m or less, and this was used as a starting material for a laminated ceramic capacitor with a varistor function. The starting material of the fine powder was dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, which was formed into a raw sheet having a thickness of about 50 μm by a doctor blade method and cut into a predetermined size. Next, as shown in FIG. 1, Pd was placed on the raw sheet 1 obtained as described above.
The internal electrode paste 2 was screen-printed according to a predetermined size. In addition, as is clear from FIG.
Internal electrode paste 2 is applied to raw sheets 1 of the uppermost and lowermost layers.
Shall not be printed. At this time, the internal electrode paste 2 printed on the raw sheet 1 to be laminated in the middle is used.
Was printed so as to reach alternately facing edges as is well known. Then, a plurality of raw sheets 1 were laminated in the printed direction of the internal electrode paste 2 and pressed and pressed.
Next, degrease at 400 ° C in air, and then 600 ~
Calcination was performed at 1250 ° C. After that, 1250 ~
Fired at 1350 ° C. After firing, 900 ~ 1250 ℃ in air
And reoxidized.
その後、第２図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気中
で800℃、15分で焼付けることにより、粒界絶縁型半導
体セラミック内に複数層の内部電極2aをこれらが交互に
端縁に至るように設け、かつこの内部電極2aの両端縁に
外部電極３を設けたバリスタ機能付き積層セラミックコ
ンデンサ４を得た。Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both ends exposing the internal electrodes 2a and baked in air at 800 ° C. for 15 minutes to form the inside of the grain boundary insulating semiconductor ceramic. Then, a multilayer ceramic capacitor 4 with a varistor function was obtained in which a plurality of layers of internal electrodes 2a were provided so as to alternately reach the ends, and external electrodes 3 were provided at both ends of the internal electrodes 2a.
なお、本実施例でのバリスタ機能付き積層セラミック
コンデンサの形状は5.70×5.00×2.00mm3の5.5タイプ
で、内部電極の形成された有効層を10層積層したもので
ある。また、第３図に本発明の製造工程を示す。The shape of the multilayer ceramic capacitor with a varistor function in the present embodiment is a 5.5 type of 5.70 × 5.00 × 2.00 mm 3 , which is formed by laminating 10 effective layers on which internal electrodes are formed. FIG. 3 shows a manufacturing process of the present invention.
このようにして得られたバリスタ機能付き積層セラミ
ックコンデンサについて、その容量,tanδ、バリスタ電
圧，電圧非直線指数α，直列等価抵抗値ESR,容量温度変
化率，及びバリスタ電圧温度係数などの各種電気特性
を、第１表〜第15表に併せて記載する。但し、この時の
焼成などの各条件は、空気中での仮焼は1200℃,2時間、
N2:H2＝99:1の還元雰囲気中での焼成は1300℃,2時間、
再酸化は1100℃,1時間で行ったものである。Various electrical characteristics such as capacitance, tanδ, varistor voltage, voltage non-linear exponent α, series equivalent resistance value ESR, capacitance temperature change rate, and varistor voltage temperature coefficient of the multilayer ceramic capacitor with varistor function thus obtained are described. Are also shown in Tables 1 to 15. However, for each condition such as firing at this time, calcining in air is 1200 ° C for 2 hours,
Firing in a reducing atmosphere of N 2 : H 2 = 99: 1 is performed at 1300 ° C for 2 hours.
Reoxidation was performed at 1100 ° C for 1 hour.
なお、各種電気特性については以下の測定値を記載し
た。The following measured values are described for various electric characteristics.
◇容量Ｃは測定電圧1.0V、周波数1.0K Hzでの値。◇ Capacity C is a value at a measurement voltage of 1.0 V and a frequency of 1.0 KHz.
◇バリスタ電圧Ｖ0.1mAは測定電流0.1mAでの値。◇ Varistor voltage V 0.1mA is the value at measurement current 0.1mA.
◇電圧非直線指数αは、測定電流0.1mAと1.0mAでの値か
ら、 α＝1/log（Ｖ1.0mA/V0.1mA）の式より算出した。◇ The voltage non-linear index α was calculated from the values at the measured currents of 0.1 mA and 1.0 mA according to the equation α = 1 / log (V 1.0 mA / V 0.1 mA ).
◇直列等価抵抗値ESRは、測定電圧1.0Vでの共振点での
抵抗値。◇ Series equivalent resistance value ESR is the resistance value at the resonance point at a measurement voltage of 1.0V.
◇容量温度変化率（△C/C）は、−25℃と85℃の二点間
での値。◇ Capacity temperature change rate (△ C / C) is a value between -25 ℃ and 85 ℃.
◇バリスタ電圧温度計数（△V/V）は、25℃と50℃の二
点間での値。◇ Varistor voltage temperature coefficient (△ V / V) is a value between 25 ° C and 50 ° C.
次に、上記第１表〜第15表について解説すると、これ
らの表はSr/Ti比、及び第２成分のMnO2とSiO2の添加量
について規定したものである。 Next, Tables 1 to 15 will be described. These tables define the Sr / Ti ratio and the addition amounts of the second components MnO 2 and SiO 2 .
ここで、試料番号に＊印をつけたのは比較例であり、
本発明の請求範囲外である。即ち、これらの焼結体素子
では、容量が小さく、かつバリスタ特性を表す電圧非直
線指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わしていなく、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受け
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直線指数αが大きく、さらに直列等価抵抗値ESRが小さ
いため、コンデンサとしての電圧の低いノイズや高周波
のノイズを吸収する機能と、バリスタとしてのパルス、
静電気などの高い電圧を吸収する機能の両方を同時に持
ち合わしており、さらに容量温度変化率とバリスタ電圧
温度計数が小さく、信頼性や電気特性が温度に影響を受
けにくい特徴を有している。従って、これらの試料は電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護するため、バリスタ機
能付きセラミックコンデンサとして適しているものであ
る。Here, the sample number is marked with * for comparison.
It is outside the scope of the present invention. In other words, these sintered devices have a small capacitance, a small voltage non-linear index α representing varistor characteristics, and a large series equivalent resistance value ESR, so that they absorb low-voltage noise and high-frequency noise as capacitors. Function and the function of absorbing high voltage such as pulse and static electricity as a varistor at the same time, the capacitance temperature change rate and the varistor voltage temperature coefficient are large, and the reliability and electrical characteristics affect the temperature. It is easy to receive. Therefore, these samples are not suitable as ceramic capacitors with a varistor function for protecting semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in the electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage non-linear index α, and a small series equivalent resistance value ESR, so they function to absorb low-voltage noise and high-frequency noise as capacitors. And the pulse as a varistor,
It has both the function of absorbing high voltage such as static electricity at the same time, has a small capacitance temperature change rate and a small varistor voltage temperature coefficient, and has a characteristic that reliability and electric characteristics are hardly influenced by temperature. Therefore, these samples are suitable as ceramic capacitors with a varistor function to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in the electronic devices.
ここで、本発明において、SrTiO3のSr/Ti比を規定し
たのは、Sr/Ti比が1.00より大きい場合はSr過剰とな
り、MnO2−SiO2−TiO2系の液相が形成されにくく、粒界
絶縁型構造になりにくく、かつ内部電極が酸化や拡散を
起こし、結果として電気特性や信頼性が低下するためで
ある。一方、Sr/Ti比が0.95未満では焼結体が多孔質と
なり、焼結密度が低下するためである。さらに、積層型
バリスタ機能付きセラミックコンデンサ用出発原料の平
均粒径を0.5μｍ以下に規定したのは、0.5μｍより大き
い場合には、スラリー状にした時に分が凝集したり、出
来上がった焼結体素子の焼結密度が小さく、かつ半導体
化しにくいために電気特性も不安定となりやすいためで
ある。Here, in the present invention, the Sr / Ti ratio of SrTiO 3 is specified, when the Sr / Ti ratio is larger than 1.00, Sr becomes excessive, and the MnO 2 -SiO 2 -TiO 2 system liquid phase is hardly formed. This is because it is difficult to form a grain boundary insulating structure, and the internal electrodes are oxidized or diffused, resulting in a decrease in electrical characteristics and reliability. On the other hand, if the Sr / Ti ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases. Further, the average particle size of the starting material for the ceramic capacitor with a multilayer varistor function is specified to be 0.5 μm or less. This is because the element has a low sintering density and is difficult to turn into a semiconductor, so that its electrical characteristics are likely to be unstable.
次に、第２成分のMnO2とSiO2の合計の添加量を規定し
たのは、これら第２成分の添加量が0.2mol％未満では添
加効果が得られないため、MnO2−SiO2−TiO2系の液相が
形成されにくいために、粒界絶縁型構造になりにくく、
電気特性や焼結密度が低下するためである。一方、第２
成分の添加量が5.0mol％を超えると、粒界部に偏析する
高抵抗の酸化物量が増大し電気特性が低下するためであ
る。Next, the total addition amount of MnO 2 and SiO 2 of the second component is specified because the addition effect of MnO 2 -SiO 2-is not obtained if the addition amount of these second components is less than 0.2 mol%. Because it is difficult to form a TiO 2 -based liquid phase, it is difficult to have a grain boundary insulating structure,
This is because the electrical characteristics and the sintered density are reduced. On the other hand, the second
If the amount of the component exceeds 5.0 mol%, the amount of the high-resistance oxide segregated at the grain boundary increases and the electrical characteristics deteriorate.
さらに、脱脂後の成型体を予め空気中で600〜1250℃
で仮焼するのは、本発明のバリスタ機能付き積層セラミ
ックコンデンサの製造方法中で最も重要な工程であり、
この工程の結果が出来上がったバリスタ機能付き積層セ
ラミックコンデンサの電気特性や信頼性をほぼ決定する
ものである。この工程の目的は、バリスタ機能付きセラ
ミックコンデンサ材料と内部電極材料の接着力の強化、
さらに出来上がったバリスタ機能付き積層セラミックコ
ンデンサの平均粒径の制御である。Furthermore, the molded body after degreasing is previously heated to 600 to 1250 ° C in air.
Calcination is the most important step in the method of manufacturing a multilayer ceramic capacitor with a varistor function of the present invention,
The result of this step is to substantially determine the electrical characteristics and reliability of the completed multilayer ceramic capacitor with varistor function. The purpose of this process is to strengthen the adhesion between the ceramic capacitor material with varistor function and the internal electrode material,
Further, it is the control of the average particle size of the completed multilayer ceramic capacitor with a varistor function.
ここで、空気中での仮焼温度を600〜1250℃の範囲に
規定したのは、仮焼温度が600℃未満ではその効果が得
られないためである。一方、仮焼温度が1250℃を超える
と、 バリスタ機能付きセラミックコンデンサ材料の焼結が
進行してしまう。この状態で還元または窒素雰囲気中で
焼成すると、急激な収縮による応力集中が焼結体内に発
生し、結果として得られたバリスタ機能付き積層セラミ
ックコンデンサでは、デラミネーション、ワレなどの諸
問題が発生することになる。Here, the reason why the calcining temperature in the air is set in the range of 600 to 1250 ° C. is that if the calcining temperature is lower than 600 ° C., the effect cannot be obtained. On the other hand, if the calcination temperature exceeds 1250 ° C, sintering of the ceramic capacitor material with a varistor function proceeds. When firing in a reducing or nitrogen atmosphere in this state, stress concentration due to rapid shrinkage occurs in the sintered body, and in the resulting multilayer ceramic capacitor with varistor function, problems such as delamination and cracking occur. Will be.
Niを内部電極材料で使用した場合では、前者のセラミ
ックコンデンサ材料の焼結化とNi内部電極材料の酸化が
生じ、次に焼結体とNiが反応し、Niの拡散が進行し、結
果として得られたバリスタ機能付き積層セラミックコン
デンサでは、内部電極切れ、デラミネーション、ワレな
どの諸問題が発生する。When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body reacts with Ni, and the diffusion of Ni proceeds. In the obtained multilayer ceramic capacitor with a varistor function, various problems such as internal electrode breakage, delamination, and cracking occur.
1250℃を超える高温で仮焼を行うと、MnO2−SiO2−Ti
O2系の液相焼結が急激に進行し、粒成長が促進され焼結
体密度や充てん密度の低下が著しく起こる。When calcination is performed at a high temperature exceeding 1250 ° C, MnO 2 -SiO 2 -Ti
The liquid phase sintering of the O 2 system proceeds rapidly, and the grain growth is promoted, and the density of the sintered body and the packing density decrease remarkably.
その後、還元または窒素雰囲気中で焼成した場合、半
導体化が起こりにくくなる。Thereafter, when firing is performed in a reducing or nitrogen atmosphere, the semiconductor is less likely to be formed.
という理由により、電気特性や信頼性が著しく低下する
ためである。For this reason, electrical characteristics and reliability are significantly reduced.
このようにして得られたバリスタ機能付き積層セラミ
ックコンデンサは、上述の特公昭58−23921号公報で報
告されている積層型バリスタに比べ、大容量であり、か
つ温度特性，周波数特性に優れた特性をし、前者ではサ
ージ吸収性に優れたバリスタ材料を単に積層しているの
に対し、本発明ではノイズ吸収性に優れたコンデンサ機
能と、パルス，静電気吸収性に優れたバリスタ機能の両
方機能を有するバリスタ機能付きセラミックコンデンサ
材料を積層したものであり、その機能、使用目的におい
て全く別のものである。The multilayer ceramic capacitor with the varistor function obtained in this manner has a larger capacity and more excellent temperature and frequency characteristics than the multilayer varistor reported in Japanese Patent Publication No. 58-23921. While the former simply laminates a varistor material with excellent surge absorption, the present invention provides both a capacitor function with excellent noise absorption and a varistor function with excellent pulse and electrostatic absorption. The ceramic capacitor material having a varistor function is laminated and has completely different functions and intended uses.
実施例２ 実施例１により、第２成分としてのMnO2とSiO2の合計
の添加量が0.2〜5.0mol％が必要であることが解った。
次に、この第２成分としてのMnO2とSiO2の添加比につい
て、これを種々変え、Sr/Ti比を0.97、第１成分として
のNb2O5の添加量を1.0mol％に固定し、上記実施例１と
同様の方法でバリスタ機能付き積層セラミックコンデン
サを作製した。その結果を下記の第16表に記載する。Example 2 From Example 1, it was found that the total addition amount of MnO 2 and SiO 2 as the second component was required to be 0.2 to 5.0 mol%.
Next, the addition ratio of MnO 2 and SiO 2 as the second component was variously changed, and the Sr / Ti ratio was fixed at 0.97, and the addition amount of Nb 2 O 5 as the first component was fixed at 1.0 mol%. A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1. The results are shown in Table 16 below.
上記第16表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデサ
を作製するには、MnO2とSiO2の両方が必要であり、どち
らか一方が欠けてもバリスタ機能付き積層セラミックコ
ンデンサを作製することができない。即ち、両成分が存
在して初めてMnO2−SiO2−TiO2系の液相ができ、粒界部
分に溶解、偏析し、再酸化すると、粒界部分に偏析した
MnO2−SiO2が絶縁化し、容易に粒界絶縁型構造を持つ素
子となるためである。 Explaining Table 16 above, it is clear from the measurement results that to manufacture a multilayer ceramic capacitor with a varistor function, both MnO 2 and SiO 2 are required, and even if one of them is missing, it has a varistor function. A multilayer ceramic capacitor cannot be manufactured. That is, only when both components are present, a liquid phase of MnO 2 -SiO 2 -TiO 2 system is formed, dissolves and segregates at the grain boundary part, and when reoxidized, segregates at the grain boundary part.
This is because MnO 2 —SiO 2 is insulated and easily becomes an element having a grain boundary insulating structure.
なお、容量，電圧非直線指数α,ESRなどの電気特性を
比較すると、若干MnO2過剰の方が好ましい。Note that comparing electrical characteristics such as capacity, voltage nonlinearity index α, and ESR, it is preferable that MnO 2 is slightly excessive.
実施例３ 次に、第１成分としてのNb2O5,Ta2O5,V2O5,W2O5,Dy2O
3,Nd2O3,Y2O3,La2O3,CeO2の原子化制御剤の添加量を規
定するため、これを種々変え、Sr/Ti比を0.97、第２成
分の添加量をMnO2 1.0mol％、SiO2 1.0mol％の合計2.
0mol％に固定し、上記実施例1,2と同様の方法でバリス
タ機能付き積層セラミックコンデンサを作製した。その
結果を下記の第17表〜第25表に記載する。Example 3 Next, Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 , W 2 O 5 , Dy 2 O as the first component
3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , to regulate the addition amount of the atomization control agent of CeO 2 , this was changed variously, the Sr / Ti ratio was 0.97, the addition amount of the second component To a total of 1.0 mol% of MnO 2 and 1.0 mol% of SiO 2 2.
The multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2 described above, fixing to 0 mol%. The results are shown in Tables 17 to 25 below.
上記第17表〜第25表について解説すると、第１成分の
添加量を規定したのは、その測定結果より明らかなよう
に、添加量が0.05mol％未満ではその添加効果が得られ
ず、半導体化が起こりにくいためである。一方、第１成
分の添加量が合計で2.0mol％を超えると半導体化が抑制
され、所望の電気特性が得られず、さらに焼結密度が低
下するためである。 Referring to Tables 17 to 25, the addition amount of the first component is specified. As is clear from the measurement results, if the addition amount is less than 0.05 mol%, the addition effect cannot be obtained, and This is because it is difficult to cause the formation. On the other hand, if the total amount of the first component exceeds 2.0 mol%, the formation of a semiconductor is suppressed, desired electrical characteristics cannot be obtained, and the sintered density is further reduced.
なお、第１成分としてはNb2O5,Ta2O5を添加した方
が、他のV2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2を添
加する場合よりも若干電気特性的に優れていた。It should be noted that the addition of Nb 2 O 5 and Ta 2 O 5 as the first component makes it possible to use other V 2 O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La The electrical characteristics were slightly better than the case where 2 O 3 and CeO 2 were added.
さらに、第１成分の混合物組成についても、その一部
の組合せについて実施し、電気特性を測定したが、その
結果は第25表に示したように、一種類添加した場合とほ
とんど特性に差が見られないものであった。しかし、こ
の場合もNb2O5,Ta2O5を添加した方が、他の成分を添加
する場合よりも若干電気特性的に優れていた。Further, with respect to the composition of the mixture of the first component, the electric characteristics were measured for some of the combinations, and as shown in Table 25, the results showed that there was almost no difference in the characteristics between the case where one kind was added and the case where one kind was added. It was not seen. However, also in this case, the addition of Nb 2 O 5 and Ta 2 O 5 was slightly better in electrical characteristics than the case where other components were added.
また、出発原料の平均粒径が0.5μｍよりも大きい場
合には、第１成分の効果が得られにくい傾向があり、0.
5μｍ以下に抑える必要があることが確認された。On the other hand, when the average particle size of the starting material is larger than 0.5 μm, the effect of the first component tends to be hardly obtained.
It was confirmed that it was necessary to suppress the thickness to 5 μm or less.
実施例４ 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu,Pt,Rh,Niについて、Sr/Ti比
を0.97、第１成分の添加量をNb2O5 0.5mol％、Ta2O5
0.5mol％、第２成分の添加量をMnO2 1.0mol％、SiO2
1.0mol％に固定し、上記実施例と同様の方法でバリスタ
機能付き積層セラミックコンデンサを作製した。その結
果を下記の第26表に記載する。Embodiment 4 In each of the above embodiments, the case where Pd was used as the internal electrode was described. For other Au, Pt, Rh, and Ni, the Sr / Ti ratio was 0.97, and the amount of the first component added was Nb 2 O. 5 0.5 mol%, Ta 2 O 5
0.5 mol%, the addition amount of the second component is MnO 2 1.0 mol%, SiO 2
It was fixed at 1.0 mol%, and a multilayer ceramic capacitor with a varistor function was produced in the same manner as in the above example. The results are shown in Table 26 below.
上記第26表に記載したように、内部電極としてはAu,P
t,Rh,Pd,Niの内の少なくとも一種類以上の金属またはそ
れらの合金あるいは混合物を用いることができ、効果が
得られることを確認した。しかし、Niを使用する場合は
Niの酸化が比較的低温度で起こるため、Pdを混合する
か、若干Ti過剰のSrTiO3を用いた方が酸化が抑えられ
る。 As described in Table 26 above, Au, P
It was confirmed that at least one kind of metal among t, Rh, Pd, and Ni, or an alloy or a mixture thereof can be used, and that an effect can be obtained. However, when using Ni
Since oxidation of Ni occurs at a relatively low temperature, oxidation is suppressed by mixing Pd or using SrTiO 3 with a slight excess of Ti.
以上、本発明の実施例では、一部の組合せについて示
したが、他の組合せでも同様の効果が得られることを確
認した。As described above, in the embodiments of the present invention, some combinations are shown, but it has been confirmed that similar effects can be obtained with other combinations.
そして、本発明の実施例ではTi過剰のSrTiO3を作製す
るに当たり、SrTiO3にTiO2を添加したが、Tiを炭酸化
物，水酸化物，有機化合物などの形で用いてもよく、同
様の効果が得られることは言うまでもない。Then, when in the embodiment of the present invention to produce a SrTiO 3 of Ti-rich, the SrTiO 3 was added TiO 2, carbonates and Ti, hydroxides, may be used in the form of organic compounds, like Needless to say, the effect is obtained.
また、本発明の実施例では、原料粉末にSrTiO3を用い
たが、SrOまたはSrCO3と、TiO2などからSrTiO3を作製し
たものを原料粉末にしても同様の効果が得られることは
もちろんである。Further, in the examples of the present invention, SrTiO 3 was used as the raw material powder.However, it is a matter of course that the same effect can be obtained even if SrTiO 3 is prepared from SrO or SrCO 3 and TiO 2 as the raw material powder. It is.
さらに、第２成分としてのMnO2,SiO2についても、こ
れらの炭酸化物、水酸化物などの形で用いても同様の効
果が得られることは言うまでもない。しかし、MnCO3を
用いた方が粒径も細かく揃っており、かつ分解し易いた
め、特性的に安定した素子を作製することができ、量産
性に適していることが確認された。Further, needless to say, the same effect can be obtained by using MnO 2 and SiO 2 as the second component in the form of these carbonates and hydroxides. However, it was confirmed that the use of MnCO 3 provided a finer particle size and was easier to decompose, so that a device with stable characteristics could be manufactured, which was suitable for mass production.
次に、上記実施例では、焼成を還元雰囲気中で行う場
合について説明したが、これは窒素雰囲気中で行うよう
にしてもよいものである。しかし、窒素雰囲気中で焼成
を行った場合には、半導体化が若干しにくい面があるた
め、還元雰囲気中で焼成を行うよりも若干高温度（1350
〜1450℃）側で焼成する方が特性上は好ましいものであ
る。Next, in the above embodiment, the case where the baking is performed in a reducing atmosphere has been described, but this may be performed in a nitrogen atmosphere. However, when baking is performed in a nitrogen atmosphere, there is a surface where it is difficult to turn into a semiconductor.
(1450 ° C.) is preferable in terms of characteristics.
また、上記実施例では、混合粉末の仮焼を空気中で行
う場合について説明したが、これは、窒素雰囲気中で行
っても同様の効果が得られることを確認した。Further, in the above-described embodiment, the case where the calcination of the mixed powder is performed in the air has been described. However, it was confirmed that the same effect can be obtained by performing the calcination in the nitrogen atmosphere.
さらに、上記実施例では、再酸化温度を1100℃と固定
したが、これは所望とする電気特性を得るために、900
〜1250℃の温度範囲で行えばよいものである。し、1200
℃以上で再酸化を行う場合は、最高温度の保持時間を極
力抑えなければ粒界のみならず結晶粒子も絶縁化される
恐れがあり、注意を必要とする。また、Niを内部電極と
して用いた場合に関しても、1200℃以上で再酸化を行う
場合には保持時間を極力抑えなければNiが酸化される恐
れがあり、同じく注意を必要とする。Further, in the above embodiment, the re-oxidation temperature was fixed at 1100 ° C.
It may be performed in a temperature range of 〜1250 ° C. And 1200
In the case of performing reoxidation at a temperature of not less than ° C., care must be taken because not only the grain boundaries but also the crystal grains may be insulated unless the holding time at the maximum temperature is minimized. Also, in the case where Ni is used as the internal electrode, when reoxidizing at 1200 ° C. or higher, Ni may be oxidized unless the holding time is kept as short as possible.
そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd,Ni,Cu,Znでも同様の効果が得られること
を確認した。即ち、外部電極としてPd,Ag,Ni,Cu,Znの内
の少なくとも一種類以上の金属またはそれらの合金ある
いは混合物を用いてもよいものである。しかし、PdやAg
を外部電極として使用する場合は素子とオーミック接触
しにくく、バリスタ電圧に若干極性が現れるが、この場
合も基本性能としては特に問題がないものである。In addition, although Ag was used as the external electrode in the above example, it was confirmed that similar effects could be obtained with other Pd, Ni, Cu, and Zn. That is, at least one of Pd, Ag, Ni, Cu, and Zn, or an alloy or a mixture thereof may be used as the external electrode. But Pd and Ag
Is difficult to make ohmic contact with the element and the varistor voltage has a slight polarity when used as an external electrode. In this case, however, there is no particular problem in basic performance.
以上、実施例で示した方法で得られたバリスタ機能付
き積層セラミックコンデンサの平均粒径は2.0〜3.0μｍ
程度であった。ここで、成型体の空気中での仮焼温度を
1300℃よりも高温で行うと、上述したようにMnO2−SiO2
−TiO2系の液相焼結が急激に進行し粒成長が促進され、
平均粒径が約２倍以上になる。そして、このように平均
粒径が大きくなった場合には、焼結密度の低下、電圧非
直線指数αの低下、直列等価抵抗値ESRの上昇、電気特
性のバラツキなどの諸問題が発生し、電気特性や信頼性
が著しく低下し、実用化には向かないものである。As described above, the average particle size of the multilayer ceramic capacitor with a varistor function obtained by the method shown in the example is 2.0 to 3.0 μm.
It was about. Here, the calcining temperature of the molded body in air
When performed at a temperature higher than 1300 ° C., as described above, MnO 2 —SiO 2
-TiO 2 -based liquid phase sintering progresses rapidly to promote grain growth,
The average particle size is about twice or more. When the average particle size is increased in this manner, various problems such as a decrease in the sintering density, a decrease in the voltage nonlinearity index α, an increase in the series equivalent resistance value ESR, and variations in electric characteristics occur. The electrical characteristics and reliability are remarkably reduced, and are not suitable for practical use.
また、上記実施例では積層型のバリスタ機能付きセラ
ミックコンデンサについて説明したが、本発明は上記組
成物を用い、従来と同様の単板型のバリスタ機能付きセ
ラミックコンデンサを作製した場合でも、優れたコンデ
ンサ特性，バリスタ特性が得られることを確認した。Further, in the above embodiments, a multilayer ceramic capacitor with a varistor function has been described. The characteristics and varistor characteristics were confirmed to be obtained.
以上、このようにして得られた素子は、大容量で、か
つ電圧非直線指数αが大きく、バリスタ電圧、直列等価
抵抗値ESRが小さく、さらに温度特性，周波数特性，ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ，パルス，静電気などの異常
電圧に対して優れた応答性を示し、従来のフィルムコン
デンサ，積層セラミックコンデンサ，半導体セラミック
コンデンサに変わるものとして期待されるものである。
さらに、本発明のバリスタ機能付き積層セラミックコン
デンサは、従来の単板型のバリスタ機能付きセラミック
コンデンサに比べて小型でありながら大容量であり、か
つ高性能であるため、実装部品としての応用も大いに期
待されるものである。As described above, the device thus obtained has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and excellent temperature characteristics, frequency characteristics, and noise characteristics. , Usually acts as a capacitor to absorb low voltage noise and high frequency noise,
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function and shows excellent response to abnormal voltage such as noise, pulse, static electricity, etc. It is expected to change to.
Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention has a small size, a large capacity, and a high performance as compared with a conventional single-plate type ceramic capacitor with a varistor function, so that the application as a mounting component is greatly enhanced. It is expected.
発明の効果 以上のように本発明は、電極間にセラミックを設け、
このセラミックは、SrとTiのモル比が0.95≦Sr/Ti＜1.0
0となるように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2
O5,V2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少な
くとも一種類以上を合計量で0.05〜2.0mol％と、MnとSi
をそれぞれMnO2とSiO2に換算して合計量で0.2〜5.0mol
％含ませてなるセラミックコンデンサを特徴とするもの
であって、コンデンサ機能だけでなく、バリスタ機能も
有するセラミックコンデンサを得ることができる。Effect of the Invention As described above, the present invention provides a ceramic between electrodes,
This ceramic has a molar ratio of Sr and Ti of 0.95 ≦ Sr / Ti <1.0
A SrTiO 3 containing a becomes zero as excess of Ti, Nb 2 O 5, Ta 2
O 5, V 2 O 5, W 2 O 5, Dy 2 O 3, Nd 2 O 3, Y 2 O 3, 0.05~2.0mol a total amount of at least one or more of the La 2 O 3, CeO 2 %, Mn and Si
Are converted to MnO 2 and SiO 2 respectively, and the total amount is 0.2 to 5.0 mol.
%, And a ceramic capacitor having not only a capacitor function but also a varistor function can be obtained.
この点について詳述すると、先ず本発明においては過
剰のTiを含有したSrTiO3を用いているので、化学量論比
からずれることにより結晶内の格子欠陥が増加すること
と、合計量で0.05〜2.0mol％含ませたNb2O5,Ta2O5,V
2O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2による原子化制
御がなされることの二点により、各粒子の半導体化が促
進されることになる。To explain this point in detail, first, since SrTiO 3 containing excess Ti is used in the present invention, lattice defects in the crystal increase due to deviation from the stoichiometric ratio, and a total amount of 0.05 to Nb 2 O 5 , Ta 2 O 5 , V containing 2.0 mol%
The 2 O 5, W 2 O 5 , Dy 2 O 3, Nd 2 O 3, Y 2 O 3, La 2 O 3, two points of the CeO 2 by atomization control is performed, the semiconductor of the particles Will be promoted.
次に本発明においては上記のように過剰のTiを含有し
たSrTiO3を用いた状態において、MnとSiをそれぞれMnO2
とSiO2に換算して合計量で0.2〜5.0mol％含ませている
ので、焼結時においてMnO2−SiO2−TiO2系の液相物が形
成され、この場合この三成分系のものはガラス化し、粒
子に対する濡れ性の高い液相物となるため、各粒子の粒
界部分にそれぞれ均一に偏析した状態で溶解することに
なる。Next, in the present invention, in the state where SrTiO 3 containing excess Ti is used as described above, Mn and Si are converted to MnO 2 , respectively.
And a total amount of 0.2 to 5.0 mol% in terms of SiO 2 , so that a liquid phase material of MnO 2 —SiO 2 —TiO 2 system is formed during sintering. Is vitrified and becomes a liquid phase material having high wettability with respect to the particles, and is dissolved in a state of being uniformly segregated at the grain boundary portion of each particle.
そしてこの様に各粒子の粒界部分に偏析した状態でMn
O2−SiO2−TiO2系の液相物が溶解しているので、空気中
での再酸化を行うと、各粒子の粒界が絶縁化して粒界絶
縁型構造をもつことになり、この場合特に酸化を助長す
るMnが各粒子の粒界に偏析した状態で、この粒界に実質
的に均一分散していることにより上記粒界の絶縁化はス
ムーズに進行し、その結果として粒界における絶縁層は
実質的に均一で強固なものとなる。And Mn is segregated at the grain boundary part of each particle in this way.
Because O 2 -SiO 2 -TiO 2 system of the liquid-phase material is dissolved, when the re-oxidation in air, will be the grain boundaries of the particles have a grain boundary insulation type structure by insulated, In this case, in particular, Mn, which promotes oxidation, segregates at the grain boundaries of each particle and is substantially uniformly dispersed at the grain boundaries, whereby the insulation at the grain boundaries proceeds smoothly, and as a result, The insulating layer in the field will be substantially uniform and strong.
つまり、上述のごとく半導体化が促進された各粒子の
粒界に実質的に均一で強固な絶縁層が形成されること
で、粒界絶縁型構造を持つバリスタ機能付きセラミック
コンデンサが得られるのであって、これによればコンデ
ンサとしての容量が大きく、直列等価抵抗値ESRが小さ
いことによって、電圧の低い高周波ノイズ等の吸収効果
が高く、またバリスタとしての電圧非直線指数αが大き
いことによってパルス、静電気などの高い電圧を吸収す
る効果が高く、さらに容量温度変化率とバリスタ電圧温
度係数が小さいことによって温度の影響を受けにくい信
頼性の高いバリスタ機能付きセラミックコンデンサが得
られるのである。In other words, as described above, a substantially uniform and strong insulating layer is formed at the grain boundaries of each of the particles whose semiconductorization has been promoted, whereby a ceramic capacitor with a varistor function having a grain boundary insulating structure can be obtained. According to this, the capacitance as a capacitor is large, the series equivalent resistance value ESR is small, the effect of absorbing low-frequency noise with a low voltage is high, and the voltage non-linear index α as a varistor is large. The effect of absorbing a high voltage such as static electricity is high, and furthermore, since the capacitance temperature change rate and the varistor voltage temperature coefficient are small, a highly reliable ceramic capacitor with a varistor function that is not easily affected by temperature can be obtained.
従って、本発明によればノイズ，パルス，静電気など
の異常電圧から半導体及び電子機器を保護することがで
きる素子を得ることができ、その実用上の効果は極めて
大きいものである。Therefore, according to the present invention, an element capable of protecting semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity can be obtained, and the practical effect thereof is extremely large.
第１図はこの発明の実施例を説明するためのバリスタ機
能付きセラミックコンデンサの分解斜視図であり、積層
する生シート及びその上に印刷される内部電極ペースト
の形状を説明するための図、第２図はこの発明の実施例
により得られたバリスタ機能付き積層セラミックコンデ
ンサを示す一部切欠断面図、第３図はこの発明の実施例
を説明するためのバリスタ機能付き積層セラミックコン
デンサの製造工程を示す図である。 １……生シート、２……内部電極ペースト、2a……内部
電極、３……外部電極、４……バリスタ機能付き積層セ
ラミックコンデンサ。FIG. 1 is an exploded perspective view of a ceramic capacitor having a varistor function for explaining an embodiment of the present invention, and is a diagram for explaining shapes of a laminated raw sheet and an internal electrode paste printed thereon. FIG. 2 is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. 3 is a view showing a manufacturing process of the multilayer ceramic capacitor with a varistor function for explaining the embodiment of the present invention. FIG. 1 ... raw sheet, 2 ... internal electrode paste, 2a ... internal electrode, 3 ... external electrode, 4 ... multilayer ceramic capacitor with varistor function.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−282411（ＪＰ，Ａ) 特開 昭58−78414（ＪＰ，Ａ) 特開 昭58−50726（ＪＰ，Ａ) 特開 昭59−215701（ＪＰ，Ａ) 特公 昭49−25999（ＪＰ，Ｂ１) ────────────────────────────────────────────────── (5) References JP-A-62-282411 (JP, A) JP-A-58-78414 (JP, A) JP-A-58-50726 (JP, A) JP-A-59-784 215701 (JP, A) JP 49-25999 (JP, B1)
Claims (7)
クは、SrとTiのモル比が0.95≦Sr/Ti＜1.00となるよう
に過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,V2O5,W2O
5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少なくとも一種
類以上を合計量で0.05〜2.0mol％と、MnとSiをそれぞれ
MnO2とSiO2に換算して合計量で0.2〜5.0mol％含ませて
なるセラミックコンデンサ。A ceramic is provided between electrodes. This ceramic is added to Nb 2 O 5 , Ta in SrTiO 3 containing excess Ti so that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00. 2 O 5 , V 2 O 5 , W 2 O
5 , at least one of Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , and CeO 2 in a total amount of 0.05 to 2.0 mol%, and Mn and Si respectively
Ceramic capacitors formed by included 0.2～5.0Mol% in a total amount in terms of MnO 2 and SiO 2.
るように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,V2
O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少なくと
も一種類以上を0.05〜2.0mol％と、MnとSiをそれぞれMn
O2とSiO2に換算して合計量で0.2〜5.0mol％含ませてな
るセラミック内に、複数層の内部電極をこれらが交互に
対向する端縁に至るように設け、かつこの内部電極の量
端縁に外部電極を設けたことを特徴とするセラミックコ
ンデンサ。2. An Nb 2 O 5 , Ta 2 O 5 , V 2 , SrTiO 3 containing excess Ti so that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00.
O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , CeO 2 at least one or more of 0.05 to 2.0 mol%, and Mn and Si respectively Mn
A plurality of layers of internal electrodes are provided in a ceramic containing a total amount of 0.2 to 5.0 mol% in terms of O 2 and SiO 2 so as to alternately reach the edges facing each other. A ceramic capacitor characterized in that an external electrode is provided on the edge of the capacitor.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項２記載のセ
ラミックコンデンサ。3. The ceramic capacitor according to claim 2, wherein the internal electrode is made of at least one of Au, Pt, Rh, Pd, and Ni, or an alloy or a mixture thereof.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項２または３
記載のセラミックコンデンサ。4. The external electrode is made of at least one metal of Pd, Ag, Ni, Cu, Zn, or an alloy or mixture thereof.
The ceramic capacitor as described.
るように過剰のTiを含有したSrTiO3に、Nb2O5,Ta2O5,V2
O5,W2O5,Dy2O3,Nd2O3,Y2O3,La2O3,CeO2の内の少なくと
も一種類以上を0.05〜2.0mol％と、MnとSiをそれぞれMn
O2とSiO2に換算して合計量で0.2〜5.0mol％含ませてな
る組成物の混合粉末を出発原料とし、その混合粉末を粉
砕、混合、乾燥した後、空気中または窒素雰囲気中で仮
焼する工程と、仮焼後、再度粉砕した粉末を有機バイン
ダーと共に溶媒中に分散させ生シートにし、その後この
生シートの上に、内部電極ペーストを交互に対向する端
縁に至るように印刷（但し、最上層および最下層の生シ
ートには印刷せず）する工程と、この内部電極ペースト
の印刷された生シートを積層、加圧、圧着して成型体を
得、その後この成型体を空気中で仮焼する工程と、仮焼
後、還元または窒素雰囲気中で焼成する工程と、焼成
後、空気中で再酸化する工程と、再酸化後、内部電極を
露出させた両端に外部電極ペーストを塗布し焼付ける工
程とを有することを特徴とするセラミックコンデンサの
製造方法。5. SrTiO 3 containing excess Ti such that the molar ratio of Sr and Ti is 0.95 ≦ Sr / Ti <1.00, and Nb 2 O 5 , Ta 2 O 5 , V 2
O 5 , W 2 O 5 , Dy 2 O 3 , Nd 2 O 3 , Y 2 O 3 , La 2 O 3 , CeO 2 at least one or more of 0.05 to 2.0 mol%, and Mn and Si respectively Mn
A mixed powder of a composition containing a total amount of 0.2 to 5.0 mol% in terms of O 2 and SiO 2 is used as a starting material, and the mixed powder is pulverized, mixed and dried, and then in air or a nitrogen atmosphere. The calcining process, and after calcining, the ground powder is dispersed in a solvent together with an organic binder in a solvent to form a raw sheet, and then the internal electrode paste is printed on the raw sheet so as to alternately reach opposite edges. (However, printing is not performed on the uppermost and lowermost raw sheets), and the green sheet on which the internal electrode paste is printed is laminated, pressed, and pressed to obtain a molded body. A step of calcining in air, a step of calcining and firing in a reducing or nitrogen atmosphere, a step of re-oxidizing in air after firing, and external electrodes on both ends where the internal electrodes are exposed after re-oxidation. Applying and baking the paste Method of manufacturing a ceramic capacitor to be.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項５記載のセ
ラミックコンデンサの製造方法。6. The method of manufacturing a ceramic capacitor according to claim 5, wherein the internal electrode is formed of at least one of Au, Pt, Rh, Pd, and Ni, or an alloy or a mixture thereof. Method.
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを特徴とする請求項５または６
記載のセラミックコンデンサの製造方法。7. The external electrode is made of at least one of Pd, Ag, Ni, Cu and Zn, or an alloy or mixture thereof.
The manufacturing method of the ceramic capacitor described in the above.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036757A JP2727626B2 (en) | 1989-02-16 | 1989-02-16 | Ceramic capacitor and method of manufacturing the same |
| DE69024280T DE69024280T2 (en) | 1989-02-16 | 1990-02-16 | SEMICONDUCTOR CERAMIC CAPACITOR OF THE LAMINATED TYPE WITH INTERMEDIATE GRAIN INSULATION AND METHOD FOR THE PRODUCTION THEREOF |
| PCT/JP1990/000185 WO1990009671A1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
| US07/582,222 US5075818A (en) | 1989-02-16 | 1990-02-16 | Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure and a method for producing the same |
| EP90903219A EP0412167B1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
| KR1019900702277A KR930012271B1 (en) | 1989-02-16 | 1990-02-16 | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036757A JP2727626B2 (en) | 1989-02-16 | 1989-02-16 | Ceramic capacitor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215112A JPH02215112A (en) | 1990-08-28 |
| JP2727626B2 true JP2727626B2 (en) | 1998-03-11 |
Family
ID=12478619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036757A Expired - Fee Related JP2727626B2 (en) | 1989-02-16 | 1989-02-16 | Ceramic capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727626B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093682B2 (en) | 2007-03-26 | 2012-01-10 | Murata Manufacturing Co., Ltd. | Resistance memory element |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757587B2 (en) * | 1990-06-26 | 1998-05-25 | 松下電器産業株式会社 | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same |
| JP2872454B2 (en) * | 1991-07-31 | 1999-03-17 | 太陽誘電株式会社 | Manufacturing method of grain boundary insulated semiconductor laminated ceramic capacitor |
| KR100640001B1 (en) * | 2005-02-21 | 2006-11-01 | 한국전자통신연구원 | Circuit for protecting electrical and electronic system using abrupt MIT device and electrical and electronic system comprising of the same circuit |
| KR100714125B1 (en) | 2005-03-18 | 2007-05-02 | 한국전자통신연구원 | Circuit for preventing low voltage noise adapting abrupt MIT device and electrical and electronic system comprising the same the circuit |
| JP4666269B2 (en) * | 2006-07-03 | 2011-04-06 | 株式会社村田製作所 | Multilayer semiconductor ceramic capacitor with varistor function and manufacturing method thereof |
| CN103098157B (en) * | 2011-01-05 | 2016-01-06 | 株式会社村田制作所 | The manufacture method of laminated semiconductor ceramic capacitor and laminated semiconductor ceramic capacitor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925999A (en) * | 1972-04-20 | 1974-03-07 | ||
| JPS5850726A (en) * | 1981-09-21 | 1983-03-25 | 松下電器産業株式会社 | Composite function element |
| JPS5878414A (en) * | 1981-11-04 | 1983-05-12 | 松下電器産業株式会社 | Composite function element |
| JPS59215701A (en) * | 1983-05-24 | 1984-12-05 | 太陽誘電株式会社 | Method of producing composite function element |
| JPS62282411A (en) * | 1986-05-30 | 1987-12-08 | 松下電器産業株式会社 | Voltage-dependent nonlinear resistor |
-
1989
- 1989-02-16 JP JP1036757A patent/JP2727626B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093682B2 (en) | 2007-03-26 | 2012-01-10 | Murata Manufacturing Co., Ltd. | Resistance memory element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02215112A (en) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930012272B1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
| KR930012271B1 (en) | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same | |
| KR930010421B1 (en) | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same | |
| JP3838457B2 (en) | Ceramic composite laminated parts | |
| JP2757587B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2727626B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2705221B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2697095B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2850355B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2725357B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2707706B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2715529B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2773309B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2737280B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2707707B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2661246B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2745656B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2646734B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2697123B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2743448B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2737244B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JPH0359907A (en) | Particle field insulation type semiconductor ceramic capacitor and manufacture thereof | |
| JP2000243606A (en) | Laminated ceramic varistor and manufacture thereof | |
| KR960011913B1 (en) | Laminated semiconductor ceramic capacitor with a grain boundary insulted structure and a method for productingthe same | |
| JPH06176954A (en) | Laminated grain insulating type semiconductor ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |