JP2726863B2 - Semiconductor device package - Google Patents

Semiconductor device package

Info

Publication number
JP2726863B2
JP2726863B2 JP1308056A JP30805689A JP2726863B2 JP 2726863 B2 JP2726863 B2 JP 2726863B2 JP 1308056 A JP1308056 A JP 1308056A JP 30805689 A JP30805689 A JP 30805689A JP 2726863 B2 JP2726863 B2 JP 2726863B2
Authority
JP
Japan
Prior art keywords
insulator
conductor layer
signal conductor
insulator frame
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1308056A
Other languages
Japanese (ja)
Other versions
JPH03167841A (en
Inventor
文則 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1308056A priority Critical patent/JP2726863B2/en
Publication of JPH03167841A publication Critical patent/JPH03167841A/en
Application granted granted Critical
Publication of JP2726863B2 publication Critical patent/JP2726863B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は、半導体素子を収容している半導体素子パッ
ケージに関する。The present invention relates to a semiconductor device package containing a semiconductor device.

【従来の技術】[Prior art]

従来、第21図〜第23図を伴って次に述べる半導体素子
パッケージが提案されている。 すなわち、半導体素子２を搭載している金属導体でな
る基板１を有する。 この場合、半導体素子２は、その上面の相対向する両
位置、及び他の相対向する両位置においてそれぞれ形成
された信号用導体層3A及び3B、及び3C及び3Dを有すると
ともに、上記の他の位置に形成された複数の接地用導体
層3Gを有し、また下面に形成された接地用導体層3Eを有
する。なお、半導体素子２は、その接地用導体層3Eが基
板１に連結されていることによって、基板１上に搭載さ
れている。 また、基板１上に、半導体素子２を取囲んで配されて
いる絶縁体フレーム４を有する。 この場合、絶縁体フレーム４は、第22図を参照してと
くに明らかなように、上面が半導体素子２の上面とほぼ
等しい高さを有する。また、絶縁体フレーム４は、その
相対向する部4A及び4B、及び他の相対向する部4C及び4D
の上面の中央部において、幅方向に延長して形成されて
いる信号用導体層5A及び5B、及び5C及び5Dをそれぞれ有
するとともに、上面の信号用導体層5A及び5C間、5B及び
5C間、5B及び5D間、及び5A及び5D間の領域において、信
号用導体層5A及び5Cの近傍まで延長して形成されている
接地用導体層、信号用導体層5B及び5Cの近傍まで延長し
て形成されている接地用導体層、信号用導体層5B及び5D
の近傍まで延長して形成されている接地用導体層、及び
信号用導体層5A及び5Dの近傍まで延長して形成されてい
る接地用導体層を接地用導体層５としてそれぞれ有し、
また、下面にその全域に亘って延長して形成されている
接地用導体層5Eを有する。なお、絶縁体フレーム４は、
その接地用導体層5Eが基板１に連結されていることによ
って、基板１上に、それとの間で気密を保って配されて
いる。 さらに、絶縁体フレーム４上に配されている絶縁体フ
レーム６を有する。 この場合、絶縁体フレーム６は、第23図を参照してと
くに明らかなように、上方からみて、絶縁体フレーム４
の上面に形成されている信号用導体層5A、5B、5C及び5D
を横切っている内側面及び外側面を有するとともに、上
面にその全域に亘って形成されている接地用導体層7Eを
有する。 なお、絶縁体フレーム６は、それ自体が絶縁体フレー
ム４の信号用導体層5A〜5D及び接地用導体層5Gに連結し
且つ絶縁体フレーム４自体のそれら信号用導体層5A〜5D
及び接地用導体層5Gを有していない領域に連結されてい
ることによって、絶縁体フレーム４上に、それとの間で
気密を保って、配されている。 また、絶縁体フレーム６上に、その上面に形成されて
いる接地用導体層7Eと連結して、絶縁体フレーム６を蓋
するように配されている金属導体でなる蓋体８を有す
る。 さらに、半導体素子２の上面に形成されている信号用
導体層3A、3B、3C及び3Dと、絶縁体フレーム４の上面に
形成されている信号用導体層5A、5B、5C及び5Dとが、連
結用導線9A、9B、9C及び9Dによってそれぞれ連結されて
いるとともに、半導体素子２の上面に形成されている接
地用導体層3Gと、接地用導体層5GBとがそれぞれ連結用
導線9Gによって連結されている。 以上が、従来提案されている半導体素子パッケージの
構成である。 このような構成を有する従来の半導体素子パッケージ
は、半導体素子２が、基板１と、絶縁体フレーム４及び
６と、蓋体７とによって形成されている空間10内に気密
に封入収容され、そして、半導体素子２の上面に形成さ
れている信号用導体層3A、3B、3C及び3Dが、連結用導線
9A、9B、9C及び9Dと、絶縁体フレーム４の上面に形成さ
れている信号用導体層5A、5B、5C及び5Dとをそれぞれ介
して、外部に導出されているので、半導体素子パッケー
ジとしの機能を有する。Conventionally, a semiconductor device package described below with reference to FIGS. 21 to 23 has been proposed. That is, it has a substrate 1 made of a metal conductor on which a semiconductor element 2 is mounted. In this case, the semiconductor element 2 has the signal conductor layers 3A and 3B, and 3C and 3D formed at both opposing positions on the upper surface thereof and at the other opposing positions, respectively. It has a plurality of grounding conductor layers 3G formed at positions, and has a grounding conductor layer 3E formed on the lower surface. The semiconductor element 2 is mounted on the substrate 1 by connecting the grounding conductor layer 3E to the substrate 1. Further, an insulating frame 4 is provided on the substrate 1 so as to surround the semiconductor element 2. In this case, the insulator frame 4 has a height that is substantially equal to the upper surface of the semiconductor element 2, as is particularly apparent with reference to FIG. Also, the insulator frame 4 has its opposing portions 4A and 4B and the other opposing portions 4C and 4D.
In the central portion of the upper surface of the, having signal conductor layers 5A and 5B, and 5C and 5D formed extending in the width direction, respectively, between the signal conductor layers 5A and 5C on the upper surface, 5B and
In the regions between 5C, 5B and 5D, and between 5A and 5D, extend to the vicinity of the signal conductor layers 5A and 5C, and extend to the vicinity of the signal conductor layers 5B and 5C. Grounding conductor layer, signal conductor layers 5B and 5D formed as
And a grounding conductor layer formed extending to the vicinity of the signal conductor layers 5A and 5D as grounding conductor layers 5, respectively.
In addition, a grounding conductor layer 5E is formed on the lower surface so as to extend over the entire area. In addition, the insulator frame 4
Since the grounding conductor layer 5E is connected to the substrate 1, it is disposed on the substrate 1 in an airtight manner. Further, it has an insulator frame 6 disposed on the insulator frame 4. In this case, the insulator frame 6 is seen from above, as is particularly apparent with reference to FIG.
Signal conductor layers 5A, 5B, 5C and 5D formed on the upper surface of
And a grounding conductor layer 7E formed on the entire upper surface. The insulator frame 6 itself is connected to the signal conductor layers 5A to 5D and the ground conductor layer 5G of the insulator frame 4 and the signal conductor layers 5A to 5D of the insulator frame 4 itself.
By being connected to a region having no grounding conductor layer 5G, the insulating frame 4 is disposed on the insulator frame 4 while maintaining airtightness therebetween. Further, on the insulator frame 6, there is provided a lid 8 made of a metal conductor that is connected to the grounding conductor layer 7 </ b> E formed on the upper surface and covers the insulator frame 6. Further, the signal conductor layers 3A, 3B, 3C and 3D formed on the upper surface of the semiconductor element 2 and the signal conductor layers 5A, 5B, 5C and 5D formed on the upper surface of the insulator frame 4 are: The connecting conductors 9A, 9B, 9C and 9D are connected to each other, and the grounding conductor layer 3G formed on the upper surface of the semiconductor element 2 and the grounding conductor layer 5GB are connected to each other by the connecting conductor 9G. ing. The above is the configuration of the conventionally proposed semiconductor element package. In a conventional semiconductor device package having such a configuration, the semiconductor device 2 is hermetically sealed and accommodated in a space 10 formed by the substrate 1, the insulator frames 4 and 6, and the lid 7, and The signal conductor layers 3A, 3B, 3C and 3D formed on the upper surface of the semiconductor element 2
9A, 9B, 9C, and 9D and the signal conductor layers 5A, 5B, 5C, and 5D formed on the upper surface of the insulator frame 4, respectively. Has functions.

【発明が解決しようとする課題】[Problems to be solved by the invention]

しかしながら、第21図〜第23図に示す従来の半導体素
子パッケージの場合、半導体素子２を上述した空間10内
に気密に封入して収容させるための考慮から、基板１上
に絶縁体フレーム４が気密を保って一体に連結され、且
つその絶縁体フレーム４上に絶縁体フレーム６が同様に
気密を保って一体に連結され、しかしながら、蓋体８が
絶縁体フレーム６上に配されていない状態で、基板１上
に半導体素子２を固定して配し、次で、その半導体素子
２の信号用導体層3A、3B、3C及び3Dと、絶縁体フレーム
４上の信号用導体層5A、5B、5C及び5Dとを、連結用導線
9A、9B、9C及び9Dによってそれぞれ連結させるととも
に、半導体素子２の接地用導体層3Gと、絶縁体フレーム
４上に接地用導体層5Gとを、連結用導線9Gによってそれ
ぞれ連結させ、次で、絶縁体フレーム６上に、蓋体８
を、気密を保って、一体に連結させるという、工程をと
って製造される。 このため、絶縁体フレーム４の外側面のなす形状の寸
法を十分大きくし、また、これに応じて、絶縁体フレー
ム６の内側面及び外側面のなす形状の寸法を十分大きく
していない限り、半導体素子２の信号用導体層3A、3B、
3C及び3Dと絶縁体フレーム４上の信号用導体層5A、5B、
5C及び5Dとを連結用導線9A、9B、9C及び9Dによって連結
するとともに、半導体素子２の接地用導体層3Gと絶縁体
フレーム４上の接地用導体層5Gとを連結用導線9Gによっ
て連結する時、その連結位置上方近傍に、絶縁体フレー
ム６が存在しているので、その絶縁体フレーム６が、い
ま述べた連結用導線9A、9B、9C及び9D、及び9Gの連結作
業に邪魔になる。 従って、第21図〜第23図に示す従来の半導体素子パッ
ケージ場合、半導体素子パッケージを大型化させること
なしに、容易に製造することができない、という欠点を
有していた。 よって、本発明は、上述した欠点のない、新規な半導
体素子パッケージを提案せんとするものである。However, in the case of the conventional semiconductor device package shown in FIG. 21 to FIG. 23, the insulator frame 4 is formed on the substrate 1 in consideration of the fact that the semiconductor device 2 is hermetically sealed and accommodated in the space 10 described above. A state in which the lid 8 is not integrally arranged on the insulator frame 6, and the insulator frame 6 is likewise tightly coupled with the insulator frame 4 on the insulator frame 4. Then, the semiconductor element 2 is fixedly arranged on the substrate 1, and then the signal conductor layers 3A, 3B, 3C and 3D of the semiconductor element 2 and the signal conductor layers 5A and 5B on the insulator frame 4 are formed. , 5C and 5D, connecting wire
9A, 9B, 9C and 9D, respectively, and at the same time, the grounding conductor layer 3G of the semiconductor element 2 and the grounding conductor layer 5G on the insulator frame 4 are connected by the connection conductor 9G, respectively. On the insulator frame 6, cover 8
Are air-tightly connected together. Therefore, unless the size of the shape formed by the outer surface of the insulator frame 4 is sufficiently large, and accordingly, the size of the shape formed by the inner surface and the outer surface of the insulator frame 6 is not sufficiently large, The signal conductor layers 3A, 3B of the semiconductor element 2
3C and 3D and the signal conductor layers 5A, 5B on the insulator frame 4
5C and 5D are connected by connecting wires 9A, 9B, 9C and 9D, and the grounding conductor layer 3G of the semiconductor element 2 and the grounding conductor layer 5G on the insulator frame 4 are connected by the connecting wire 9G. At this time, since the insulator frame 6 exists near the upper portion of the connection position, the insulator frame 6 hinders the connection operation of the connecting wires 9A, 9B, 9C, 9D, and 9G just described. . Therefore, the conventional semiconductor device package shown in FIGS. 21 to 23 has a disadvantage that it cannot be easily manufactured without increasing the size of the semiconductor device package. Therefore, the present invention proposes a novel semiconductor device package that does not have the above-mentioned disadvantages.

【課題を解決するための手段】[Means for Solving the Problems]

本願第１番目の発明による半導体素子パッケージは、
上面に信号用導体層を形成している半導体素子を搭載
している基板と、上記基板上に、上記半導体素子を取
囲んで配され、且つ上面が上記半導体素子の上面とほぼ
等しい高さを有するとともに、上面に幅方向に延長して
いる信号用導体層を形成している第１の絶縁体フレーム
と、上記基板上に、上記第１の絶縁体フレームを取囲
んで配され、且つ上面が上記第１の絶縁体フレームの上
面よりもわずかに高い高さを有するとともに、上面に幅
方向に延長している信号用導体層を形成している第２の
絶縁体フレームと、上記第２の絶縁体フレーム上に配
され、且つ上方からみて、上記第１の絶縁体フレームの
上面に形成されている信号用導体層を横切っている内側
面と、上記第２の絶縁体フレームの上面に形成されてい
る信号用導体層を横切っている外側面とを有するととも
に、下面に幅方向に延長し且つ上記第１の絶縁体フレー
ムの上面に形成されている信号用導体層と対向し且つ上
記第２の絶縁体フレームの上面に形成されている信号用
導体層と連結している信号用導体層を形成している第３
の絶縁体フレームと、上記第３の絶縁体フレーム上に
それを蓋するように配されている蓋体と、上記第１の
絶縁体フレームの上面に形成されている信号用導体層
と、上記第３の絶縁体フレームの下面に形成されている
信号用導体層とを、両者の相対向する位置において、互
に連結している連結用導体とを有し、そして、上記半
導体素子の上面に形成されている信号用導体層と、上記
第１の絶縁体フレームの上面に形成されている信号用導
体層とが、連結用導線によって連結され、よって、上
記半導体素子が、上記基板と、上記第２の絶縁体フレー
ムと、上記第３の絶縁体フレームと、上記蓋体とによっ
て形成されている空間内に封入され、上記半導体素子
の上面に形成されている信号用導体層が、上記連結用導
線と、上記第１の絶縁体フレームの上面に形成されてい
る信号用導体層と、上記連結用導体と、上記第３の絶縁
体フレームの下面に形成されている信号用導体層と、上
記第２の絶縁体フレームの上面に形成されている信号用
導体層とを介して、外部に導出されている。 本願第２番目の発明による半導体素子パッケージは、
上面に信号用導体層を形成している半導体素子を搭載
している基板と、上記基板上に、上記半導体素子を取
囲んで配され、且つ上面が上記半導体素子の上面とほぼ
等しい高さを有するとともに、上面に幅方向に延長して
いる信号用導体層を形成している第１の絶縁体フレーム
と、上記基板上に、上記第１の絶縁体フレームを取囲
んで配され、且つ上面が上記第１の絶縁体フレームの上
面に形成されている信号用導体層よりもわずかに高い高
さを有するとともに、上面に幅方向に延長している信号
用導体層を形成している第２の絶縁体フレームと、上
記第２の絶縁体フレーム上に配され、且つ上方からみ
て、上記第１の絶縁体フレームの上面に形成されている
信号用導体層を横切っている内側面と、その内側の上記
第１の絶縁体フレームの上面に形成されている信号用導
体層を横切っている領域に対向する領域が上記第２の絶
縁体フレームの外側面よりも外側である外側面とを有す
るとともに、下面に幅方向に延長し且つ上記第１の絶縁
体フレームの上面に形成されている信号用導体層と対向
し且つ上記第２の絶縁体フレームと対向していない信号
用導体層を形成している第３の絶縁体フレームと、上
記第３の絶縁体フレーム上にそれを蓋するように配され
ている蓋体と、上記第１の絶縁体フレームの上面に形
成されている信号用導体層と、上記第３の絶縁体フレー
ムの下面に形成されている信号用導体層とを、両者の相
対向する位置において、互に連結している連結用導体と
を有し、そして、上記半導体素子の上面に形成されて
いる信号用導体層と上記第１の絶縁体フレームの上面に
形成されている信号用導体層とが連結用導線によって連
結され、よって、上記半導体素子が、上記基板と、上
記第２の絶縁体フレームと、上記第３の絶縁体フレーム
と、上記蓋体とによって形成されている空間内に封入さ
れ、上記半導体素子の上面に形成されている信号用導
体層が、上記連結用導線と、上記第１の絶縁体フレーム
の上面に形成されている信号用導体層と、上記連結用導
体と、上記第３の絶縁体フレームの下面に形成されてい
る信号用導体層とを介して、外部に導出されている。 本願第３番目の発明による半導体素子パッケージは、
本願第１番目の発明または本願第２番目の発明による半
導体素子パッケージにおいて、上記第３の絶縁体フレー
ムまたは上記第１の絶縁体フレームに、上記連結用導体
を受ける凹所が形成されている。 本願第４番目の発明による半導体素子パッケージは、
本願第１番目の発明または本願第２番目の発明による半
導体素子パッケージにおいて、上記蓋体が金属導体でな
り、そして、上記第３の絶縁体フレームと上記蓋体との
間に、金属導体リングが介挿されている。 本願第５番目の発明による半導体素子パッケージは、
本願第１番目の発明または本願第２番目の発明による半
導体素子パッケージにおいて、上記第１、第２及び第３
の絶縁体フレームの内側面及び外側面上に、上記信号用
導体層が形成されていない領域に対応している領域にお
いて、電磁遮蔽用導体層が形成されている。 本願第６番目の発明による半導体素子パッケージは、
上面に信号用導体層を形成している半導体素子を搭載
している基板と、上記基板上に、上記絶縁体を取囲ん
で配され、且つ上面が上記絶縁体の上面よりもわずかに
高い高さを有するとともに、上面に幅方向に延長してい
る信号用導体層を形成している第１の絶縁体フレーム
と、上記第１の絶縁体フレーム上に配され、且つ上方
からみて、上記絶縁体の上面に形成されている信号用導
体層を横切っている内側面と上記第１の絶縁体フレーム
の上面に形成されている信号用導体層を横切っている外
側面とを有するとともに、下面に幅方向に延長し且つ上
記絶縁体の上面に形成されている信号用導体層と対向し
且つ上記第１の絶縁体フレームの上面に形成されている
信号用導体層と連結している信号用導体層を形成してい
る第２の絶縁体フレームと、上記第２の絶縁体フレー
ム上にそれを蓋するように配されている蓋体と、上記
絶縁体の上面に形成されている信号用導体層と、上記第
２の絶縁体フレームの下面に形成されている信号用導体
層とを、両者の相対向する位置において、互に連結して
いる連結用導体とを有し、そして、上記絶縁体上に、
上面に信号用導体層を形成している半導体素子が、その
上面に形成されている信号用導体層を上記絶縁体の上面
に形成されている信号用導体層に連結して搭載され、
よって、上記半導体素子が、上記基板と、上記第１の絶
縁体フレームと、上記第２の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、上記
半導体素子の上面に形成されている信号用導体層が、上
記絶縁体の上面に形成されている信号用導体層と、上記
連結用導体と、上記第２の絶縁体フレームの下面に形成
されている信号用導体層と、上記第１の絶縁体フレーム
の上面に形成されている信号用導体層とを介して、外部
に導出されている。 本願第７番目の発明による半導体素子パッケージは、
上面に信号用導体層を形成している絶縁体を搭載して
いる基板と、上記基板上に、上記絶縁体を取囲んで配
され、且つ上面が上記半導体素子の上面に形成されてい
る信号用導体層の上面よりもわずかに高い高さを有する
第１の絶縁体フレームと、上記第１の絶縁体フレーム
上に配され、且つ上方からみて、上記絶縁体の上面に形
成されている信号用導体層を横切っている内側面とその
内側面の上記絶縁体の上面に形成されている信号用導体
層を横切っている領域に対向する領域が上記第１の絶縁
体フレームの外側面よりも外側である外側面とを有する
とともに、下面に幅方向に延長し且つ上記絶縁体の上面
に形成されている信号用導体層と対向し且つ上記第１の
絶縁体フレームと対向していない信号用導体層を形成し
ている第２の絶縁体フレームと、上記第２の絶縁体フ
レーム上にそれを蓋するように配されている蓋体と、
上記絶縁体の上面に形成されている信号用導体層と、上
記第１の絶縁体フレームの下面に形成されている信号用
導体層とを、両者の相対向する位置において、互に連結
している連結用導体とを有し、そして、上記絶縁体上
に、上面に信号用導体層を形成している半導体素子が、
その上面に形成されている信号用導体層を上記絶縁体の
上面に形成されている信号用導体層に連結して搭載さ
れ、よって、上記半導体素子が、上記基板と、上記第
１の絶縁体フレームと、上記第２の絶縁体フレームと、
上記蓋体とによって形成されている空間内に封入され、
上記半導体素子の上面に形成されている信号用導体層
が、上記絶縁体の上面に形成されている信号用導体層
と、上記連結用導体と、上記第２の絶縁体フレームの下
面に形成されている信号用導体層とを介して、外部に導
出されている。 本願第８番目の発明による半導体素子パッケージは、
本願第６番目の発明または本願第７番目の発明による半
導体素子パッケージにおいて、上記第２の絶縁体フレー
ムまたは上記絶縁体に、上記連結用導体を受ける凹所が
形成されている。 本願第９番目の発明による半導体素子パッケージは、
本願第６番目の発明または本願第７番目の発明による半
導体素子パッケージにおいて、上記蓋体が金属導体でな
り、そして、上記第２の絶縁体フレームと上記蓋体との
間に、金属導体リングが介挿されている。 本願第10番目の発明による半導体素子パッケージは、
本願第６番目の発明または本願第７番目の発明による半
導体素子パッケージにおいて、上記絶縁体、上記第１及
び第２の絶縁体フレームの内側面及び外側面上に、上記
信号用導体層が形成されていない領域に対応している領
域において、電磁遮蔽用導体層が形成されている。The semiconductor device package according to the first invention of the present application is:
A substrate on which a semiconductor element having a signal conductor layer formed thereon is mounted; and a substrate disposed on the substrate and surrounding the semiconductor element, and having an upper surface having a height substantially equal to the upper surface of the semiconductor element. A first insulator frame having a signal conductor layer extending in a width direction on an upper surface, and a first insulator frame disposed on the substrate so as to surround the first insulator frame, and A second insulator frame having a height slightly higher than the upper surface of the first insulator frame and forming a signal conductor layer extending in the width direction on the upper surface; An inner side surface, which is disposed on the insulator frame of the first embodiment and crosses over the signal conductor layer formed on the upper surface of the first insulator frame when viewed from above, and an upper surface of the second insulator frame. Across the formed signal conductor layer And an outer surface extending in the width direction on the lower surface, facing the signal conductor layer formed on the upper surface of the first insulator frame, and formed on the upper surface of the second insulator frame. The third layer forming the signal conductor layer connected to the signal conductor layer
An insulator frame, a lid disposed on the third insulator frame so as to cover the insulator frame, a signal conductor layer formed on an upper surface of the first insulator frame, A signal conductor layer formed on the lower surface of the third insulator frame, and a connection conductor connected to each other at positions opposing each other; and a signal conductor layer formed on the upper surface of the semiconductor element. The formed signal conductor layer and the signal conductor layer formed on the upper surface of the first insulator frame are connected by a connection lead, so that the semiconductor element is connected to the substrate, The signal conductor layer encapsulated in the space formed by the second insulator frame, the third insulator frame, and the lid, and formed on the upper surface of the semiconductor element, is connected to the connection section by the connection. Conductor and the first insulator frame A signal conductor layer formed on the upper surface of the third insulator frame, a signal conductor layer formed on the lower surface of the third insulator frame, and a signal conductor layer formed on the lower surface of the third insulator frame. Via the signal conductor layer described above. The semiconductor device package according to the second invention of the present application is:
A substrate on which a semiconductor element having a signal conductor layer formed thereon is mounted; and a substrate disposed on the substrate and surrounding the semiconductor element, and having an upper surface having a height substantially equal to the upper surface of the semiconductor element. A first insulator frame having a signal conductor layer extending in a width direction on an upper surface, and a first insulator frame disposed on the substrate so as to surround the first insulator frame, and Has a height slightly higher than that of the signal conductor layer formed on the upper surface of the first insulator frame and forms a signal conductor layer extending in the width direction on the upper surface. An insulator frame, and an inner surface disposed on the second insulator frame and crossing a signal conductor layer formed on an upper surface of the first insulator frame when viewed from above, Upper surface of the inner first insulator frame A region facing the region crossing the formed signal conductor layer has an outer surface that is outside the outer surface of the second insulator frame, extends in the width direction on the lower surface, and extends in the width direction. A third insulator frame forming a signal conductor layer facing the signal conductor layer formed on the upper surface of the first insulator frame and not facing the second insulator frame; A cover disposed on the third insulator frame so as to cover the third insulator frame; a signal conductor layer formed on the upper surface of the first insulator frame; A signal conductor layer formed on the lower surface, and a connection conductor connected to each other at positions opposing each other; and a signal conductor formed on the upper surface of the semiconductor element. Layer and top surface of the first insulator frame The formed signal conductor layer is connected by a connection conductor, and thus the semiconductor element is formed by the substrate, the second insulator frame, the third insulator frame, and the lid. The signal conductor layer formed on the upper surface of the semiconductor element is encapsulated in the space formed by the connection conductor and the signal conductor formed on the upper surface of the first insulator frame. It is led out through a layer, the connecting conductor, and a signal conductor layer formed on the lower surface of the third insulator frame. The semiconductor device package according to the third invention of the present application is:
In the semiconductor device package according to the first invention or the second invention of the present application, a recess for receiving the connection conductor is formed in the third insulator frame or the first insulator frame. The semiconductor device package according to the fourth invention of the present application is:
In the semiconductor device package according to the first invention or the second invention of the present application, the lid is made of a metal conductor, and a metal conductor ring is provided between the third insulator frame and the lid. It is interposed. The semiconductor device package according to the fifth invention of the present application is:
In the semiconductor device package according to the first invention or the second invention of the present application, the first, second, and third semiconductor device packages are provided.
An electromagnetic shielding conductor layer is formed on the inner surface and the outer surface of the insulator frame in a region corresponding to a region where the signal conductor layer is not formed. The semiconductor device package according to the sixth invention of the present application is:
A substrate on which a semiconductor element having a signal conductor layer formed thereon is mounted; and a substrate provided on the substrate and surrounding the insulator, wherein the upper surface is slightly higher than the upper surface of the insulator. A first insulator frame having a signal conductor layer extending in the width direction on an upper surface thereof, and the first insulator frame disposed on the first insulator frame and viewed from above, It has an inner surface traversing the signal conductor layer formed on the upper surface of the body and an outer surface traversing the signal conductor layer formed on the upper surface of the first insulator frame. A signal conductor extending in the width direction, facing the signal conductor layer formed on the upper surface of the insulator, and connected to the signal conductor layer formed on the upper surface of the first insulator frame. A second insulator frame forming a layer; A lid disposed on the second insulator frame so as to cover the second insulator frame; a signal conductor layer formed on an upper surface of the insulator; and a lower surface of the second insulator frame. Having a signal conductor layer, at a position facing each other, having a connection conductor that is connected to each other, and on the insulator,
A semiconductor element forming a signal conductor layer on the upper surface is mounted by connecting the signal conductor layer formed on the upper surface to the signal conductor layer formed on the upper surface of the insulator,
Therefore, the semiconductor element is sealed in a space formed by the substrate, the first insulator frame, the second insulator frame, and the lid, and is provided on an upper surface of the semiconductor element. The formed signal conductor layer is a signal conductor layer formed on the upper surface of the insulator, the connection conductor, and a signal conductor layer formed on the lower surface of the second insulator frame. And the signal conductor layer formed on the upper surface of the first insulator frame. The semiconductor device package according to the seventh invention of the present application is:
A substrate on which an insulator forming a signal conductor layer is mounted on an upper surface, and a signal disposed on the substrate so as to surround the insulator and having an upper surface formed on an upper surface of the semiconductor element A first insulator frame having a height slightly higher than the upper surface of the conductor layer for use, and a signal disposed on the first insulator frame and formed on the upper surface of the insulator when viewed from above. A region facing the region traversing the signal conductor layer formed on the upper surface of the insulator on the inner surface traversing the conductor layer for signal transmission and the inner surface of the first insulator frame; An outer surface which is an outer side, and extending in the width direction on the lower surface, facing the signal conductor layer formed on the upper surface of the insulator, and not facing the first insulator frame. The second insulator frame forming the conductor layer Arm and, a lid which is arranged to cover it in the second insulator on the frame,
The signal conductor layer formed on the upper surface of the insulator and the signal conductor layer formed on the lower surface of the first insulator frame are connected to each other at positions facing each other. And a semiconductor element having a signal conductor layer formed on an upper surface thereof, on the insulator,
The signal conductor layer formed on the upper surface is connected to and mounted on the signal conductor layer formed on the upper surface of the insulator, so that the semiconductor element includes the substrate and the first insulator. A frame, the second insulator frame,
Encapsulated in the space formed by the lid,
The signal conductor layer formed on the upper surface of the semiconductor element is formed on the signal conductor layer formed on the upper surface of the insulator, the connection conductor, and the lower surface of the second insulator frame. Through the signal conductor layer. The semiconductor device package according to the eighth invention of the present application is:
In the semiconductor element package according to the sixth or seventh aspect of the present invention, a recess for receiving the connection conductor is formed in the second insulator frame or the insulator. The semiconductor device package according to the ninth invention of the present application is:
In the semiconductor device package according to the sixth invention or the seventh invention of the present application, the lid is made of a metal conductor, and a metal conductor ring is provided between the second insulator frame and the lid. It is interposed. The semiconductor device package according to the tenth invention of the present application,
In the semiconductor device package according to the sixth invention or the seventh invention of the present application, the signal conductor layer is formed on inner surfaces and outer surfaces of the insulator, the first and second insulator frames. The conductor layer for electromagnetic shielding is formed in a region corresponding to the non-existing region.

【作用・効果】[Action / Effect]

本願第１番目の発明による半導体素子パッケージの場
合、半導体素子を、基板と、第２の絶縁体フレームと、
第３の絶縁体フレームと、蓋体とによって形成されてい
る空間内に気密に封入して収容させるための考慮から、
基板上に信号用導体層とそれに一体に連結している連結
用導体とを予め設けている第１の絶縁体フレームが基板
との間で気密を保って一体に連結され、しかしながら、
基板上に第２の絶縁体フレームと第３の絶縁体フレーム
と蓋体とからなる構成体が配されていない状態で、基板
上に信号用導体層を予め設けている半導体素子を固定し
て配し、次いで、その半導体素子の信号用導体層と第１
の絶縁体フレームの信号用導体層とを連結用導線によっ
て連結させ、次で、信号用導体層を予め設けている第２
の絶縁体フレームと信号用導体層を予め設けている第３
の絶縁体フレームとが気密を保って予め一体に連結され
ているとともに、信号用導体層を予め設けている第３の
絶縁体フレームと蓋体とが気密を保って予め一体に連結
されている状態で、第２の絶縁体フレームを、第１の絶
縁体フレームに予め設けている連結用導体を第３の絶縁
体フレームに予め設けていう信号用導体層と連結させな
がら、基板上に気密を保って一体に連結させる、という
工程をとって製造し得る。 このため、第21図〜第23図で前述した従来の半導体素
子パッケージの絶縁体フレーム４に対応している第１及
び第２の絶縁体フレームの外側面のなす形状の寸法を大
きくし、また、これに応じて、第21図〜第23図で前述し
た従来の半導体素子パッケージの絶縁体フレーム６に対
応している第３の絶縁体フレームの内側面及び外側面の
なす形状の寸法を大きくしなくても、半導体素子の信号
用導体層と第１の絶縁体フレームの信号用導体層とを連
結用導線によって連結する時、その連結位置上方及びそ
の近傍に、その連結作業に邪魔になるようななにものも
有しない。 従って、本願第１番目の発明による半導体素子パッケ
ージによれば、半導体素子パッケージを、第21図〜第23
図で前述した従来の半導体素子パッケージの場合に比
し、小型化して、容易に製造することができる。 本願第２番目の発明による半導体素子パッケージは、
第３の絶縁体フレームの外側面が上方からみて第２の絶
縁体フレームの信号用導体層を横切り、このため、半導
体素子の信号用導体層を外部に導出させる第２の絶縁体
フレームの信号用導体層が外部に露呈している本願第１
番目の発明による半導体素子パッケージに代え、第３の
絶縁体フレームの外側面が、第３の絶縁体フレームの内
側面が上方からみて第２の絶縁体フレームの信号用導体
層を横切っている領域に対向する領域において第２の絶
縁体フレームの外側面よりも外側であり、このため、半
導体素子の信号用導体層を外部に導出させる第３の絶縁
体フレームの信号用導体層が外部に露呈していることを
除いて、本願第１番目の発明による半導体素子パッケー
ジと同様の構成を有する。 このため、本願第２番目の発明による半導体素子パッ
ケージによれば、詳細説明は省略するが、本願第１番目
の発明による半導体素子パッケージの場合と同様の優れ
た作用・効果を得ることができる。 本願第３番目の発明による半導体素子パッケージは、
第３または第１の絶縁体フレームに、連結用導体を受け
る凹所を有することを除いて、本願第１番目の発明また
は本願第２番目の発明による半導体素子パッケージと同
様の構成を有し、そして、その凹所が、連結用導体と共
働して、半導体素子パッケージを、本願第１番目の発明
による半導体素子パッケージで上述したように、第２及
び第３の絶縁体フレームと蓋体とが気密を保って一体に
連結されている状態で、第２の絶縁体フレームを基板上
に気密を保って一体に連結させる工程をとって製造する
ときの、その連続工程における位置決め作業を容易にす
る。 このため、本願第３番目の発明による半導体素子パッ
ケージによれば、詳細説明は省略するが、本願第１番目
の発明または本願第２番目の発明による半導体素子パッ
ケージの場合と同様の優れた作用・効果を得ることがで
きるとともに、半導体素子パッケージを、本願第１番目
の発明または本願第２番目の発明による半導体素子パッ
ケージの場合に比し、より容易に製造することができ
る。 本願第４番目の発明による半導体素子パッケージは、
蓋体が金属導体でなり、また、第３の絶縁体フレームと
金属導体でなる蓋体との間に、金属導体でなる導体リン
グが介挿されていることを除いて、本願第１番目の発明
または本願第２番目の発明による半導体素子パッケージ
と同様の構成を有し、そして、導体リングを有するの
で、半導体素子パッケージを、半導体素子を、基板１
と、第２の絶縁体フレームと、第３の絶縁体フレーム
と、蓋体とによって形成されている空間内に気密に封入
して収容させるための考慮から、本願第１番目の発明に
よる半導体素子パッケージで前述したのに準じて、基板
上に、第１の絶縁体フレームが、基板との間で気密を保
って一体に連結され、しかしながら、基板上に第２の絶
縁体フレームと第３の絶縁体フレームと導体リングとか
らなる構成体が配されていないとともに、その構成体上
に蓋体が配されていない状態で、基板上に、半導体素子
を固定して配し、次で、その半導体素子の信号用導体層
と第１の絶縁体フレームの信号用導体層とを連結用導線
によって連結させ、次で、第２の絶縁体フレームと、第
３の絶縁体フレームとが、気密を保って予め一体に連結
されているとともに、第３の絶縁体フレームと導体リン
グとが気密を保って予め一体に連結され、しかしなが
ら、導体リング上に蓋体が配されていない状態で、第２
の絶縁体フレームを、第１の絶縁体フレームに予め設け
ている連結用導体を第３の絶縁体フレームに予め設けて
いる信号用導体層と連結させながら、基板上に気密を保
って一体に連結させ、次で、導体リング上に蓋体を気密
を保って一体に連結させる、という工程をとって製造し
得る。 このため、第２の絶縁体フレームを上述したように基
板上に気密を保って連結させる作業を、本願第１番目の
発明または本願第２番目の発明による半導体素子パッケ
ージの場合に比し容易に行うことができる。 このため、本願第４番目の発明による半導体素子パッ
ケージによれば、詳細説明は省略するが、本願第１番目
の発明または本願第２番目の発明による半導体素子パッ
ケージのそれぞれの場合と同様の優れた作用・効果を得
ることができるとともに、半導体素子パッケージを、本
願第１番目の発明または本願第２番目の発明による半導
体素子パッケージのそれぞれの場合に比し、より容易に
製造することができる。 本願第５番目の発明による半導体素子パッケージは、
本願第１番目の発明または本願第２番目の発明による半
導体素子パッケージにおいて、第１、第２及び第３の絶
縁体フレームの内側面及び及び外側面上に、信号用導体
層が形成されていない領域に対応している領域におい
て、電磁遮蔽用導体層が形成されていることを除いて、
本願第１番目の発明または本願第２番目の発明による半
導体素子パッケージと同様の構成を有し、そして、電磁
遮蔽用導体層を有するので、半導体素子の信号用導体層
に対する外部からの信号または半導体素子の信号用導体
層から外部への信号を、高い周波数を有するマイクロ波
信号とし得、そして、そのマイクロ波信号を導波管モー
ドで伝播させることができるとともに、第１、第２及び
第３の絶縁体フレーム内を通る信号によるクロストーク
を、有効に回避させることができる。 このため、本願第５番目の発明による半導体素子パッ
ケージによれば、詳細説明は省略するが、本願第１番目
の発明または本願第２番目の発明による半導体素子パッ
ケージのそれぞれの場合と同様の優れた作用・効果を得
ることができるとともに、電磁遮蔽用導体層を有するこ
とによる上述した作用・効果を得ることができる。 本願第６番目の発明の発明による半導体素子パッケー
ジは、本願第１番目の発明による半導体素子パッケージ
において、その第１の絶縁体フレームが、その上面に形
成されている信号用導体層をそのままにして、その中空
部を埋めている内側面を有していない構成の絶縁体に置
換され、これに応じて、半導体素子が絶縁体上の信号用
導体層に連結されていることを除いて、本願第１番目の
発明による半導体素子パッケージと同様の構成を有する
ので、第１の絶縁体フレームを絶縁体フレームと、第２
及び第３の絶縁体フレームをそれぞれ第１及び第２の絶
縁体フレームと読み代えた、本願第１番目の発明による
半導体素子パッケージの場合と同様の優れた作用・効果
を得ることができる。 本願第７番目の発明による半導体素子パッケージは、
その第１の絶縁体フレームが、本願第６番目の発明によ
る半導体素子パッケージの場合と同様に、絶縁体に置換
され、これに応じて、半導体素子が絶縁体上の信号用導
体層に連結されていることを除いて、本願第２番目の発
明による半導体素子パッケージと同様の構成を有するの
で、詳細説明は省略するが、第１の絶縁体フレームを絶
縁体と、第２及び第３の絶縁体フレームを第１及び第２
の絶縁体フレームと読み代えた、本願第２番目の発明に
よる半導体素子パッケージの場合と同様の作用・効果を
得ることができる。 本願第８番目の発明による半導体素子パッケージは、
本願第３番目の発明による半導体素子パッケージの場合
に準じて、絶縁体または第２の絶縁体フレームに連結用
導体を受ける凹所が形成されていることを除いて、本願
第６番目の発明または本願第７番目の発明による半導体
素子パッケージと同様の構成を有するので、詳細説明は
省略するが、本願第３番目の発明による半導体素子パッ
ケージの場合と同様の作用・効果を得ることができる。 本願第９番目の発明による半導体素子パッケージは、
本願第４番目の発明による半導体素子パッケージの場合
に準じて、第２の絶縁体フレームと蓋体との間に導体リ
ングが介挿されていることを除いて、本願第６番目の発
明または本願第７番目の発明による半導体素子パッケー
ジと同様の構成を有するので、詳細説明は省略するが、
本願第４番目の発明による半導体素子パッケージの場合
と同様の作用・効果を得ることができる。 本願第10番目の発明による半導体素子パッケージは、
本願第５番目の発明による半導体素子パッケージの場合
に準じて、絶縁体、第１及び第２の絶縁体フレームの内
側面及び外側面に電磁遮蔽用導体層が設けられているこ
とを除いて、本願第６番目の発明または本願第７番目の
発明による半導体素子パッケージと同様の構成を有する
ので、詳細説明は省略するが、本願第５番目の発明によ
る半導体素子パッケージの場合と同様の作用・効果を得
ることができる。In the case of the semiconductor device package according to the first invention of the present application, the semiconductor device is provided with a substrate, a second insulator frame,
From consideration for hermetically sealing and enclosing in the space formed by the third insulator frame and the lid,
A first insulator frame, which is provided in advance with a signal conductor layer and a connection conductor integrally connected thereto on the substrate, is integrally connected to the substrate in an airtight manner,
In a state where the structure including the second insulator frame, the third insulator frame, and the lid is not provided on the substrate, a semiconductor element provided with a signal conductor layer on the substrate in advance is fixed. And then the signal conductor layer of the semiconductor device and the first
And a signal conductor layer of the insulator frame is connected by a connection conductor, and then a second conductor layer is provided in advance.
Insulator frame and signal conductor layer are provided in advance.
And the third insulator frame provided with the signal conductor layer in advance and the lid are integrally connected in advance while maintaining the airtightness. In this state, the second insulator frame is hermetically sealed on the substrate while the connection conductor provided on the first insulator frame is connected to the signal conductor layer provided on the third insulator frame. It can be manufactured by a process of maintaining and connecting integrally. Therefore, the dimensions of the outer surfaces of the first and second insulator frames corresponding to the insulator frame 4 of the conventional semiconductor device package described above with reference to FIGS. 21 to 23 are increased, and Accordingly, the dimensions of the inner surface and the outer surface of the third insulator frame corresponding to the insulator frame 6 of the conventional semiconductor device package described above with reference to FIGS. 21 to 23 are increased. Even if it is not performed, when the signal conductor layer of the semiconductor element and the signal conductor layer of the first insulator frame are connected by the connection conductor, the connection work is obstructed above and near the connection position. It doesn't have anything. Therefore, according to the semiconductor device package according to the first invention of the present application, the semiconductor device package is configured as shown in FIGS.
Compared to the case of the conventional semiconductor element package described above with reference to the drawing, the semiconductor device can be reduced in size and easily manufactured. The semiconductor device package according to the second invention of the present application is:
The outer surface of the third insulator frame crosses the signal conductor layer of the second insulator frame as viewed from above, and thus the signal conductor layer of the second insulator frame leads the signal conductor layer of the semiconductor element to the outside. Of the present invention in which the conductor layer is exposed to the outside
In place of the semiconductor element package according to the third invention, the outer surface of the third insulator frame crosses the signal conductor layer of the second insulator frame when the inner surface of the third insulator frame is viewed from above. In the region opposed to the outer surface of the second insulator frame, the signal conductor layer of the third insulator frame that leads the signal conductor layer of the semiconductor element to the outside is exposed to the outside. Except for this, it has the same configuration as the semiconductor device package according to the first invention of the present application. For this reason, according to the semiconductor element package according to the second aspect of the present invention, although the detailed description is omitted, the same excellent operation and effect as those of the semiconductor element package according to the first aspect of the present invention can be obtained. The semiconductor device package according to the third invention of the present application is:
The third or first insulator frame has the same configuration as the semiconductor device package according to the first invention or the second invention, except that the third or first insulator frame has a recess for receiving the connecting conductor; The recess cooperates with the connecting conductor to form the semiconductor element package into the second and third insulator frames and the lid, as described above for the semiconductor element package according to the first aspect of the present invention. When the second insulator frame is integrally connected to the substrate while maintaining the airtightness in a state where they are integrally connected while maintaining the airtightness, the positioning operation in the continuous process can be easily performed. I do. For this reason, according to the semiconductor device package according to the third invention of the present application, although the detailed description is omitted, the same excellent operation as that of the semiconductor device package according to the first invention or the second invention of the present application is obtained. The effect can be obtained, and the semiconductor element package can be manufactured more easily than the case of the semiconductor element package according to the first invention or the second invention of the present application. The semiconductor device package according to the fourth invention of the present application is:
Except that the lid is made of a metal conductor and a conductor ring made of a metal conductor is interposed between the third insulator frame and the lid made of the metal conductor, Since it has the same configuration as the semiconductor device package according to the invention or the second invention of the present application and has a conductor ring, the semiconductor device package can be replaced with the semiconductor device by the substrate 1.
And a second insulator frame, a third insulator frame, and a lid, and a semiconductor element according to the first invention of the present application, in consideration of hermetic sealing and accommodation in a space formed by the lid. On the substrate, a first insulator frame is integrally connected with the substrate in an airtight manner, as described above for the package, however, the second insulator frame and the third insulator frame are provided on the substrate. In a state where the structure including the insulator frame and the conductor ring is not arranged, and the lid is not arranged on the structure, the semiconductor element is fixedly arranged on the substrate, and then, The signal conductor layer of the semiconductor element and the signal conductor layer of the first insulator frame are connected by a connection conductor, and then the second insulator frame and the third insulator frame are hermetically sealed. While being pre-connected together A third insulator frame and conductor ring is coupled to advance integrally hermetically, however, when no lid is placed on the conductor ring, the second
Is connected to the signal conductor layer provided in advance on the third insulator frame while connecting the connection conductor provided in advance on the first insulator frame while maintaining airtightness on the substrate. It can be manufactured by taking the steps of connecting and then integrally connecting the lid on the conductor ring while keeping the airtightness. Therefore, the operation of connecting the second insulator frame to the substrate while maintaining the airtightness as described above is easier than in the case of the semiconductor device package according to the first invention or the second invention. It can be carried out. For this reason, according to the semiconductor device package according to the fourth invention of the present application, although the detailed description is omitted, the same excellent advantages as those of the semiconductor device package according to the first invention of the present application or the semiconductor device package according to the second invention of the present application are provided. The function and effect can be obtained, and the semiconductor element package can be manufactured more easily than in each case of the semiconductor element package according to the first invention or the second invention. The semiconductor device package according to the fifth invention of the present application is:
In the semiconductor device package according to the first invention or the second invention, no signal conductor layer is formed on the inner and outer surfaces of the first, second, and third insulator frames. Except that the electromagnetic shielding conductor layer is formed in the area corresponding to the area,
Since it has the same configuration as the semiconductor element package according to the first invention or the second invention of the present application, and has an electromagnetic shielding conductor layer, an external signal or semiconductor to the signal conductor layer of the semiconductor element is provided. The signal from the signal conductor layer of the device to the outside can be a microwave signal having a high frequency, and the microwave signal can be propagated in the waveguide mode, and the first, second, and third signals can be transmitted. The crosstalk due to the signal passing through the inside of the insulator frame can be effectively avoided. For this reason, according to the semiconductor device package according to the fifth invention of the present application, the detailed description is omitted, but the same excellent advantages as those of the semiconductor device package according to the first invention of the present application or the semiconductor device package according to the second invention of the present application, respectively. Functions and effects can be obtained, and the above-described functions and effects due to having the electromagnetic shielding conductor layer can be obtained. A semiconductor element package according to a sixth aspect of the present invention is the semiconductor element package according to the first aspect of the present invention, wherein the first insulator frame has the signal conductor layer formed on the upper surface thereof as it is. Except that the insulator is replaced by an insulator having no inner surface filling the hollow portion, and the semiconductor element is accordingly connected to the signal conductor layer on the insulator. Since it has the same configuration as the semiconductor device package according to the first aspect of the present invention, the first insulator frame is connected to the insulator frame and the second insulator frame.
The same excellent operation and effects as those of the semiconductor device package according to the first aspect of the present invention in which the first and second insulator frames are replaced with the first and second insulator frames, respectively, can be obtained. The semiconductor device package according to the seventh invention of the present application is:
The first insulator frame is replaced with an insulator as in the case of the semiconductor device package according to the sixth aspect of the present invention, and the semiconductor device is accordingly connected to the signal conductor layer on the insulator. Since the semiconductor device has the same configuration as the semiconductor device package according to the second aspect of the present invention except for the above, detailed description is omitted, but the first insulator frame is made of an insulator, and the second and third insulators are used. First and second body frames
The same operation and effect as in the case of the semiconductor element package according to the second invention of the present application, which is read as the insulator frame, can be obtained. The semiconductor device package according to the eighth invention of the present application is:
According to the semiconductor device package according to the third aspect of the present invention, except that a recess for receiving a connecting conductor is formed in the insulator or the second insulator frame, Since it has the same configuration as the semiconductor device package according to the seventh aspect of the present invention, detailed description is omitted, but the same operation and effect as in the case of the semiconductor element package according to the third aspect of the present invention can be obtained. The semiconductor device package according to the ninth invention of the present application is:
According to the semiconductor device package according to the fourth aspect of the present invention, except that a conductor ring is interposed between the second insulator frame and the lid, the sixth aspect of the present invention or the present invention. Since it has the same configuration as the semiconductor device package according to the seventh aspect of the present invention, detailed description is omitted.
The same operation and effect as those of the semiconductor device package according to the fourth invention of the present application can be obtained. The semiconductor device package according to the tenth invention of the present application,
According to the semiconductor device package according to the fifth invention of the present application, except that the electromagnetic shielding conductor layer is provided on the inner surface and the outer surface of the insulator, the first and second insulator frames. Since it has the same configuration as the semiconductor device package according to the sixth invention or the seventh invention of the present application, detailed description is omitted, but the same operation and effect as in the case of the semiconductor device package according to the fifth invention of the present application. Can be obtained.

【実施例１】 第１図〜第５図は、本願第１番目の発明による半導体
素子パッケージの実施例を示す。 第１図〜第５図において、第21図〜第23図との対応部
分には同一符号を付し、詳細説明を省略する。 第１図〜第５図に示す本願第１番目の発明による半導
体素子パッケージは、次に述べる構成を有する。 すなわち、第21図〜第23図で前述した従来の半導体素
子パッケージの場合と同様の、上面に信号用導体層3A〜
3Dと接地用導体層3Fとを形成し、下面に接地用導体層3G
を形成している半導体素子２を搭載している金属導体で
なる基板１とを有する。なお、半導体素子２は、第21図
〜第23図で前述した従来の半導体素子パッケージの場合
と同様に、その接地用導体層3Gが基板１と連結されてい
ることによって基板１上に搭載されている。 また、基板１上に、第21図〜第23図で前Embodiment 1 FIGS. 1 to 5 show an embodiment of a semiconductor device package according to the first invention of the present application. 1 to 5, parts corresponding to those in FIGS. 21 to 23 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the first aspect of the present invention shown in FIGS. 1 to 5 has the following configuration. That is, similar to the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23, the signal conductor layers 3A to 3A to
3D and the grounding conductor layer 3F are formed, and the grounding conductor layer 3G is formed on the lower surface.
And a substrate 1 made of a metal conductor on which a semiconductor element 2 is formed. The semiconductor element 2 is mounted on the substrate 1 by connecting the grounding conductor layer 3G to the substrate 1 as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. ing. 21 to 23 on the substrate 1.

【実施例１】 第１図〜第５図は、本願第１番目の発明による半導体
素子パッケージの実施例を示す。 第１図〜第５図において、第21図〜第23図との対応部
分には同一符号を付し、詳細説明を省略する。 第１図〜第５図に示す本願第１番目の発明による半導
体素子パッケージは、次に述べる構成を有する。 すなわち、第21図〜第23図で前述した従来の半導体素
子パッケージの場合と同様の、上面に信号用導体層3A〜
3Dと接地用導体層3Fとを形成し、下面に接地用導体層3G
を形成している半導体素子２を搭載している金属導体で
なる基板１とを有する。なお、半導体素子２は、第21図
〜第23図で前述した従来の半導体素子パッケージの場合
と同様に、その接地用導体層3Gが基板１と連結されてい
ることによって基板１上に搭載されている。 また、基板１上に、第21図〜第23図で前述した従来の
半導体素子パッケージの場合の絶縁体フレーム４と同様
の、半導体素子２を取囲んで配されている絶縁体フレー
ム４を、第１の絶縁体フレーム４として有する。 ただし、この場合、第１の絶縁体フレーム４は、第21
図〜第23図で前述した従来の半導体素子パッケージの場
合と同様に、上面が半導体素子２の上面とほぼ等しい高
さを有するとともに、上面に幅方向に延長している信号
用導体層5A〜5Dと接地用導体層5Gとを形成しているとと
もに、下面に接地用導体層5Eを形成しているが、外側面
のなす形状の寸法が、第21図〜第23図で前述した従来の
半導体素子パッケージの場合に比し小さく、従って、半
導体基板１が、上方からみて、第１の絶縁体フレーム４
の外側の領域において、外部に露呈している。なお、第
１の絶縁体フレーム４は、第21図〜第23図で前述した従
来の半導体素子パッケージの場合と同様に、その下面に
形成されている接地用導体層5Eが基板１に連結されてい
ることによって、基板１上に、それとの間で気密を保っ
て配されている。 さらに、基板１上に、第１の絶縁体フレーム４を取囲
んで配されている第２の絶縁体フレーム４′を有する。 この場合、第２の絶縁体フレーム４′は、上面が第１
の絶縁体フレーム４の上面よりもわずかに高い高さを有
する。また、第２の絶縁体フレーム４′は、上面に第１
の絶縁体フレーム４の信号用導体層4A〜4Dに対応してい
る幅方向に延長している信号用導体層4A′〜4B′と、第
１の絶縁体フレーム４の接地用導体層5Gに対応している
接地用導体層5G′とを形成しているとともに、下面に、
第１の絶縁体フレーム４の接地用導体層5Eに対応してい
る接地用導体層5E′を形成している。なお、第２の絶縁
体フレーム５′は、その下面に形成されている接地用導
体層5E′が基板１に連結されていることによって、基板
１上に、それとの間で気密を保って配されている。 また、第２の絶縁体フレーム４′上に配され、且つ上
方からみて、第１の絶縁体フレーム４の上面に形成され
ている信号用導体層5A〜5Dを横切っている内側面と第２
の絶縁体フレーム４′の上面に形成されている信号用導
体層5A′〜5D′を横切っている外側面とを有する、第21
図〜第23図で前述した従来の半導体素子パッケージの絶
縁体フレーム６に対応している第３の絶縁体フレーム６
を有する。 この場合、第３の絶縁体フレーム６は、第21図〜第23
図で前述した従来の半導体素子パッケージの絶縁体フレ
ーム６の場合と同様に、上面に接地用導体層7Eを形成し
ているが、下面に幅方向に延長し且つ第１の絶縁体フレ
ーム４の上面に形成されている信号用導体層5A〜5Dと対
向し且つ第２の絶縁体フレーム４′の上面に形成されて
いる信号用導体層5A′〜5D′と連結している信号用導体
層7A〜7Dと、第１の絶縁体フレーム４の接地用導体層5G
と対向し且つ第２の絶縁体フレーム４′の接地用導体層
5G′と連結している接地用導体層7Gとを形成している。
なお、第３の絶縁体フレーム６は、その下面に形成され
ている信号用導体層7A〜7D及び接地用導体層7GFが第２
の絶縁体フレーム５′の上面に形成されている信号用導
体層5A′〜5D′及び接地用導体層5G′と連結していると
ともに、第３の絶縁体フレーム６自体の信号用導体層7A
〜7D及び接地用導体層7Gが形成されていない領域が、第
２の絶縁体フレーム５′の信号用導体層6A′〜5D′及び
接地用導体層5G′の形成されていない領域に連結されて
いることによって、第２の絶縁体フレーム４′上に、そ
れとの間で気密を保って配されている。 また、第21図〜第23図で前述した従来の半導体素子パ
ッケージの蓋体８と同様の、第３の絶縁体フレーム６上
にそれを蓋するように配されている蓋体８を有する。 さらに、第１の絶縁体フレーム４の上面に形成されて
いる信号用導体層5A、5B、5C及び5Dと、第３の絶縁体フ
レーム６の下面に形成されている信号用導体層7AA、7
B、7C及び7Dとを、両者の相対向する位置において、互
にそれぞれ連結している連結用導体15A、15B、15C及び1
5Dを有するとともに、第１の絶縁体フレーム４の上面に
形成されている接地用導体層5Gと、第３の絶縁体フレー
ム６の下面に形成されせている接地用導体層7Gとを、両
者の相対向する位置において互に連結している連結用導
体15Gを有する。 また、第21図〜第23図で前述した従来の半導体素子パ
ッケージの場合と同様に、半導体素子２の上面に形成さ
れている信号用導体層3A、3B、3C及び3Dと、第１の絶縁
体フレーム４の上面に形成されている信号用導体層5A、
5B、5C及び5Dとが、連結用導線9A、9B、9C及び9Dによっ
てそれぞれ連結されているとともに、半導体素子２の上
面に形成されている接地用導体層3Gと、第１の絶縁体フ
レーム４の上面に形成されている接地用導体層5Gとが、
連結用導体9Gによってそれぞれ連結されている。 以上が、本願第１番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する半導体素子パッケージは、半
導体素子２が、基板１と、第２の絶縁体フレーム４′
と、第３の絶縁体フレーム６と、蓋体８とによって形成
されている空間10内に気密に封入収容され、そして、半
導体素子２の上面に形成されている信号用導体層3A〜3D
が、連結用導線9A〜9Dと、第１の絶縁体フレーム４の上
面に形成されている信号用導体層5A〜5Dと、連結用導体
15A〜15Dと、第３の絶縁体フレーム６の下面に形成され
ている信号用導体層7A〜Ｄと、第２の絶縁体フレーム
４′の上面に形成されている信号用導体層5A′〜5D′と
を介して、外部に導出されているので、第21図〜第23図
で前述した従来の半導体素子パッケージの場合と同様
に、半導体素子パッケージとしての機能を有する。 しかしながら、第１図〜第５図に示す本願第１番目の
発明による半導体素子パッケージの場合、半導体素子２
を、基板１と、第２の絶縁体フレーム４′と、第３の絶
縁体フレーム６と、蓋体８とによって形成されている空
間10内に気密に封入して収容させるための考慮から、基
板１上に、上面に信号用導体層5A〜5Dとそれに一体に連
結している連結用導体15A〜15Dと接地用導体層5GSを予
め設けているとともに、下面に接地用導体層5Eを予め設
けている第１の絶縁体フレーム５が、基板１との間で気
密を保って一体に連結され、しかしながら、基板１上に
第２の絶縁体フレーム４′と第３の絶縁体フレーム６と
蓋体８とからなる構成体が配されていない状態で、基板
１上に、上面に信号用導体層3A〜3D及び接地用導体層3G
を予め設けているとともに、下面に接地用導体層3Eを予
め設けている半導体素子２を固定して配し、次で、その
半導体素子２の信号用導体層3A〜3Dと第１の絶縁体フレ
ーム４の信号用導体層5A〜5Dとを連結用導線9A〜9Dによ
って連結させるとともに、半導体素子２の接地用導体層
3Gと第１の絶縁体フレーム４の接地用導体層5Gとを連結
用導線9Gによって連結させ、次で、上面に信号用導体層
5A′〜5D′と接地用導体層5G′とを予め設けているとと
もに、下面に接地用導体層5E′を予め設けている第２の
絶縁体フレーム４′と、下面に信号用導体層7A〜7Dと接
地用導体層7Gとを予め設けているとともに、上面に接地
用導体層7Eを予め設けている第３の絶縁体フレーム６と
が、気密を保って予め一体に連結されているとともに、
第３の絶縁体フレーム６と蓋体８とが気密を保って予め
一体に連結されている状態で、第２の絶縁体フレーム
４′を、第１の絶縁体フレーム４に予め設けている連結
用導体15A〜15D及び15Gを第３の絶縁体フレーム６に予
め設けている信号用導体層7A〜7D及び接地用導体層7Gと
連結させながら、基板１上に気密を保って一体に連結さ
せる、という工程をとって製造し得る。 このため、第21図〜第23図で前述した従来の半導体素
子パッケージの絶縁体フレーム４に対応している第１及
び第２の絶縁体フレーム４及び４′の外側面のなす形状
の寸法を大きくし、また、これに応じて、第21図〜第23
図で前述した従来の半導体素子パッケージの絶縁体フレ
ーム６に対応している第３の絶縁体フレーム６の内側面
及び外側面のなす形状の寸法を大きくしなくても、半導
体素子２の信号用導体層3A〜3Dと第１の絶縁体フレーム
４の信号用導体層3A〜3Dとを連結用導線9A〜9Dによって
連結するとともに、半導体素子２の接地用導体層3Gと第
１の絶縁体フレーム４の接地用導体層5Gとを連結用導線
9Gによって連結する時、その連結位置上方及びその近傍
に、その連結作業に邪魔になるようななにものも有しな
い。 従って、第１図〜第５図に示す本願第１番目の発明に
よる半導体素子パッケージによれば、半導体素子パッケ
ージを、第21図〜第23図で前述した従来の半導体素子パ
ッケージの場合に比し、小型化して、容易に製造するこ
とができる。Embodiment 1 FIGS. 1 to 5 show an embodiment of a semiconductor device package according to the first invention of the present application. 1 to 5, parts corresponding to those in FIGS. 21 to 23 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the first aspect of the present invention shown in FIGS. 1 to 5 has the following configuration. That is, similar to the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23, the signal conductor layers 3A to 3A to
3D and the grounding conductor layer 3F are formed, and the grounding conductor layer 3G is formed on the lower surface.
And a substrate 1 made of a metal conductor on which a semiconductor element 2 is formed. The semiconductor element 2 is mounted on the substrate 1 by connecting the grounding conductor layer 3G to the substrate 1 as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. ing. Further, an insulator frame 4 surrounding the semiconductor element 2 similar to the insulator frame 4 in the case of the conventional semiconductor element package described above with reference to FIGS. It has as a 1st insulator frame 4. However, in this case, the first insulator frame 4 is
As in the case of the conventional semiconductor element package described above with reference to FIGS. 23 to 23, the signal conductor layers 5A to 5H have an upper surface substantially equal to the upper surface of the semiconductor element 2 and extend in the width direction on the upper surface. 5D and the grounding conductor layer 5G are formed, and the grounding conductor layer 5E is formed on the lower surface.However, the dimensions of the shape formed by the outer surface are the same as those of the related art described above with reference to FIGS. 21 to 23. The semiconductor substrate 1 is smaller than the case of the semiconductor element package.
Is exposed to the outside in a region outside the. The first insulator frame 4 has a grounding conductor layer 5E formed on the lower surface thereof connected to the substrate 1 as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. With this arrangement, they are arranged on the substrate 1 while keeping the airtightness therebetween. Further, a second insulator frame 4 ′ is provided on the substrate 1 so as to surround the first insulator frame 4. In this case, the upper surface of the second insulator frame 4 'is the first insulator frame 4'.
Has a height slightly higher than the upper surface of the insulator frame 4. Also, the second insulator frame 4 'has a first
Of the signal conductor layers 4A 'to 4B' extending in the width direction corresponding to the signal conductor layers 4A to 4D of the insulator frame 4 and the ground conductor layer 5G of the first insulator frame 4. The corresponding grounding conductor layer 5G 'is formed, and on the lower surface,
A grounding conductor layer 5E 'corresponding to the grounding conductor layer 5E of the first insulator frame 4 is formed. Note that the second insulator frame 5 'is provided on the substrate 1 while maintaining airtightness by connecting the grounding conductor layer 5E' formed on the lower surface thereof to the substrate 1. Have been. Further, an inner side surface disposed on the second insulator frame 4 'and crossing the signal conductor layers 5A to 5D formed on the upper surface of the first insulator frame 4 and the second
An outer surface traversing the signal conductor layers 5A 'to 5D' formed on the upper surface of the insulator frame 4 '.
A third insulator frame 6 corresponding to the insulator frame 6 of the conventional semiconductor device package described above with reference to FIGS.
Having. In this case, the third insulator frame 6 corresponds to FIGS.
As in the case of the insulator frame 6 of the conventional semiconductor device package described above with reference to the figure, a grounding conductor layer 7E is formed on the upper surface, but extends in the width direction on the lower surface and the first insulator frame 4 A signal conductor layer facing signal conductor layers 5A-5D formed on the upper surface and connected to signal conductor layers 5A'-5D 'formed on the upper surface of second insulator frame 4'. 7A to 7D and the grounding conductor layer 5G of the first insulator frame 4
And a grounding conductor layer of the second insulator frame 4 '
5G 'and the grounding conductor layer 7G connected thereto.
The third insulator frame 6 has the signal conductor layers 7A to 7D and the ground conductor layer 7GF formed on the lower surface of the third insulator frame 6.
The signal conductor layers 5A 'to 5D' and the ground conductor layer 5G 'formed on the upper surface of the insulator frame 5' are connected to the signal conductor layers 7A of the third insulator frame 6 itself.
7D and the region where the grounding conductor layer 7G is not formed are connected to the region where the signal conductor layers 6A 'to 5D' and the grounding conductor layer 5G 'of the second insulator frame 5' are not formed. As a result, it is disposed on the second insulator frame 4 'in an airtight manner therebetween. In addition, a cover 8 is provided on the third insulator frame 6 so as to cover the same, similar to the cover 8 of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. Further, the signal conductor layers 5A, 5B, 5C and 5D formed on the upper surface of the first insulator frame 4 and the signal conductor layers 7AA and 7A formed on the lower surface of the third insulator frame 6 are formed.
B, 7C and 7D, at positions facing each other, connecting conductors 15A, 15B, 15C and 1
5D, a grounding conductor layer 5G formed on the upper surface of the first insulator frame 4 and a grounding conductor layer 7G formed on the lower surface of the third insulator frame 6, At the positions facing each other. As in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23, the signal conductor layers 3A, 3B, 3C and 3D formed on the upper surface of the semiconductor element 2 are connected to the first insulating layer. A signal conductor layer 5A formed on the upper surface of the body frame 4;
5B, 5C and 5D are connected by connecting wires 9A, 9B, 9C and 9D, respectively, and a grounding conductor layer 3G formed on the upper surface of the semiconductor element 2 and a first insulator frame 4D are connected to each other. And the grounding conductor layer 5G formed on the upper surface of the
Each is connected by a connecting conductor 9G. The above is the configuration of the embodiment of the semiconductor element package according to the first invention of the present application. In the semiconductor device package having such a configuration, the semiconductor device 2 includes the substrate 1 and the second insulator frame 4 ′.
, A third insulator frame 6, and a lid 8, which are hermetically sealed and accommodated in a space 10, and formed on the upper surface of the semiconductor element 2 for signal conductor layers 3A to 3D.
Are connecting conductors 9A to 9D, signal conductor layers 5A to 5D formed on the upper surface of first insulator frame 4, and connecting conductors.
15A to 15D, the signal conductor layers 7A to 7D formed on the lower surface of the third insulator frame 6, and the signal conductor layers 5A 'to 9C formed on the upper surface of the second insulator frame 4'. Since it is led to the outside through 5D ', it has a function as a semiconductor element package as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. However, in the case of the semiconductor device package according to the first invention of the present application shown in FIG. 1 to FIG.
From the airtightly enclosed space 10 formed by the substrate 1, the second insulator frame 4 ', the third insulator frame 6, and the lid 8, On the substrate 1, signal conductor layers 5A to 5D, connection conductors 15A to 15D integrally connected thereto, and a ground conductor layer 5GS are previously provided on the upper surface, and a ground conductor layer 5E is previously provided on the lower surface. The provided first insulator frame 5 is integrally connected to the substrate 1 while maintaining the airtightness. However, the second insulator frame 4 ′ and the third insulator frame 6 are provided on the substrate 1. In a state where the structure including the lid 8 is not provided, the signal conductor layers 3A to 3D and the ground conductor layer 3G are formed on the substrate 1 on the upper surface.
And a semiconductor element 2 having a grounding conductor layer 3E preliminarily provided on the lower surface is fixedly arranged. Next, the signal conductor layers 3A to 3D of the semiconductor element 2 and the first insulator The signal conductor layers 5A to 5D of the frame 4 are connected by connection conductors 9A to 9D, and the ground conductor layers of the semiconductor element 2 are connected.
3G and the grounding conductor layer 5G of the first insulator frame 4 are connected by the connecting conductor 9G, and then the signal conductor layer is formed on the upper surface.
5A 'to 5D' and a conductor layer 5G 'for grounding are provided in advance, a second insulator frame 4' having a conductor layer 5E 'for grounding provided on the lower surface, and a conductor layer 7A for signal on the lower surface. 7D and a grounding conductor layer 7G are provided in advance, and a third insulator frame 6 provided with a grounding conductor layer 7E on the upper surface is integrally connected in advance while maintaining airtightness. ,
In a state where the third insulator frame 6 and the lid 8 are integrally connected in advance while maintaining the airtightness, a connection in which the second insulator frame 4 ′ is provided on the first insulator frame 4 in advance. While connecting the conductors 15A to 15D and 15G to the signal conductor layers 7A to 7D and the ground conductor layer 7G provided on the third insulator frame 6 in advance, they are integrally connected to the substrate 1 while maintaining airtightness. , And can be manufactured. For this reason, the dimensions of the outer surfaces of the first and second insulator frames 4 and 4 'corresponding to the insulator frame 4 of the conventional semiconductor device package described above with reference to FIGS. FIGS. 21 to 23
The signal for the semiconductor device 2 can be formed without increasing the size of the inner and outer surfaces of the third insulator frame 6 corresponding to the insulator frame 6 of the conventional semiconductor device package described above. The conductor layers 3A to 3D and the signal conductor layers 3A to 3D of the first insulator frame 4 are connected by connection conductors 9A to 9D, and the ground conductor layer 3G of the semiconductor element 2 and the first insulator frame. Conducting wire for connecting 4G grounding conductor layer 5G
When connecting by 9G, there is nothing above and near the connecting position that would interfere with the connecting operation. Therefore, according to the semiconductor device package according to the first aspect of the present invention shown in FIGS. 1 to 5, the semiconductor device package is different from the conventional semiconductor device package described above with reference to FIGS. 21 to 23. , Can be miniaturized and easily manufactured.

【実施例２】 第６図は、第１図Ｂに対応し、本願第２番目の発明に
よる半導体素子パッケージの実施例を示す。 第６図において、第１図〜第５図との対応部分には同
一符号を付し詳細説明を省略する。 第６図に示す本願第２番目の発明による半導体素子パ
ッケージは、第２の絶縁体フレーム４′の上面に形成さ
れている信号用導体層5A′〜5D′及び接地用導体層5G′
が省略され、また、第３の絶縁体フレーム６の外側面が
上方からみて第２の絶縁体フレーム４′の信号用導体層
5A′〜5D′を横切り、このため、半導体素子２の信号用
導体層3A〜3Dを外部に導出させる第２の絶縁体フレーム
４′の信号用導体層5A′〜5D′Ｂが外部に露呈している
第１図〜第５図で上述した本願第１番目の発明による半
導体素子パッケージに代え、第３の絶縁体フレーム６の
外側面が、第３の絶縁体フレーム６の内側面が上方から
みて第２の絶縁体フレーム４′の信号用導体層5A′〜5
D′を横切っている領域に対向する領域において第２の
絶縁体フレーム４′の外側面よりも外側であり、このた
め、半導体素子２の信号用導体層3A〜3Dを外部に導出さ
せる第３の絶縁体フレーム６の信号用導体層7A〜7Dが外
部に露呈していることを除いて、第１図〜第５図で上述
した本願第１番目の発明による半導体素子パッケージと
同様の構成を有する。 以上が、本願第２番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第２番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第１図〜第５図で前述した本願第１番目の発明による半
導体素子パッケージと同様の構成を有するので、詳細説
明は省略するが、第１図〜第５図で前述した本願第１番
目の発明による半導体素子パッケージの場合と同様の優
れた作用・効果を得ることができる。Embodiment 2 FIG. 6 corresponds to FIG. 1B and shows an embodiment of a semiconductor device package according to the second invention of the present application. 6, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the second aspect of the present invention shown in FIG. 6 includes signal conductor layers 5A 'to 5D' and a ground conductor layer 5G 'formed on the upper surface of a second insulator frame 4'.
Are omitted, and the signal conductor layer of the second insulator frame 4 'is viewed from above when the outer surface of the third insulator frame 6 is viewed from above.
5A 'to 5D', so that the signal conductor layers 5A 'to 5D'B of the second insulator frame 4' for leading out the signal conductor layers 3A to 3D of the semiconductor element 2 are exposed to the outside. Instead of the semiconductor device package according to the first aspect of the present invention described above with reference to FIGS. 1 to 5, the outer surface of the third insulator frame 6 is upward and the inner surface of the third insulator frame 6 is upward. The signal conductor layers 5A 'to 5A of the second insulator frame 4'
In a region facing the region crossing D ', the region is outside the outer surface of the second insulator frame 4', and therefore, the third conductor layer 3A to 3D for leading out the signal conductor layers 3A to 3D of the semiconductor element 2 to the outside. Except that the signal conductor layers 7A to 7D of the insulator frame 6 are exposed to the outside, the same configuration as the semiconductor device package according to the first invention of the present application described above with reference to FIGS. Have. The above is the configuration of the embodiment of the semiconductor element package according to the second invention of the present application. According to the semiconductor device package according to the second invention of the present application having such a configuration, except for the matters described above,
Since it has the same configuration as the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5, detailed description is omitted, but the first embodiment of the present invention described above with reference to FIGS. The same excellent functions and effects as those of the semiconductor device package according to the present invention can be obtained.

【実施例３】 第７図及び第８図は、第１図Ｂに対応し、それぞれ本
願第３番目の発明による半導体素子パッケージの実施例
を示す。 第７図及び第８図において、第１図〜第５図及び第６
図との対応部分には同一符号を付し詳細説明を省略す
る。 第７図及び第８図に示す本願第３番目の発明による半
導体素子パッケージは、第１図〜第５図で前述した本願
第１番目の発明による半導体素子パッケージ及び第６図
で前述した本願第２番目の発明による半導体素子パッケ
ージのそれぞれにおいて、第３の絶縁体フレーム６また
は第１の絶縁体フレーム４（図においては前者）に、連
結用導体15A〜15D及び15Gを受ける凹所16A〜16D及び16G
が形成され、これに応じて連結用導体15A〜15D及び15G
が、凹所16A〜16D及び16Gの深さ分長いことを除いて、
第１図〜第５図で前述した本願第１番目の発明による半
導体素子パッケージ及び第６図で前述した本願第２番目
の発明による半導体素子パッケージのそれぞれと同様の
構成を有する。 以上が、本願第３番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第３番目の発明による半
導体素子パッケージによれば、上述した事項を除いて第
１図〜第５図で前述した本願第１番目の発明による半導
体素子パッケージ及び第６図で前述した本願第２番目の
発明による半導体素子パッケージのそれぞれと同様の構
成を有し、そして、凹所16A〜16D及び16Gが、連結用導
体15A〜15D及び15Gと共働して、半導体素子パッケージ
を、第１図〜第５図で前述した本願第１番目の発明によ
る半導体素子パッケージで上述したように、第２及び第
３の絶縁体フレーム４′及び６と蓋体８とが気密を保っ
て一体に連結されている状態で、第２の絶縁体フレーム
４′を基板１上に気密を保って一体に連結させる工程を
とって製造するときの、その連結工程における位置決め
作業を容易にする。 このため、第７図及び第８図にそれぞれ示す本願第３
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第１図〜第５図で前述した本願第１
番目の発明及び第６図で前述した本願第２番目の発明に
よる半導体素子パッケージのそれぞれの場合と同様の優
れた作用・効果を得ることができるとともに、半導体素
子パッケージを、第１図〜第５図で前述した本願第１番
目の発明及び第６図で前述した本願第２番目の発明によ
る半導体素子パッケージのそれぞれの場合に比し、より
容易に製造することができる。Third Embodiment FIGS. 7 and 8 correspond to FIG. 1B and respectively show an embodiment of a semiconductor device package according to the third invention of the present application. In FIGS. 7 and 8, FIGS. 1 to 5 and 6
Parts corresponding to those in the drawings are denoted by the same reference numerals, and detailed description is omitted. The semiconductor device package according to the third aspect of the present invention shown in FIGS. 7 and 8 is a semiconductor device package according to the first aspect of the present invention described above with reference to FIGS. In each of the semiconductor element packages according to the second aspect of the present invention, the third insulator frame 6 or the first insulator frame 4 (the former in the figure) has recesses 16A to 16D for receiving the connecting conductors 15A to 15D and 15G. And 16G
Are formed, and the connecting conductors 15A to 15D and 15G are correspondingly formed.
But, except that it is long by the depth of the recesses 16A to 16D and 16G,
The semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5 and the semiconductor device package according to the second invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor element package according to the third invention of the present application. According to the semiconductor device package according to the third invention of the present application having such a configuration, the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5 and FIG. In the semiconductor device package according to the second aspect of the present invention, the recesses 16A to 16D and 16G cooperate with the connection conductors 15A to 15D and 15G to form the semiconductor device package. As described above, in the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5, the second and third insulator frames 4 'and 6 and the lid 8 are hermetically sealed. When the second insulator frame 4 ′ is integrally connected to the substrate 1 while keeping the airtightness on the substrate 1 in a state where the second insulator frame 4 ′ is connected and integrated, the positioning operation in the connecting step can be easily performed. I do. For this reason, FIG. 7 and FIG.
According to the semiconductor device package according to the second aspect of the present invention, although detailed description is omitted, the first aspect of the present invention described above with reference to FIGS.
The same excellent effects and effects as those of the semiconductor device package according to the second invention and the second invention described above with reference to FIG. 6 can be obtained. The semiconductor device package according to the first invention of the present application described above with reference to the drawing and the semiconductor device package according to the second invention of the present application described above with reference to FIG. 6 can be more easily manufactured.

【実施例４】 第９図及び第10図は、第1B図に対応し、それぞれ本願
第４番目の発明による半導体素子パッケージの実施例を
示す。 第９図及び第10図において、第１図〜第５図及び第６
図との対応部分には同一符号を付し詳細説明を省略す
る。 第９図及び第10図に示す本願第４番目の発明による半
導体素子パッケージは、第１図〜第５図で前述した本願
第１番目の発明による半導体素子パッケージ及び第６図
で前述した本願第２番目の発明による半導体素子パッケ
ージのそれぞれにおいて、第３の絶縁体フレーム６と金
属導体でなる蓋体８との間に、金属導体でなる導体リン
グ17が介挿されていることを除いて、第１図〜第５図で
前述した本願第１番目の発明による半導体素子パッケー
ジ及び第６図で前述した本願第２番目の発明による半導
体素子パッケージの場合と同様の構成を有する。 以上が、本願第４番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第４番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第１図〜第５図で前述した本願第１番目の発明による半
導体素子パッケージ及び第６図で前述した本願第２番目
の発明による半導体素子パッケージのそれぞれと同様の
構成を有する。 そして、導体リング17を有するので、半導体素子パッ
ケージを、半導体素子２を、基板１と、第２の絶縁体フ
レーム４′と、第３の絶縁体フレーム６と、蓋体８とに
よって形成されている空間10内に気密に封入して収容さ
せるための考慮から、第１図〜第５図で前述したのに準
じて、基板１上に、第１の絶縁体フレーム４が基板１と
の間で気密を保って一体に連結され、しかしながら、基
板１上に第２の絶縁体フレーム４′と第３の絶縁体フレ
ーム６と導体リング17とからなる構成体が配されていな
いとともにその構成体上に蓋体８が配されていない状態
で、基板１上に、半導体素子２を固定して配し、次で、
その半導体素子２の信号用導体層3A〜3Dと第１の絶縁体
フレーム４の信号用導体層5A〜5Dとを連結用導線9A〜9D
によって連結させるとともに、半導体素子２の接地用導
体層3Gと第１の絶縁体フレーム４の接地用導体層5Gとを
連結用導線9Gによって連結させ、次で、第２の絶縁体フ
レーム４′と、第３の絶縁体フレーム６とが、気密を保
って予め一体に連結されているとともに、第３の絶縁体
フレーム６と導体リング17とが気密を保って予め一体に
連結され、しかしながら、導体リング17上に蓋体８が配
されていない状態で、第２の絶縁体フレーム４′を、第
１の絶縁体フレーム４に予め設けている連結用導体15A
〜15D及び15Gを第３の絶縁体フレーム６に予め設けてい
る信号用導体層7A〜7D及び接地用導体層7Gと連結させな
がら、基板１上に気密を保って一体に連結させ、次で、
導体リング17上に蓋体８を気密を保って一体に連結させ
る、という工程をとって製造し得る。 このため、第２の絶縁体フレーム４′を上述したよう
に基板１上に気密を保って連結させる作業を、第１図〜
第５図で前述した本願第１番目の発明による半導体素子
パッケージ及び第６図で前述した本願第２番目の発明に
よる半導体素子パッケージの場合に比し容易に行うこと
ができる。 このため、第９図及び第10図にそれぞれ示す本願第４
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第１図〜第５図で前述した本願第１
番目の発明及び第６図で前述した本願第２番目の発明に
よる半導体素子パッケージのそれぞれの場合と同様の優
れた作用・効果を得ることができるとともに、半導体素
子パッケージを、第１図〜第５図で前述した本願第１番
目の発明及び第６図で前述した本願第２番目の発明によ
る半導体素子パッケージのそれぞれの場合に比し、より
容易に製造することができる。Fourth Embodiment FIGS. 9 and 10 correspond to FIG. 1B and respectively show an embodiment of a semiconductor device package according to the fourth invention of the present application. 9 and 10, FIGS. 1 to 5 and 6
Parts corresponding to those in the drawings are denoted by the same reference numerals, and detailed description is omitted. The semiconductor device package according to the fourth invention of the present application shown in FIGS. 9 and 10 is a semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5, and the semiconductor device package of the present invention described above with reference to FIG. In each of the semiconductor element packages according to the second invention, except that a conductor ring 17 made of a metal conductor is interposed between the third insulator frame 6 and the lid 8 made of a metal conductor. It has the same configuration as the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5 and the semiconductor device package according to the second invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor element package according to the fourth invention of the present application. According to the semiconductor device package according to the fourth aspect of the present invention having such a configuration, except for the matters described above,
The semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5 and the semiconductor device package according to the second invention of the present application described above with reference to FIG. Since the semiconductor element package is provided with the conductor ring 17, the semiconductor element 2 is formed by the substrate 1, the second insulator frame 4 ′, the third insulator frame 6, and the lid 8. In consideration of the fact that the first insulator frame 4 is placed between the substrate 1 and the substrate 1 in accordance with the above description with reference to FIGS. However, the structure consisting of the second insulator frame 4 ', the third insulator frame 6, and the conductor ring 17 is not arranged on the substrate 1 and the structure In a state where the lid 8 is not disposed thereon, the semiconductor element 2 is fixedly disposed on the substrate 1.
The connecting conductors 9A to 9D connect the signal conductor layers 3A to 3D of the semiconductor element 2 and the signal conductor layers 5A to 5D of the first insulator frame 4.
And the grounding conductor layer 3G of the semiconductor element 2 and the grounding conductor layer 5G of the first insulator frame 4 are connected by a connecting wire 9G. , The third insulator frame 6 is integrally connected in advance while maintaining airtightness, and the third insulator frame 6 and the conductor ring 17 are integrally connected in advance while maintaining airtightness. In a state where the lid 8 is not disposed on the ring 17, the second insulator frame 4 'is connected to the connecting conductor 15A provided on the first insulator frame 4 in advance.
15D and 15G are connected to the signal conductor layers 7A to 7D and the ground conductor layer 7G provided on the third insulator frame 6 in advance while being airtightly connected to the substrate 1 and then connected together. ,
It can be manufactured by a process of integrally connecting the lid 8 on the conductor ring 17 while keeping airtightness. For this reason, the operation of connecting the second insulator frame 4 'to the substrate 1 while maintaining the airtightness as described above will be described with reference to FIGS.
This can be performed more easily than in the case of the semiconductor device package according to the first invention of the present application described above with reference to FIG. 5 and the semiconductor device package according to the second invention of the present application described above with reference to FIG. For this reason, FIG. 9 and FIG.
According to the semiconductor device package according to the second aspect of the present invention, although detailed description is omitted, the first aspect of the present invention described above with reference to FIGS.
The same excellent effects and effects as those of the semiconductor device package according to the second invention and the second invention described above with reference to FIG. 6 can be obtained. The semiconductor device package according to the first invention of the present application described above with reference to the drawing and the semiconductor device package according to the second invention of the present application described above with reference to FIG. 6 can be more easily manufactured.

【実施例５】 第11図及び第12図は、第１図Ｂに対応し、それぞれ本
願第５番目の発明による半導体素子パッケージの実施例
を示す。 第11図及び第12図において、第１図〜第５図との対応
部分には同一符号を付し詳細説明を省略する。 第11図及び第12図に示す本願第５番目の発明による半
導体素子パッケージは、第１図〜第５図で前述した本願
第１番目の発明による半導体素子パッケージ及び第６図
で前述した本願第２番目の発明による半導体素子パッケ
ージのそれぞれにおいて、第１、第２及び第３の絶縁体
フレーム４、４′及び６の内側面及び及び外側面上に、
信号用導体層5A〜5D、5A′〜5D′及び7A〜7D′が形成さ
れていない領域に対応している領域において、電磁遮蔽
用導体層18が形成されていることを除いて、第１図〜第
５図で前述した本願第１番目の発明による半導体素子パ
ッケージ及び第６図で前述した本願第２番目の発明によ
る半導体素子パッケージのそれぞれの場合と同様の構成
を有する。 以上が、本願第５番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第３番目の発明による半
導体素子パッケージによれば、上述した事項を除いて第
１図〜第５図で前述した本願第１番目の発明による半導
体素子パッケージ及び第６図で前述した本願第２番目の
発明による半導体素子パッケージのそれぞれと同様の構
成を有し、そして、電磁遮蔽用導体層18を有するので、
半導体素子２の信号用導体層3A〜3Dに対する外部からの
信号または半導体素子２の信号用導体層から外部への信
号を、高い周波数を有するマイクロ波信号とし得、そし
て、そのマイクロ波信号を導波管モードで伝播させるこ
とができるとともに、第１、第２及び第３の絶縁体フレ
ーム４、４′及び６内を通る信号によるクロストーク
を、有効に回避させることができる。 このため、第11図及び第12図にそれぞれ示す本願第５
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第１図〜第５図で前述した本願第１
番目の発明及び第６図で前述した本願第２番目の発明に
よる半導体素子パッケージのそれぞれの場合と同様の優
れた作用・効果を得ることができるとともに、電磁遮蔽
用導体層18を有することによる上述した作用・効果を得
ることができる。Embodiment 5 FIGS. 11 and 12 correspond to FIG. 1B, and each show an embodiment of a semiconductor device package according to the fifth invention of the present application. 11 and 12, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the fifth aspect of the present invention shown in FIGS. 11 and 12 is a semiconductor device package according to the first aspect of the present invention described above with reference to FIGS. In each of the semiconductor device packages according to the second invention, on the inner and outer surfaces of the first, second and third insulator frames 4, 4 'and 6,
Except that the electromagnetic shielding conductor layer 18 is formed in the region corresponding to the region where the signal conductor layers 5A to 5D, 5A 'to 5D' and 7A to 7D 'are not formed, The semiconductor device package according to the first invention of the present application described above with reference to FIGS. 5 to 5 and the semiconductor device package according to the second invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor device package according to the fifth invention of the present application. According to the semiconductor device package according to the third invention of the present application having such a configuration, the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 to 5 and FIG. Since it has the same configuration as each of the semiconductor element packages according to the second invention of the present application described above, and has the electromagnetic shielding conductor layer 18,
An external signal to the signal conductor layers 3A to 3D of the semiconductor element 2 or a signal from the signal conductor layer of the semiconductor element 2 to the outside can be converted into a microwave signal having a high frequency, and the microwave signal is transmitted. The signal can be propagated in the waveguide mode, and crosstalk due to signals passing through the first, second, and third insulator frames 4, 4 ', and 6 can be effectively avoided. For this reason, the fifth embodiment shown in FIGS.
According to the semiconductor device package according to the second aspect of the present invention, although detailed description is omitted, the first aspect of the present invention described above with reference to FIGS.
The same excellent effects and advantages as those of the semiconductor device package according to the second invention and the second invention described above with reference to FIG. 6 can be obtained. The function and effect can be obtained.

【実施例６】 第13図は、第１図Ｂに対応し、本願第６番目の発明に
よる半導体素子パッケージの実施例を示す。 第13図におて、第１図〜第５図との対応部分には同一
符号を付し詳細説明を省略する。 第13図に示す本願第６番目の発明による半導体素子パ
ッケージは、第１図及び第５図で前述した本願第１番目
の発明による半導体素子パッケージにおいて、その第１
の絶縁体フレーム４が、その上面に形成されている信号
用導体層5A〜5D及び接地用導体層5Gをそのままにして、
その中空部を埋めている内側面を有していない構成の絶
縁体24に置換され、これに応じて、半導体素子２が、そ
の信号用導体層3A〜3D及び接地用導体層3Gを、導体層25
を介して絶縁体24上の信号用導体層5A〜5D及び接地用導
体層5Gに連結され、また、絶縁体24の下面上の接地用導
体層5Eが、その絶縁体24の下面全域に延長し、さらに、
半導体素子２の下面上の接地用導体層3Eが省略されてい
ることを除いて、第１図〜第５図で上述した本願第１番
目の発明による半導体素子パッケージと同様の構成を有
する。 以上が、本願第６番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第６番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第１図〜第５図で前述した本願第１番目の発明による半
導体素子パッケージと同様の構成を有するので、詳細説
明は省略するが、第１の絶縁体フレーム４を絶縁体フレ
ーム24と、第２及び第３の絶縁体フレーム４′及び６を
それぞれ第１及び第２の絶縁体フレーム４′及び６と読
み代えた、第１図〜第５図で前述した本願第１番目の発
明による半導体素子パッケージの場合と同様の優れた作
用・効果を得ることができる。Sixth Embodiment FIG. 13 corresponds to FIG. 1B and shows an embodiment of a semiconductor device package according to the sixth invention of the present application. In FIG. 13, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description is omitted. The semiconductor device package according to the sixth aspect of the present invention shown in FIG. 13 is the same as the semiconductor device package according to the first aspect of the present invention described above with reference to FIGS.
The insulator frame 4 has the signal conductor layers 5A to 5D and the ground conductor layer 5G formed on the upper surface thereof as they are,
The insulator 24 is replaced with an insulator 24 having no inner surface filling the hollow portion, and accordingly, the semiconductor element 2 divides the signal conductor layers 3A to 3D and the ground conductor layer 3G into conductors. Tier 25
Are connected to the signal conductor layers 5A to 5D and the grounding conductor layer 5G on the insulator 24 via the insulator 24, and the grounding conductor layer 5E on the lower surface of the insulator 24 extends over the entire lower surface of the insulator 24. And then
Except that the ground conductor layer 3E on the lower surface of the semiconductor element 2 is omitted, it has the same configuration as the semiconductor element package according to the first invention of the present application described above with reference to FIGS. The above is the configuration of the embodiment of the semiconductor element package according to the sixth invention of the present application. According to the semiconductor device package according to the sixth aspect of the present invention having such a configuration, except for the matters described above,
Since it has the same configuration as the semiconductor element package according to the first invention of the present application described above with reference to FIGS. 1 to 5, detailed description is omitted, but the first insulator frame 4 is A semiconductor according to the first invention of the present application described above with reference to FIGS. 1 to 5 by replacing the second and third insulator frames 4 'and 6 with the first and second insulator frames 4' and 6, respectively. The same excellent functions and effects as those of the element package can be obtained.

【実施例７】 第14図は、第１図Ｂに対応し、本願第７番目の発明に
よる半導体素子パッケージの実施例を示す。 第14図において、第６図との対応部分には同一符号に
付し詳細説明を省略する。 第14図に示す本願第２番目の発明による半導体素子パ
ッケージは、第６図で前述した本願第１番目の発明によ
る半導体素子パッケージにおいて、第13図で前述した本
願第６番目の発明による半導体素子パッケージの場合と
同様に、その第１の絶縁体フレーム４が、その上面に形
成されている信号用導体層5A〜5D及び接地用導体層5Gを
そのままにして、その中空部を埋めている内側面を有し
ていない構成の絶縁体24に置換され、これに応じて、半
導体素子２が、その信号用導体層3A〜3D及び接地用導体
層3Gを、導体層25を介して絶縁体24上の信号用導体層5A
〜5D及び接地用導体層5Gに連結され、また、絶縁体24の
下面上の接地用導体層5Eが、その絶縁体24の下面全域に
延長し、さらに、半導体素子２の下面上の接地用導体層
3Eが省略されていることを除いて、第１図及び第５図で
前述した本願第１番目の発明による半導体素子パッケー
ジにおいて、その第１の絶縁体フレーム４が、その上面
に形成されている信号用導体層5A〜5D及び接地用導体層
5Gをそのままにして、その中空部を埋めている内側面を
有していない構成の絶縁体24に置換され、これに応じ
て、半導体素子２が、その信号用導体層3A〜3D及び接地
用導体層3Gと、導体層25を介して絶縁体24上の信号用導
体層5A〜5D及び接地用導体層5Gに連結され、また、絶縁
体24の下面上の接地用導体層5Eが、その絶縁体24の下面
全域に延長し、さらに、半導体素子２の下面上の接地用
導体層3Eが省略されていることを除いて、第６図で上述
した本願第２番目の発明による半導体素子パッケージと
同様の構成を有する。 以上が、本願第７番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第７番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第６図で前述した本願第２番目の発明による半導体素子
パッケージと同様の構成を有するので、詳細説明は省略
するが、第１の絶縁体フレーム４を絶縁体フレーム24
と、第２及び第３の絶縁体フレーム４′及び６を第１及
び第２の絶縁体フレーム４′及び６と読み代えた、第６
図で前述した本願第２番目の発明による半導体素子パッ
ケージの場合と同様の優れた作用・効果を得ることがで
きる。Seventh Embodiment FIG. 14 corresponds to FIG. 1B and shows an embodiment of a semiconductor device package according to the seventh invention of the present application. 14, parts corresponding to those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the second aspect of the present invention shown in FIG. 14 is the same as the semiconductor device package according to the first aspect of the present invention described above with reference to FIG. Similarly to the case of the package, the first insulator frame 4 fills the hollow portion while leaving the signal conductor layers 5A to 5D and the ground conductor layer 5G formed on the upper surface thereof as they are. The semiconductor element 2 is replaced with the signal conductor layers 3A to 3D and the ground conductor layer 3G via the conductor layer 25. Upper signal conductor layer 5A
5D and the grounding conductor layer 5G, and the grounding conductor layer 5E on the lower surface of the insulator 24 extends over the entire lower surface of the insulator 24. Conductor layer
Except that 3E is omitted, in the semiconductor device package according to the first invention of the present application described above with reference to FIGS. 1 and 5, the first insulator frame 4 is formed on the upper surface thereof. Signal conductor layers 5A to 5D and ground conductor layers
The 5G is left as it is and replaced by an insulator 24 having no inner side surface filling the hollow portion, and accordingly, the semiconductor element 2 is replaced with the signal conductor layers 3A to 3D and the grounding layer. The conductor layer 3G is connected to the signal conductor layers 5A to 5D and the ground conductor layer 5G on the insulator 24 via the conductor layer 25, and the ground conductor layer 5E on the lower surface of the insulator 24 is The semiconductor device package according to the second invention of the present application described above with reference to FIG. 6 except that it extends over the entire lower surface of the insulator 24 and that the grounding conductor layer 3E on the lower surface of the semiconductor device 2 is omitted. Has the same configuration as The above is the configuration of the embodiment of the semiconductor element package according to the seventh invention of the present application. According to the semiconductor device package according to the seventh aspect of the present invention having such a configuration, except for the matters described above,
Since it has the same configuration as the semiconductor device package according to the second invention of the present application described above with reference to FIG. 6, detailed description is omitted, but the first insulator frame 4 is connected to the insulator frame 24.
And the sixth and fourth insulator frames 4 ′ and 6 are replaced with the first and second insulator frames 4 ′ and 6.
The same excellent operation and effect as those of the semiconductor device package according to the second invention of the present application described above can be obtained.

【実施例８】 第15図及び第16図は、第１図Ｂに対応し、それぞれ本
願第８番目の発明による半導体素子パッケージの実施例
を示す。 第15図及び第16図において、第13図及び第14図との対
応部分には同一符号を付し詳細説明を省略する。 第15図及び第16図に示す本願第８番目の発明による半
導体素子パッケージは、第13図で前述した本願第６番目
の発明による半導体素子パッケージ及び第14図で前述し
た本願第７番目の発明による半導体素子パッケージのそ
れぞれにおいて、第７図及び第８図で前述した本願第３
番目の発明による半導体素子パッケージの場合と同様
に、第２の絶縁体フレーム６または絶縁体フレーム24
（図においては前者）に、連結用導体15A〜15D及び15G
を受ける凹所16A〜16D及び16Gが形成され、これに応じ
て連結用導体15A〜15D及び15Gが、凹所16A〜16D及び16G
の深さ分長いことを除いて、第13図で前述した本願第６
番目の発明による半導体素子パッケージ及び第14図で前
述した本願第７番目の発明のそれぞれと同様の構成を有
する。 以上が、本願第８番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第８番目の発明による半
導体素子パッケージによれば、上述した事項を除いて第
13図で前述した本願第６番目の発明による半導体素子パ
ッケージ及び第14図で前述した本願第７番目の発明によ
る半導体素子パッケージのそれぞれと同様の構成を有
し、そして、凹所16A〜16D及び16Gが、第７図及び第８
図で前述したと同様に、連結用導体15A〜15D及び15Gと
共働して、第１及び第２の絶縁体フレーム４′及び６と
蓋体８とが気密を保って一体に連結されている状態で、
第１の絶縁体フレーム４′を基板１上に気密を保って一
体に連結させる工程をとって製造するときの、その連結
工程における位置決め作業を容易にする。 このため、第15図及び第16図にそれぞれ示す本願第８
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第13図で前述した本願第６番目の発
明及び第６図で前述した本願第７番目の発明による半導
体素子パッケージのそれぞれの場合と同様の優れた作用
・効果を得ることができるとともに、半導体素子パッケ
ージを、第13図で前述した本願第７番目の発明及び第14
図で前述した本願第２番目の発明による半導体素子パッ
ケージのそれぞれの場合に比し、より容易に製造するこ
とができる。Eighth Embodiment FIGS. 15 and 16 correspond to FIG. 1B and respectively show an embodiment of a semiconductor device package according to the eighth invention of the present application. 15 and 16, parts corresponding to those in FIGS. 13 and 14 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the eighth invention of the present application shown in FIGS. 15 and 16 is a semiconductor device package according to the sixth invention of the present application described above with reference to FIG. 13 and the seventh invention of the present application described above with reference to FIG. In each of the semiconductor device packages according to the present invention, the third embodiment of the present invention described above with reference to FIGS.
As in the case of the semiconductor device package according to the second invention, the second insulator frame 6 or the insulator frame 24
(The former in the figure), connecting conductors 15A to 15D and 15G
Receiving recesses 16A to 16D and 16G are formed, and the connecting conductors 15A to 15D and 15G are accordingly formed into the recesses 16A to 16D and 16G.
13 except that the length is longer by the depth of FIG.
The semiconductor device package according to the seventh aspect of the present invention has the same configuration as that of the seventh aspect of the present invention described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor device package according to the eighth invention of the present application. According to the semiconductor device package according to the eighth aspect of the present invention having such a configuration, except for the above-described matter,
The semiconductor device package according to the sixth aspect of the present invention described above with reference to FIG. 13 and the semiconductor device package according to the seventh aspect of the present invention described above with reference to FIG. Figures 16 and 8
As described above in the drawing, the first and second insulator frames 4 'and 6 and the lid 8 are integrally connected while maintaining airtightness in cooperation with the connecting conductors 15A to 15D and 15G. While you are
When manufacturing the first insulator frame 4 ′ by connecting the first insulator frame 4 ′ to the substrate 1 while maintaining the airtightness, the positioning operation in the connecting step is facilitated. For this reason, FIG. 8 and FIG.
According to the semiconductor device package according to the sixth aspect of the present invention, although detailed description is omitted, each of the sixth aspect of the present invention described in FIG. 13 and the seventh aspect of the present invention described above with reference to FIG. The same excellent operation and effect as in the case described above can be obtained, and the semiconductor device package can be obtained by combining the seventh and fourth embodiments of the present invention described in FIG.
The semiconductor device package according to the second aspect of the present invention described above can be manufactured more easily than in each case.

【実施例９】 第17図及び第18図は、第１図Ｂに対応し、それぞれ本
願第９番目の発明による半導体素子パッケージの実施例
を示す。 第17図及び第18図において、第13図及び14図との対応
部分には同一符号を付し詳細説明を省略する。 第17図及び第18図に示す本願第９番目の発明による半
導体素子パッケージは、、第13図で前述した本願第６番
目の発明による半導体素子パッケージ及び第14図で前述
した本願第７番目の発明による半導体素子パッケージの
それぞれにおいて、第９図及び第10図で前述した本願第
４番目の発明による半導体素子パッケージの場合と同様
に、第２の絶縁体フレーム６と金属導体でなる蓋体８と
の間に、金属導体でなる導体リング17が介挿されている
ことを除いて、第13図で前述した本願第６番目の発明に
よる半導体素子パッケージ及び第14図で前述した本願第
７番目の発明による半導体素子パッケージの場合と同様
の構成を有する。 以上が、本願第９番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第９番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第13図で前述した本願第６番目の発明による半導体素子
パッケージ及び第14図で前述した本願第７番目の発明に
よる半導体素子パッケージのそれぞれと同様の構成を有
する。 そして、導体リング17を有するので、第９図及び第10
図で前述したのに準じて、半導体素子パッケージを、半
導体素子２を、基板１と、第１の絶縁体フレーム４′
と、第２の絶縁体フレーム６と、蓋体８とによって形成
されている空間10内に気密に封入して収容させるための
考慮から、第１図〜第５図で前述したのに準じて、基板
１上に、絶縁体24が、基板１との間で気密を保って一体
に連結され、しかしながら、基板１上に第１の絶縁体フ
レーム４′と第２の絶縁体フレーム６と導体リング17と
からなる構成体が配されていないとともに、その構成体
上に蓋体８が配されていない状態で、基板１上に、半導
体素子２を固定して配し、次で、その半導体素子２の信
号用導体層3A〜3Dと絶縁体24の信号用導体層5A〜5Dとを
連結用導体9A〜9Dによって連結させるとともに、半導体
素子２の接地用導体層3Gと絶縁体24の接地用導体層5Gと
を連結用導線9Gによって連結させ、次で、第１の絶縁体
フレーム４′と、第２の絶縁体フレーム６とが、気密を
保って予め一体に連結されているとともに、第２の絶縁
体フレーム６と導体リング17とが気密を保って予め一体
に連結され、しかしながら、導体リング17上に蓋体８が
配されていない状態で、第１の絶縁体フレーム４′を、
絶縁体24に予め設けている連結用導体15A〜15D及び15G
を第２の絶縁体フレーム６に予め設けている信号用導体
層7A〜7D及び接地用導体層7Gと連結させながら、基板１
上に気密を保って一体に連結させ、次で、導体リング17
上に蓋体８を気密を保って一体に連結させる、という工
程をとって製造し得る。 このため、第１の絶縁体フレーム４′を上述したよう
に基体１上に気密を保って連結させる作業を、第13図で
前述した本願第６番目の発明による半導体素子パッケー
ジ及び第14図で前述した本願第７番目の発明による半導
体素子パッケージの場合に比し容易に行うことができ
る。 このため、第18図及び第19図にそれぞれ示す本願第９
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第13図で前述した本願第６番目の発
明及び第14図で前述した本願第７番目の発明による半導
体素子パッケージのそれぞれの場合と同様の優れた作用
・効果を得ることができるとともに、半導体素子パッケ
ージを、第13図で前述した本願第６番目の発明及び第14
図で前述した本願第７番目の発明による半導体素子パッ
ケージのそれぞれの場合に比し、より容易に製造するこ
とができる。Ninth Embodiment FIGS. 17 and 18 correspond to FIG. 1B and respectively show an embodiment of a semiconductor device package according to the ninth invention of the present application. 17 and 18, parts corresponding to those in FIGS. 13 and 14 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the ninth invention of the present application shown in FIGS. 17 and 18 is a semiconductor device package according to the sixth invention of the present application described above with reference to FIG. In each of the semiconductor element packages according to the present invention, as in the case of the semiconductor element package according to the fourth aspect of the present invention described above with reference to FIGS. 9 and 10, the second insulator frame 6 and the lid 8 made of a metal conductor. The semiconductor device package according to the sixth aspect of the present invention described in FIG. 13 and the seventh aspect of the present invention described in FIG. 14 except that a conductor ring 17 made of a metal conductor is interposed between It has the same configuration as that of the semiconductor device package according to the invention. The above is the configuration of the embodiment of the semiconductor element package according to the ninth invention of the present application. According to the semiconductor device package according to the ninth aspect of the present invention having such a configuration, except for the matters described above,
The semiconductor device package according to the sixth aspect of the present invention described above with reference to FIG. 13 and the semiconductor device package according to the seventh aspect of the present invention described above with reference to FIG. 9 and 10 because it has the conductor ring 17.
The semiconductor element package, the semiconductor element 2, the substrate 1, and the first insulator frame 4 ′
From the consideration of airtightly enclosing and accommodating in the space 10 formed by the second insulator frame 6 and the lid 8 according to the method described above with reference to FIGS. On the substrate 1, an insulator 24 is integrally connected to the substrate 1 while maintaining airtightness, however, the first insulator frame 4 ', the second insulator frame 6 and the conductor The semiconductor element 2 is fixedly arranged on the substrate 1 in a state where the structure including the ring 17 is not arranged and the cover 8 is not arranged on the structure, and then the semiconductor The signal conductor layers 3A to 3D of the element 2 and the signal conductor layers 5A to 5D of the insulator 24 are connected by the connection conductors 9A to 9D, and the ground conductor layer 3G of the semiconductor element 2 and the ground of the insulator 24 are connected. The connecting conductor layer 5G is connected to the first insulating frame 4 'by the connecting conductor 9G. The body frame 6 is connected integrally in advance with airtightness, and the second insulator frame 6 and the conductor ring 17 are connected integrally in advance with airtightness. In a state where the body 8 is not arranged, the first insulator frame 4 ′ is
Connecting conductors 15A to 15D and 15G provided in advance on the insulator 24
Is connected to the signal conductor layers 7A to 7D and the ground conductor layer 7G provided on the second insulator frame 6 in advance.
The airtight connection is maintained above, and then the conductor ring 17
It can be manufactured by taking a step of integrally connecting the lid 8 while keeping the airtight. For this reason, the operation of connecting the first insulator frame 4 'to the base 1 while maintaining the airtightness as described above is described in the semiconductor device package according to the sixth invention of the present application described above with reference to FIG. 13 and FIG. This can be performed more easily than in the case of the semiconductor element package according to the seventh aspect of the invention. For this reason, FIG. 9 and FIG.
According to the semiconductor device package of the present invention, the detailed description is omitted, but each of the semiconductor device package of the sixth invention of the present application described above with reference to FIG. 13 and the semiconductor device package of the present invention described above with reference to FIG. The same excellent operation and effect as in the above case can be obtained, and the semiconductor device package is combined with the sixth invention and the fourteenth invention described above with reference to FIG.
The semiconductor device package according to the seventh aspect of the present invention described above can be manufactured more easily than in each case.

【実施例１０】 第19図及び第20図は、第１図Ｂに対応し、それぞれ本
願第10番目の発明による半導体素子パッケージの実施例
を示す。 第19図及び第20図において、第13図及び第14図との対
応部分には同一符号を付し詳細説明を省略する。 第19図及び第20図に示す本願第10番目の発明による半
導体素子パッケージは、第13図で前述した本願第６番目
の発明による半導体素子パッケージ及び第14図で前述し
た本願第７番目の発明による半導体素子パッケージのそ
れぞれにおいて、第11図及び第12図で前述した本願第５
番目の発明による半導体素子パッケージの場合と同様
に、絶縁体24、及び第１及び第２の絶縁体フレーム４′
及び６の内側面及び及び外側面上に、信号用導体層5A〜
5D、5A′〜5D′及び7A〜7D′が形成されていない領域に
対応している領域において、電磁遮蔽用導体層18が形成
されていることを除いて、第13図で前述した本願第６番
目の発明による半導体素子パッケージ及び第14図で前述
した本願第７番目の発明による半導体素子パッケージの
それぞれの場合と同様の構成を有する。 以上が、本願第10番目の発明による半導体素子パッケ
ージの実施例の構成である。 このような構成を有する本願第10番目の発明による半
導体素子パッケージによれは、上述した事項を除いて、
第13図で前述した本願第６番目の発明による半導体素子
パッケージ及び第14図で前述した本願第７番目の発明に
よる半導体素子パッケージのそれぞれと同様の構成を有
し、そして、第11図及び第12図で前述したと同様に、電
磁遮蔽用導体層18を有するので、半導体素子２の信号用
導体層3A〜3Dに対する外部からの信号または半導体素子
２の信号用導体層から外部への信号を、高い周波数を有
するマイクロ波信号とし得、そして、そのマイクロ波信
号を導波管モードで伝播させることができるとともに、
絶縁体24、及び第１及び第２の絶縁体フレーム４′及び
６内を通る信号によるクロストークを、有効に回避させ
ることができる。 このため、第19図及び第20図にそれぞれ示す本願第10
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第13図で前述した本願第６番目の発
明及び第14図で前述した本願第７番目の発明による半導
体素子パッケージのそれぞれの場合と同様の優れた作用
・効果を得ることができるとともに、電磁遮蔽用導体層
18を有することによる上述した作用・効果を得ることが
できる。 なお、上述においては、本発明のわずかな実施例を示
したに留まり、本発明の精神を脱することなしに、種々
の変型、変更をなし得るであろう。Tenth Embodiment FIGS. 19 and 20 correspond to FIG. 1B and respectively show a tenth embodiment of the semiconductor device package according to the present invention. 19 and 20, parts corresponding to those in FIGS. 13 and 14 are denoted by the same reference numerals, and detailed description is omitted. The semiconductor device package according to the tenth aspect of the present invention shown in FIGS. 19 and 20 is a semiconductor element package according to the sixth aspect of the present invention described above with reference to FIG. 13 and the seventh aspect of the present invention as described above with reference to FIG. In each of the semiconductor device packages according to
As in the case of the semiconductor device package according to the second invention, the insulator 24 and the first and second insulator frames 4 'are provided.
And 6 on the inner surface and the outer surface of the signal conductor layer 5A ~
In the regions corresponding to the regions where 5D, 5A 'to 5D' and 7A to 7D 'are not formed, except that the electromagnetic shielding conductor layer 18 is formed, FIG. The semiconductor device package according to the sixth invention and the semiconductor device package according to the seventh invention described above with reference to FIG. 14 have the same configurations as those of the semiconductor device package according to the seventh invention. The above is the configuration of the embodiment of the semiconductor element package according to the tenth invention of the present application. According to the semiconductor device package according to the tenth aspect of the present invention having such a configuration, except for the matters described above,
The semiconductor device package according to the sixth embodiment of the present invention described above with reference to FIG. 13 and the semiconductor device package according to the seventh embodiment of the present invention described above with reference to FIG. As described above with reference to FIG. 12, since the electromagnetic shielding conductor layer 18 is provided, a signal from the outside to the signal conductor layers 3A to 3D of the semiconductor element 2 or a signal from the signal conductor layer of the semiconductor element 2 to the outside can be transmitted. , A microwave signal having a high frequency, and the microwave signal can be propagated in a waveguide mode,
Crosstalk due to signals passing through the insulator 24 and the first and second insulator frames 4 'and 6 can be effectively avoided. For this reason, FIG. 10 and FIG.
According to the semiconductor device package of the present invention, the detailed description is omitted, but each of the semiconductor device package of the sixth invention of the present application described above with reference to FIG. 13 and the semiconductor device package of the present invention described above with reference to FIG. The same excellent functions and effects as in the case can be obtained, and the conductor layer for electromagnetic shielding
The above-described functions and effects of having 18 can be obtained. In the above, only a few embodiments of the present invention have been shown, and various modifications and changes may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

第１図Ａ及び第１図Ｂは、本願第１番目の発明による半
導体素子パッケージの実施例を示す略線的平面図及びそ
の1B−1B線上の断面図である。 第２図Ａ及び第２図Ｂは、第１図Ａ及び第１図Ｂに示す
本願第１番目の発明による半導体素子パッケージにおけ
る基板及び第１の絶縁体フレームを示す略線的平面図及
びその2B−2B線上の断面図である。 第３図Ａ及び第３図Ｂは、第１図Ａ及び第１図Ｂに示す
本願第１番目の発明による半導体素子パッケージにおけ
る第２の絶縁体フレームを示す略線的平面図及びその3B
−3B線上の断面図である。 第４図Ａ及び第４図Ｂは、第１図Ａ及び第１図Ｂに示す
本願第１番目の発明による半導体素子パッケージにおけ
る第３の絶縁体フレーム及び蓋体を示す略線的底面図及
びその4B−4B線上の断面図である。 第５図Ａ及び第５図Ｂは、第１図Ａ及び第１図Ｂに示す
本願第１番目の発明による半導体素子パッケージにおけ
る第２及び第３の絶縁体フレーム及び蓋体を示す略線的
平面図及びその5B−5B線上の断面図である。 第６図は、第１図Ｂに対応している、本願第２番目の発
明による半導体素子パッケージの実施例を示す略線的断
面図である。 第７図及び第８図は、第１図Ｂに対応している、本願第
３番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第９図及び第10図は、第１図Ｂに対応している、本願第
４番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第11図及び第12図は、第１図Ｂに対応している、本願第
５番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第13図は、第１図Ｂに対応している、本願第６番目の発
明による半導体素子パッケージの実施例を示す略線的断
面図である。 第14図は、第１図Ｂに対応している、本願第７番目の発
明による半導体素子パッケージの実施例を示す略線的断
面図である。 第15図及び第16図は、第１図Ｂに対応している、本願第
８番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第17図及び第18図は、第１図Ｂに対応している、本願第
９番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第19図及び第20図は、第１図Ｂに対応している、本願第
10番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。 第21図Ａ及び第21図Ｂは、従来の半導体素子パッケージ
を示す略線的平面図及びその21B−21B線上の断面図であ
る。 第22図Ａ及び第22図Ｂは、第21図Ａ及び第21図Ｂに示す
従来の半導体素子パッケージにおける基板及び絶縁体フ
レームを示す略線的平面図及びその22B−22B線上の断面
図である。 第23図Ａ及び第23図Ｂは、第21図Ａ及び第21図Ｂに示す
従来の半導体素子パッケージにおける他の絶縁体フレー
ム及び蓋体を示す略線的底面図及びその23B−23B線上の
断面図である。 １……基板 ２……半導体素子 3A〜3D……信号用導体層 3E、3G……接地用導体層 ４……第１の絶縁体フレーム 4A〜4D……第１の絶縁体フレーム４の部 5A〜5D……信号用導体層 5G、5E……接地用導体層 ６……第３（または第２）の絶縁体フレーム ４′……第２（または第１）の絶縁体フレーム 4A′〜4D′……第２（または第１）の絶縁体フレーム
４′の部 5A′〜5D′……信号用導体層 5G′、5E′……接地用導体層 ６……第３（または第２）の絶縁体フレーム 6A〜6D……第３（または第２）の絶縁体フレーム６の部 7A〜7D……信号用導体層 7G、7E……接地用導体層 ８……蓋体 9A〜9D、9G……連結用導線 15A〜15D、15G……連結用導体 16A〜16D、16G……凹所 17……導体リング 18……電磁遮蔽用導体層 24……絶縁体 25……導体層1A and 1B are a schematic plan view showing an embodiment of a semiconductor device package according to the first invention of the present application, and a cross-sectional view taken along the line 1B-1B. FIGS. 2A and 2B are schematic plan views showing a substrate and a first insulator frame in the semiconductor device package according to the first invention of the present application shown in FIGS. 1A and 1B, respectively. FIG. 3 is a cross-sectional view taken along line 2B-2B. 3A and 3B are schematic plan views showing a second insulator frame in the semiconductor device package according to the first invention of the present application shown in FIGS. 1A and 1B, and FIG.
It is sectional drawing in the -3B line. 4A and 4B are schematic bottom views showing a third insulator frame and a lid in the semiconductor device package according to the first invention of the present application shown in FIGS. 1A and 1B, It is sectional drawing on the 4B-4B line. FIGS. 5A and 5B are schematic linear views showing the second and third insulator frames and the lid in the semiconductor device package according to the first invention of the present application shown in FIGS. 1A and 1B. It is a top view and sectional drawing on the 5B-5B line. FIG. 6 is a schematic sectional view corresponding to FIG. 1B and showing an embodiment of the semiconductor device package according to the second invention of the present application. 7 and 8 are schematic sectional views, corresponding to FIG. 1B, showing an embodiment of the semiconductor device package according to the third invention of the present application. 9 and 10 are schematic sectional views, corresponding to FIG. 1B, showing an embodiment of the semiconductor device package according to the fourth invention of the present application. 11 and 12 are schematic sectional views corresponding to FIG. 1B and showing an embodiment of the semiconductor device package according to the fifth invention of the present application. FIG. 13 is a schematic sectional view corresponding to FIG. 1B and showing an embodiment of the semiconductor device package according to the sixth invention of the present application. FIG. 14 is a schematic sectional view corresponding to FIG. 1B and showing an embodiment of the semiconductor device package according to the seventh invention of the present application. FIGS. 15 and 16 are schematic sectional views, corresponding to FIG. 1B, showing an embodiment of the semiconductor device package according to the eighth invention of the present application. 17 and 18 are schematic sectional views, corresponding to FIG. 1B, showing an embodiment of the semiconductor device package according to the ninth invention of the present application. FIG. 19 and FIG. 20 correspond to FIG.
FIG. 39 is a schematic sectional view showing an embodiment of a semiconductor device package according to the tenth invention. 21A and 21B are a schematic plan view showing a conventional semiconductor device package and a cross-sectional view taken along the line 21B-21B. 22A and 22B are a schematic plan view showing a substrate and an insulator frame in the conventional semiconductor device package shown in FIGS. 21A and 21B, and a cross-sectional view thereof taken along line 22B-22B. is there. FIGS. 23A and 23B are schematic bottom views showing another insulator frame and a lid in the conventional semiconductor device package shown in FIGS. 21A and 21B, and a plan view thereof taken along line 23B-23B. It is sectional drawing. DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Semiconductor element 3A-3D ... Signal conductor layer 3E, 3G ... Ground conductor layer 4 ... 1st insulator frame 4A-4D ... 1st insulator frame 4 part 5A to 5D: Signal conductor layer 5G, 5E: Ground conductor layer 6: Third (or second) insulator frame 4 '... Second (or first) insulator frame 4A' to 4D ': Part of second (or first) insulator frame 4' 5A 'to 5D': Signal conductor layer 5G ', 5E': Ground conductor layer 6: Third (or second) ) Insulator Frames 6A to 6D: Parts of Third (or Second) Insulator Frame 6 7A to 7D: Signal Conductive Layers 7G, 7E: Grounding Conductive Layer 8: Lids 9A to 9D , 9G ... connecting conductors 15A to 15D, 15G ... connecting conductors 16A to 16D, 16G ... recess 17 ... conductor ring 18 ... electromagnetic shielding conductor layer 24 ... insulator 25 ... conductor layer

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】上面に信号用導体層を形成している半導体
素子を搭載している基板と、 上記基板上に、上記半導体素子を取囲んで配され、且つ
上面が上記半導体素子の上面とほぼ等しい高さを有する
とともに、上面に幅方向に延長している信号用導体層を
形成している第１の絶縁体フレームと、 上記基板上に、上記第１の絶縁体フレームを取囲んで配
され、且つ上面が上記第１の絶縁体フレームの上面より
もわずかに高い高さを有するとともに、上面に幅方向に
延長している信号用導体層を形成している第２の絶縁体
フレームと、 上記第２の絶縁体フレーム上に配され、且つ上方からみ
て、上記第１の絶縁体フレームの上面に形成されている
信号用導体層を横切っている内側面と、上記第２の絶縁
体フレームの上面に形成されている信号用導体層を横切
っている外側面とを有するとともに、下面に幅方向に延
長し且つ上記第１の絶縁体フレームの上面に形成されて
いる信号用導体層と対向し且つ上記第２の絶縁体フレー
ムの上面に形成されている信号用導体層と連結している
信号用導体層を形成している第３の絶縁体フレームと、 上記第３の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記第１の絶縁体フレームの上面に形成されている信号
用導体層と、上記第３の絶縁体フレームの下面に形成さ
れている信号用導体層とを、両者の相対向する位置にお
いて、互に連結している連結用導体とを有し、 上記半導体素子の上面に形成されている信号用導体層
と、上記第１の絶縁体フレームの上面に形成されている
信号用導体層とが、連結用導線によって連結され、 よって、上記半導体素子が、上記基板と、上記第２の絶
縁体フレームと、上記第３の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層
が、上記連結用導線と、上記第１の絶縁体フレームの上
面に形成されている信号用導体層と、上記連結用導体
と、上記第３の絶縁体フレームの下面に形成されている
信号用導体層と、上記第２の絶縁体フレームの上面に形
成されている信号用導体層とを介して、外部に導出され
ていることを特徴とする半導体素子パッケージ。1. A substrate on which a semiconductor element having a signal conductor layer formed on an upper surface is mounted, and the substrate is disposed on the substrate so as to surround the semiconductor element, and an upper surface is provided on an upper surface of the semiconductor element. A first insulator frame having substantially the same height and forming a signal conductor layer extending in the width direction on the upper surface; and a first insulator frame on the substrate surrounding the first insulator frame. A second insulator frame having an upper surface slightly higher than the upper surface of the first insulator frame and having a signal conductor layer extending in the width direction on the upper surface; An inner side surface disposed on the second insulator frame and crossing a signal conductor layer formed on an upper surface of the first insulator frame when viewed from above; Signal conductors formed on the top of the body frame An outer surface traversing the layer, extending in the width direction on the lower surface, facing the signal conductor layer formed on the upper surface of the first insulator frame, and A third insulator frame forming a signal conductor layer connected to the signal conductor layer formed on the upper surface; and a third insulator frame disposed on the third insulator frame so as to cover the third insulator frame. And a signal conductor layer formed on the upper surface of the first insulator frame and a signal conductor layer formed on the lower surface of the third insulator frame. A signal conductor layer formed on an upper surface of the semiconductor element and a signal conductor layer formed on an upper surface of the first insulator frame. The conductor layer is connected by a connection conductor, The semiconductor element is sealed in a space formed by the substrate, the second insulator frame, the third insulator frame, and the lid; The formed signal conductor layer is formed of the connection conductor, the signal conductor layer formed on the top surface of the first insulator frame, the connection conductor, and the third insulator frame. A semiconductor element package led out through a signal conductor layer formed on a lower surface and a signal conductor layer formed on an upper surface of the second insulator frame. 【請求項２】上面に信号用導体層を形成している半導体
素子を搭載している基板と、 上記基板上に、上記半導体素子を取囲んで配され、且つ
上面が上記半導体素子の上面とほぼ等しい高さを有する
とともに、上面に幅方向に延長している信号用導体層を
形成している第１の絶縁体フレームと、 上記基板上に、上記第１の絶縁体フレームを取囲んで配
され、且つ上面が上記第１の絶縁体フレームの上面に形
成されている信号用導体層よりもわずかに高い高さを有
する第２の絶縁体フレームと、 上記第２の絶縁体フレーム上に配され、且つ上方からみ
て、上記第１の絶縁体フレームの上面に形成されている
信号用導体層を横切っている内側面と、その内側面の上
記第１の絶縁体フレームの上面に形成されている信号用
導体層を横切っている領域に対向する領域が上記第２の
絶縁体フレームの外側面よりも外側である外側面とを有
するとともに、上面に幅方向に延長し且つ上記第１の絶
縁体フレームの上面に形成されている信号用導体層と対
向し且つ上記第２の絶縁体フレームと対向していない信
号用導体層を形成している第３の絶縁体フレームと、 上記第３の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記第１の絶縁体フレームの上面に形成されている信号
用導体層と、上記第３の絶縁体フレームの下面に形成さ
れている信号用導体層とを、両者の相対向する位置にお
いて、互に連結している連結用導体とを有し、 上記半導体素子の上面に形成されている信号用導体層と
上記第１の絶縁体フレームの上面に形成されている信号
用導体層とが連結用導線によって連結され、 よって、上記半導体素子が、上記基板と、上記第２の絶
縁体フレームと、上記第３の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層
が、上記連結用導線と、上記第１の絶縁体フレームの上
面に形成されている信号用導体層と、上記連結用導体
と、上記第３の絶縁体フレームの下面に形成されている
信号用導体層とを介して、外部に導出されていることを
特徴とする半導体素子パッケージ。2. A substrate on which a semiconductor element having a signal conductor layer formed on an upper surface is mounted, and the substrate is arranged on the substrate so as to surround the semiconductor element, and the upper surface is formed on the upper surface of the semiconductor element. A first insulator frame having substantially the same height and forming a signal conductor layer extending in the width direction on the upper surface; and a first insulator frame on the substrate surrounding the first insulator frame. A second insulator frame having an upper surface slightly higher than a signal conductor layer formed on the upper surface of the first insulator frame; and a second insulator frame on the second insulator frame. An inner side surface which is disposed and crosses the signal conductor layer formed on the upper surface of the first insulator frame as viewed from above, and an inner side surface formed on the upper surface of the first insulator frame. Area across the signal conductor layer An opposing region has an outer surface that is outside the outer surface of the second insulator frame, and extends in the width direction on the upper surface and is formed on the upper surface of the first insulator frame. A third insulator frame forming a signal conductor layer facing the conductor layer and not facing the second insulator frame, so as to cover the third insulator frame; A lid provided, a signal conductor layer formed on the upper surface of the first insulator frame, and a signal conductor layer formed on the lower surface of the third insulator frame. And a connecting conductor that is connected to each other at a position facing each other, and is formed on a signal conductor layer formed on an upper surface of the semiconductor element and an upper surface of the first insulator frame. The signal conductor layer is connected to the signal conductor Thus, the semiconductor element is sealed in a space formed by the substrate, the second insulator frame, the third insulator frame, and the lid, The signal conductor layer formed on the upper surface includes the connection conductor, the signal conductor layer formed on the upper surface of the first insulator frame, the connection conductor, and the third insulator. A semiconductor element package which is led out through a signal conductor layer formed on a lower surface of a frame. 【請求項３】［請求項１］または［請求項２］記載の半
導体素子パッケージにおいて、 上記第３の絶縁体フレームまたは上記第１の絶縁体フレ
ームに、上記連結用導体を受ける凹所が形成されている
ことを特徴とする半導体素子パッケージ。3. The semiconductor device package according to claim 1, wherein the third insulator frame or the first insulator frame has a recess for receiving the connection conductor. A semiconductor element package characterized by being performed. 【請求項４】［請求項１］または［請求項２］記載の半
導体素子パッケージにおいて、 上記蓋体が金属導体でなり、 上記第３の絶縁体フレームと上記蓋体との間に、金属導
体リングが介挿されていることを特徴とする半導体素子
パッケージ。4. The semiconductor device package according to claim 1, wherein the lid is a metal conductor, and a metal conductor is provided between the third insulator frame and the lid. A semiconductor element package having a ring interposed. 【請求項５】［請求項１］または［請求項２］記載の半
導体素子パッケージにおいて、 上記第１、第２及び第３の絶縁体フレームの内側面及び
外側面上に、上記信号用導体層が形成されていない領域
に対応している領域において、電磁遮蔽用導体層が形成
されていることを特徴とする半導体素子パッケージ。5. The semiconductor device package according to claim 1, wherein the signal conductor layer is formed on inner and outer surfaces of the first, second and third insulator frames. A semiconductor element package in which an electromagnetic shielding conductor layer is formed in a region corresponding to a region where no is formed. 【請求項６】上面に信号用導体層を形成している絶縁体
を搭載している基板と、 上記基板上に、上記絶縁体を取囲んで配され、且つ上面
が上記絶縁体の上面よりもわずかに高い高さを有すると
ともに、上面に幅方向に延長している信号用導体層を形
成している第１の絶縁体フレームと、 上記第１の絶縁体フレーム上に配され、且つ上方からみ
て、上記絶縁体の上面に形成されている信号用導体層を
横切っている内側面と上記第１の絶縁体フレームの上面
に形成されている信号用導体層を横切っている外側面と
を有するとともに、下面に幅方向に延長し且つ上記絶縁
体の上面に形成されている信号用導体層と対向し且つ上
記第１の絶縁体フレームの上面に形成されている信号用
導体層と連結している信号用導体層を形成している第２
の絶縁体フレームと、 上記第２の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記絶縁体の上面に形成されている信号用導体層と、上
記第２の絶縁体フレームの下面に形成されている信号用
導体層とを、両者の相対向する位置において、互に連結
している連結用導体とを有し、 上記絶縁体上に、上面に信号用導体層を形成している半
導体素子が、その上面に形成されている信号用導体層を
上記絶縁体の上面に形成されている信号用導体層に連結
して搭載され、 よって、上記半導体素子が、上記基板と、上記第１の絶
縁体フレームと、上記第２の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層
が、上記絶縁体の上面に形成されている信号用導体層
と、上記連結用導体と、上記第２の絶縁体フレームの下
面に形成されている信号用導体層と、上記第１の絶縁体
フレームの上面に形成されている信号用導体層とを介し
て、外部に導出されていることを特徴とする半導体素子
パッケージ。6. A substrate on which an insulator having a signal conductor layer formed thereon is mounted, and said insulator is disposed on said substrate so as to surround said insulator, and the upper surface is higher than the upper surface of said insulator. A first insulator frame having a slightly higher height and a signal conductor layer extending in the width direction on the upper surface; and a first insulator frame disposed on the first insulator frame, and In view of the above, an inner surface traversing the signal conductor layer formed on the upper surface of the insulator and an outer surface traversing the signal conductor layer formed on the upper surface of the first insulator frame. And has a lower surface extending in the width direction, facing a signal conductor layer formed on the upper surface of the insulator, and being connected to a signal conductor layer formed on the upper surface of the first insulator frame. Forming the second signal conductor layer
An insulator frame, a cover disposed on the second insulator frame so as to cover the insulator frame, a signal conductor layer formed on an upper surface of the insulator, and the second insulator A signal conductor layer formed on the lower surface of the body frame, and a connection conductor that is connected to each other at positions facing each other, and the signal conductor layer is formed on the upper surface on the insulator. Is mounted by connecting the signal conductor layer formed on the upper surface thereof to the signal conductor layer formed on the upper surface of the insulator. A signal conductor layer encapsulated in a space formed by a substrate, the first insulator frame, the second insulator frame, and the lid, and formed on an upper surface of the semiconductor element Are for signals formed on the upper surface of the insulator. A body layer, the connection conductor, a signal conductor layer formed on a lower surface of the second insulator frame, and a signal conductor layer formed on an upper surface of the first insulator frame. A semiconductor element package which is led out to the outside. 【請求項７】上面に信号用導体層を形成している絶縁体
を搭載している基板と、 上記基板上に、上記絶縁体を取囲んで配され、且つ上面
が上記絶縁体の上面に形成されている信号用導体層の上
面よりもわずかに高い高さを有する第１の絶縁体フレー
ムと、 上記第１の絶縁体フレーム上に配され、且つ上方からみ
て、上記絶縁体の上面に形成されている信号用導体層を
横切っている内側面とその内側面の上記絶縁体の上面に
形成されている信号用導体層を横切っている領域に対向
する領域が上記第１の絶縁体フレームの外側面よりも外
側である外側面とを有するとともに、下面に幅方向に延
長し且つ上記絶縁体の上面に形成されている信号用導体
層と対向し且つ上記第１の絶縁体フレームと対向してい
ない信号用導体層を形成している第２の絶縁体フレーム
と、 上記第２の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記絶縁体の上面に形成されている信号用導体層と、上
記第１の絶縁体フレームの下面に形成されている信号用
導体層とを、両者の相対向する位置において、互に連結
している連結用導体とを有し、 上記絶縁体上に、上面に信号用導体層を形成している半
導体素子が、その上面に形成されている信号用導体層を
上記絶縁体の上面に形成されている信号用導体層に連結
して搭載され、 よって、上記半導体素子が、上記基板と、上記第１の絶
縁体フレームと、上記第２の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層
が、上記絶縁体の上面に形成されている信号用導体層
と、上記連結用導体と、上記第２の絶縁体フレームの下
面に形成されている信号用導体層とを介して、外部に導
出されていることを特徴とする半導体素子パッケージ。7. A substrate on which an insulator forming a signal conductor layer is mounted on an upper surface, and the substrate is arranged on the substrate so as to surround the insulator, and the upper surface is provided on the upper surface of the insulator. A first insulator frame having a height slightly higher than the upper surface of the formed signal conductor layer; and a first insulator frame disposed on the first insulator frame and disposed on the upper surface of the insulator when viewed from above. The first insulator frame includes an inner surface traversing the formed signal conductor layer and a region opposed to a region traversing the signal conductor layer formed on the upper surface of the insulator on the inner surface thereof. An outer surface that is outside of the outer surface of the insulator, extends in the width direction on the lower surface, faces the signal conductor layer formed on the upper surface of the insulator, and faces the first insulator frame. Not forming the second signal conductor layer An edge frame, a lid disposed on the second insulator frame so as to cover it, a signal conductor layer formed on an upper surface of the insulator, and the first insulator A signal conductor layer formed on the lower surface of the frame, and a connection conductor that is connected to each other at positions opposing each other; and a signal conductor layer on the upper surface on the insulator. The formed semiconductor element is mounted by connecting the signal conductor layer formed on the upper surface thereof to the signal conductor layer formed on the upper surface of the insulator. And a signal conductor layer formed on an upper surface of the semiconductor element, enclosed in a space formed by the first insulator frame, the second insulator frame, and the lid. A signal conductor formed on the upper surface of the insulator When the above connection conductor, via a signal conductor layer formed on the lower surface of the second insulator frame, a semiconductor device package, characterized in that it is led to the outside. 【請求項８】［請求項６］または［請求項７］記載の半
導体素子パッケージにおいて、 上記第２の絶縁体フレームまたは上記絶縁体に、上記連
結用導体を受ける凹所が形成されていることを特徴とす
る半導体素子パッケージ。8. The semiconductor element package according to claim 6, wherein a recess for receiving the connection conductor is formed in the second insulator frame or the insulator. A semiconductor element package characterized by the above-mentioned. 【請求項９】［請求項６］または［請求項７］記載の半
導体素子パッケージにおいて、 上記蓋体が金属導体でなり、 上記第２の絶縁体フレームと上記蓋体との間に、金属導
体リングが介挿されていることを特徴とする半導体素子
パッケージ。9. The semiconductor device package according to claim 6, wherein the lid is a metal conductor, and a metal conductor is provided between the second insulator frame and the lid. A semiconductor element package having a ring interposed. 【請求項１０】［請求項６］または［請求項７］記載の
半導体素子パッケージにおいて、 上記絶縁体、上記第１及び第２の絶縁体フレームの内側
面及び外側面上に、上記信号用導体層が形成されていな
い領域に対応している領域において、電磁遮蔽用導体層
が形成されていることを特徴とする半導体素子パッケー
ジ。10. The semiconductor device package according to claim 6, wherein the signal conductor is provided on an inner surface and an outer surface of the insulator, the first and second insulator frames. A semiconductor element package wherein an electromagnetic shielding conductor layer is formed in a region corresponding to a region where no layer is formed.
JP1308056A 1989-11-28 1989-11-28 Semiconductor device package Expired - Lifetime JP2726863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1308056A JP2726863B2 (en) 1989-11-28 1989-11-28 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308056A JP2726863B2 (en) 1989-11-28 1989-11-28 Semiconductor device package

Publications (2)

Publication Number Publication Date
JPH03167841A JPH03167841A (en) 1991-07-19
JP2726863B2 true JP2726863B2 (en) 1998-03-11

Family

ID=17976355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308056A Expired - Lifetime JP2726863B2 (en) 1989-11-28 1989-11-28 Semiconductor device package

Country Status (1)

Country Link
JP (1) JP2726863B2 (en)

Also Published As

Publication number Publication date
JPH03167841A (en) 1991-07-19

Similar Documents

Publication Publication Date Title
US5656857A (en) Semiconductor device with insulating resin layer and substrate having low sheet resistance
US6700189B2 (en) Resin sealed semiconductor device
US5574314A (en) Packaged semiconductor device including shielded inner walls
US5293069A (en) Ceramic-glass IC package assembly having multiple conductive layers
JPH02303037A (en) Semiconductor device
KR100287243B1 (en) Semiconductor device having loc structure and manufacturing method therefor
JP2726863B2 (en) Semiconductor device package
KR950009625B1 (en) Glass seals seramic package
JPS5914894B2 (en) Ceramic package
JPH10303690A (en) Surface acoustic wave device and its manufacture
JP2577916B2 (en) High frequency semiconductor device and lead frame for the device
JPH1028024A (en) Electronic parts and electronic equipment using the same
KR200368829Y1 (en) Ic chip package
JPS6254456A (en) Lead frame for semiconductor device
JP3234126U (en) Ultra-small crystal oscillator
JPH0777242B2 (en) Container for semiconductor element
JPS63288034A (en) Semiconductor device
JP3670863B2 (en) Semiconductor device
JPH02134854A (en) Resin-sealed semiconductor device
JPH01215049A (en) Semiconductor device
JPH0714936A (en) Vessel for semiconductor device
JPH0644146U (en) Ceramic package for semiconductor devices
JPH02256259A (en) Package for containing hybrid integrated circuit element
JPS60160638A (en) Package for microwave semiconductor element
JP2002110845A (en) Packaging device for high-frequency

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

EXPY Cancellation because of completion of term