JPH03167841A - Semiconductor element package - Google Patents
Semiconductor element packageInfo
- Publication number
- JPH03167841A JPH03167841A JP30805689A JP30805689A JPH03167841A JP H03167841 A JPH03167841 A JP H03167841A JP 30805689 A JP30805689 A JP 30805689A JP 30805689 A JP30805689 A JP 30805689A JP H03167841 A JPH03167841 A JP H03167841A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- insulator
- signal conductor
- semiconductor element
- insulator frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 354
- 239000004020 conductor Substances 0.000 claims abstract description 448
- 239000012212 insulator Substances 0.000 claims abstract description 410
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims description 20
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体素子を収容している半導体素子パッケ
ージに関する。The present invention relates to a semiconductor device package containing a semiconductor device.
従来、第21図〜第23図を伴って次に述べる半導体素
子パッケージが提案されている。
すなわち、半導体素子2を搭載している金属導体でなる
基板1を有する。
この場合、半導体素子2は、その上面の相対向する両位
置、及び他の相対向する両位置においてそれぞれ形成さ
れた信号用導体層3A及び3B1及び3C及び3Dを有
するとともに、上面の他の位置に形成された複数の接地
用導体層3Gを有し、また下面に形成された接地用導体
層3Eを有する。なお、半導体素子2は、その接地用導
体WJ3Eが基板1に連結されていることによって、基
板1上に搭載されている。
また、基板1上に、半導体素子2を取囲んで配されてい
る絶縁体フレーム4を有する。
この場合、絶縁体フレーム4は、第22図を参照してと
くに明らかなように、上面が半導体素子2の上面とほぼ
等しい高さを有する。また、絶縁体フレーム4は、その
相対向する部4A及び4B、及び他の相対向する部4C
及び4Dの上面の中央部において、幅方向に延長して形
成されている信号用導体層5A及び5B、及び5C及び
5Dをそれぞれ有するとともに、上面の信号用導体層5
A及び50間、5B及び5 Clm,5B及び5D間、
及び5A及び50間の領域において、信号用導体層5A
及び5Cの近傍まで延長して形成されている接地用導体
層、信号用導体層5B及び5Cの近傍まで延長して形成
されている接地用導体層、信号用導体fiJ5B及び5
Dの近傍まで延長して形成されている接地用導体層、及
び信号用導体層5A及び5Dの近傍まで延長して形成さ
れている接地用導体層を接地用導体WI5としてそれぞ
れ有し、また、下面にその全域に亘って延長して形成さ
れている接地用導体層5Eを有する。なお、絶縁体フレ
ーム4は、その接地用導体層5EIfi基板1に連結さ
れていることによって、基板1上に、それとの間で気密
を保って配されている。
さらに、絶縁体フレーム4上に配されている絶縁体フレ
ーム6を有する。
この場合、絶縁体フレーム6は、第23図を参照してと
くに明らかなように、上方からみて、絶縁体フレーム4
の上面に形成されている信号用導体1tfl5A、5B
、5C及び5Dを横切っている内側面及び外側面を有す
るとともに、上面にその全域に亘って形成されている接
地用導体層7Eを有する。
なお、絶縁体フレーム6は、それ自体が絶縁体フレーム
4の信号用導体層5A〜5D及び接地用導体層5GにJ
ML且つ絶縁体フレーム4自休のそれら信号用導体層5
A〜5D及び接地用導体層5Gを有していない領域に連
結されていることによって、絶縁体フレーム4上に、そ
れとの間で気密を保って、配されている。
また、絶縁体フレーム6上に、その上面に形成されてい
る接地用導体層7Eと連結して、絶縁体フレーム6を蓋
するように配されている金属導体でなる蓋体8を有する
。
さらに、半導体素子2の上面に形成されている信号用導
体層3A,3B,3G及び3Dと、絶縁体フレーム4の
上面に形成されている信号用導体層5A、5815C及
び5Dとが、連結用導wA9A,9819C及び9Dに
よッテそれぞれ連結されているとともに、半導体素子2
の上面に形成されている接地用導体層3Gと、接地用導
体層5Gとがそれぞれ連結用導線9Gによって連結され
ている。
以上が、従来提案されている半導体素子パッケージの構
成である。
このような構成を有する従来の半導体素子パッケージは
、半導体素子2が、基板1と、絶縁体フレーム4及び6
と、蓋体7とによって形成されている空間10内に気密
に封入収容され、そして、半導体素子2の上面に形成さ
れている信号用導体層3A、3813G及び3Dが、連
結用導線9A、9B,9G及び9Dと、絶縁体フレーム
4の上面に形成されている信号用導体層5A,5B,5
G及び5Dとをそれぞれ介して、外部に導出されている
ので、半導体素子パッケージとしの機能を有する。Conventionally, the following semiconductor element package has been proposed with reference to FIGS. 21 to 23. That is, it has a substrate 1 made of a metal conductor on which a semiconductor element 2 is mounted. In this case, the semiconductor element 2 has signal conductor layers 3A, 3B1, 3C, and 3D formed at both opposite positions on the upper surface thereof, and at other opposite positions, and at other positions on the upper surface. It has a plurality of grounding conductor layers 3G formed on the bottom surface, and a grounding conductor layer 3E formed on the bottom surface. Note that the semiconductor element 2 is mounted on the substrate 1 by connecting its grounding conductor WJ3E to the substrate 1. Further, an insulator frame 4 is provided on the substrate 1 and is arranged to surround the semiconductor element 2 . In this case, the upper surface of the insulator frame 4 has approximately the same height as the upper surface of the semiconductor element 2, as is particularly clear with reference to FIG. Further, the insulator frame 4 has opposing portions 4A and 4B, and another opposing portion 4C.
and 4D have signal conductor layers 5A and 5B and 5C and 5D extending in the width direction in the center of the upper surface, respectively, and the signal conductor layer 5 on the upper surface.
Between A and 50, 5B and 5 Clm, between 5B and 5D,
and in the region between 5A and 50, the signal conductor layer 5A
and a grounding conductor layer extending to the vicinity of 5C, a grounding conductor layer extending to the vicinity of signal conductor layers 5B and 5C, and signal conductors fiJ5B and 5C.
A grounding conductor layer extending to the vicinity of D and a grounding conductor layer extending to the vicinity of the signal conductor layers 5A and 5D are respectively provided as the grounding conductor WI5, and It has a grounding conductor layer 5E formed extending over the entire lower surface. The insulator frame 4 is connected to the grounding conductor layer 5EIfi substrate 1, so that the insulator frame 4 is placed on the substrate 1 in an airtight manner. Furthermore, it has an insulator frame 6 disposed on the insulator frame 4. In this case, the insulator frame 6 is, as is particularly clear with reference to FIG.
Signal conductors 1tfl5A, 5B formed on the top surface of
, 5C and 5D, and has a grounding conductor layer 7E formed over the entire upper surface. Note that the insulator frame 6 itself is connected to the signal conductor layers 5A to 5D and the ground conductor layer 5G of the insulator frame 4.
ML and insulator frame 4 free signal conductor layer 5
By being connected to the area that does not have the grounding conductor layer 5G and A to 5D, it is placed on the insulator frame 4 while maintaining airtightness therebetween. Further, a lid body 8 made of a metal conductor is disposed on the insulator frame 6 so as to cover the insulator frame 6 in connection with a grounding conductor layer 7E formed on the upper surface thereof. Further, the signal conductor layers 3A, 3B, 3G and 3D formed on the upper surface of the semiconductor element 2 and the signal conductor layers 5A, 5815C and 5D formed on the upper surface of the insulator frame 4 are connected to each other for connection. The conductors wA9A, 9819C and 9D are respectively connected to
The grounding conductor layer 3G formed on the upper surface of the grounding conductor layer 5G is connected to the grounding conductor layer 5G by a connecting conductor wire 9G. The above is the structure of the conventionally proposed semiconductor element package. In a conventional semiconductor device package having such a configuration, a semiconductor device 2 is connected to a substrate 1 and insulator frames 4 and 6.
The signal conductor layers 3A, 3813G and 3D formed on the upper surface of the semiconductor element 2 are hermetically sealed and accommodated in the space 10 formed by the lid body 7 and the connecting conductor wires 9A, 9B. , 9G and 9D, and signal conductor layers 5A, 5B, 5 formed on the upper surface of the insulator frame 4.
Since it is led out to the outside via G and 5D, it functions as a semiconductor element package.
しかしながら、第21図〜第23図に示す従来の半導体
素子パッケージの場合、半導体素子2を上述した空l6
10内に気密に封入して収容させ.るための考慮から、
基板1上に絶縁体フレーム4が気密を保って一体に連結
され、且つその絶縁体フレーム4上に絶縁体フレーム6
が同様に気密を保って一体に連結され、しかしながら、
蓋体8が絶縁体フレーム6上に配されていない状態で、
基板1上に半導体素子2を固定して配し、次で、その半
導体素子2の信号用導体層3A,3B,3G及び3Dと
、絶縁体フレーム4上の信号用導体層5A,5B,5G
及び5Dとを、連M用導a9A,9B,9(4び9Dに
よってそれぞれ連結させるとともに、半導体素子2の接
地用導体層3Gと、絶縁体フレーム4上の接地用導体層
5Gとを、連結用導線9Gによってそれぞれ連結させ、
次で、絶縁体フレーム6上に、蓋体8を、気密を保つて
、一体に連結させるという、工程をとって製造される。
このため、絶縁体フレーム4の外側面のなす形状の寸法
を十分大きくし、また、これに応じて、絶縁体フレーム
6の内側面及び外側面のなす形状の寸法を十分大きくし
ていない限り、半導体素子2の信号用導体113A、3
B,3C及び3Dと絶縁体フレーム4上の信号用導体層
5A,5B,5C及び5Dとを連結用導線9A.9B,
9C及び9Dによって連結するとともに、半導体累子2
の接地用導体層3Gと絶縁体フレーム4上の接地用導体
層5Gとを連結用導線9Gによって連結する時、その連
結位置上方近傍に、絶縁体フレーム6が存在しているの
で、その絶縁体フレーム6が、いま述べた連結用導線9
A19B,9G及び9D,及び9Gの連結作業に邪魔に
なる。
従って、第21図〜第23図に示す従来の半導体素子パ
ッケージ場合、半導体素子パッケージを大型化させるこ
となしに、容易に製造することができない、という欠点
を有していた。
よって、本発明は、上述した欠点のない、新規な半導体
素子パッケージを提案せんとするものである。However, in the case of the conventional semiconductor element package shown in FIGS. 21 to 23, the semiconductor element 2 is
10 hermetically sealed and housed. From the consideration of
An insulator frame 4 is airtightly connected to the substrate 1, and an insulator frame 6 is disposed on the insulator frame 4.
are similarly connected together in an airtight manner, however,
With the lid 8 not placed on the insulator frame 6,
A semiconductor element 2 is fixedly arranged on a substrate 1, and then the signal conductor layers 3A, 3B, 3G and 3D of the semiconductor element 2 and the signal conductor layers 5A, 5B, 5G on the insulator frame 4 are placed.
and 5D are connected to each other by the connection conductors a9A, 9B, 9 (4 and 9D), respectively, and the grounding conductor layer 3G of the semiconductor element 2 and the grounding conductor layer 5G on the insulator frame 4 are connected. Each is connected by a conductive wire 9G,
Next, the lid body 8 is manufactured through a step of integrally connecting the lid body 8 to the insulator frame 6 while maintaining airtightness. For this reason, unless the dimensions of the shape formed by the outer surface of the insulator frame 4 are made sufficiently large, and the dimensions of the shape formed by the inner and outer surfaces of the insulator frame 6 are made sufficiently large accordingly, Signal conductor 113A, 3 of semiconductor element 2
Connecting conductor wires 9A. 9B,
Connected by 9C and 9D, and connected by semiconductor separator 2
When connecting the grounding conductor layer 3G and the grounding conductor layer 5G on the insulator frame 4 with the connecting conductor 9G, since the insulator frame 6 exists near the upper part of the connection position, the insulator The frame 6 is connected to the connecting conductor 9 mentioned above.
It gets in the way of the connection work of A19B, 9G, 9D, and 9G. Therefore, the conventional semiconductor device packages shown in FIGS. 21 to 23 have the disadvantage that they cannot be easily manufactured without increasing the size of the semiconductor device package. Therefore, the present invention aims to propose a novel semiconductor device package that does not have the above-mentioned drawbacks.
本願第1番目の発明による半導体素子パッケージは、■
上面に信号用導体層を形成している半導体素子を搭載し
ている基板と、■上記基板上に、上記半導体素子を取囲
んで配され、且つ上面が上記半導体素子の上面とほぼ等
しい高さを有するとともに、上面に幅方向に延長してい
る信号用導体層を形成している第1の絶縁体フレームと
、■上記基板上に、上記第1の絶縁体フレームを取囲ん
で配され、且つ上面が上記第1の絶縁体フレームの上面
よりもわずかに高い?さを有するとともに、上面に幅方
向に延長している信号用導体層を形成している第2の絶
縁体フレームと、■上記第2の絶縁体フレーム上に配さ
れ、且つ上方からみて、上記第1の絶縁体フレームの上
面に形成されている信号用導体層を横切っている内側面
と、上記第2の絶縁体フレームの上面に形成されている
信号用導体層を横切っている外側面とを有するとともに
、下面に幅方向に延長し且つ上記第1の絶縁体フレーム
の上面に形成されている信号用導体層と対向し且つ上記
第2の絶縁体フレームの上面に形成されている信号用導
体層と連結している信号用導体層を形成している第3の
絶縁体フレームと、■上記第3の絶縁体フレーム上にそ
れを蓋するように配されている蓋体と、■上記第1の絶
縁体フレームの上面に形成されている信号用導体層と、
上記第3の絶縁体フレームの下面に形成されて■いる信
号用導体層とを、両者の相対向する位置において、互に
連結している連結用導体とを有し、そして、■上記半導
体素子の上面に形成されている信号用導体層と、上記第
1の絶縁体フレームの上面に形成されている信号用導体
層とが、連結用導線によって連結され、■よって、上記
半導体素子が、上記基板と、上記第2の絶縁体フレーム
と、上記第3の絶縁体フレームと、上記蓋体とによって
形成されている空間内に封入され、■上記半導体素子の
上面に形成されている信号用導体層が、上記連結用導線
と、上記第1の絶縁体フレームの上面に形成されている
信号用導体層と、上記連結用導体と、上記第3の絶縁体
フレームの下面に形成されている信号用導体層と、上記
第2の絶縁体フレームの上面に形成されている信号用導
体層とを介して、外部に導出されている。
本願第2番目の発明による半導体累子パッケージは、■
上面に信号用導体層を形成している半導体素子を搭載し
ている基板と、■上記基板上に、上記半導体素子を取囲
んで配され、且つ上面が上記半導体素子の上面とほぼ等
しい高さを自するとともに、上面に幅方向に延長してい
る信号用導体層を形成している第1の絶縁体フレームと
、■上記基板上に、上記第1の絶縁体フレームを取囲ん
で配され、且つ上面が上記第1の絶縁体フレームの上面
に形成されている信号用導体層よりもわずかに高い高さ
を有する第2の絶縁体フレームと、■上記第2の絶縁体
フレーム上に配され、且つ上方からみて、上記第1の絶
縁体フレームの上面に形成されている信号用導体層を横
切っている内側面と、その内側面の上記第1の絶縁体フ
レームの上面に形成されている信号用導体層を横切って
いる領域に対向する領域が上記第2の絶縁体フレームの
外側而よりも外側である外側面とを有するとともに、下
面に幅方向に延長し且つ上記第1の絶縁体フレームの上
面に形成されている信号用導体層と対向し且つ上記第2
の絶縁体フレームと対向していない信号用導体層を形成
している第3の絶縁体フレームと、■上記第3の絶縁体
フレーム上にそれを蓋するように配されている蓋体と、
■上記第1の絶縁体フレームの上面に形成されている信
号用導体層と、上記第3の絶縁体フレームの下面に形成
されている信号用導体層とを、両者の相対向する位置に
おいて、互に連結している連結用導体とを有し、そして
、■上記半導体素子の上面に形成されている信号用導体
層と上記第1の絶縁体フレームの上面に形成されている
信号用導体層とが連結用導線によって連結され、■よっ
て、上記半導体素子が、上記基板と、上記第2の絶縁体
フレームと、上記第3の絶縁体フレームと、上記蓋体と
によって形成されている空間内に封入され、■上記半導
体素子の上面に形成されている信号用導体層が、上記連
結用導線と、上記第1の絶縁体フレームの上面に形成さ
れている信号用導体層と、上記連結用導体と、上記第3
の絶縁体フレームの下面に形成されている信号用導体層
とを介して、外部に導出されている。
本願第3番目の発明による半導体素子パッケージは、本
願第1番目の発明または本願第2番目の発明による半導
体素子パッケージにおいて、上記第3の絶縁体フレーム
または上記第1の絶縁体フレームに、上記連結用導体を
受ける凹所が形成されている。
本願第4番目の発明による半導体素子パッケージは、本
願第1番目の発明または本願第2番目の発明による半導
体素子パッケージにおいて、上記蓋体が金属導体でなり
、そして、上記第3の絶縁体フレームと上記蓋体との間
に、金属導体リングが介挿されている。
本願第5番目の発明による半導体素子パッケージは、本
願第1番目の発明または本願第2番目の発明による半導
体素子パッケージにおいて、上記第1、第2及び第3の
絶縁体フレームの内側面及び外側面上に、上記信号用導
体層が形成されていない領域に対応している領域におい
て、電磁遮蔽用導体層が形成されている。
本願第6番目の発明による半導体素子パッケージは、■
上面に信号用導体層を形成している絶縁体を搭載してい
る基板と、■上記基板上に、上記絶縁体を取囲んで配さ
れ、且つ上面が上記絶縁体の上面よりもわずかに高い高
さを有するとともに、上面に幅方向に延長している信号
用導体層を形成している第1の絶縁体フレームと、■゛
上記第1の絶縁体フレーム上に配され、且つ上方からみ
て、上記絶縁体の上面に形成されている信号用導体層を
横切っている内側面と上記第1の絶縁体フレームの上面
に形成されている信号用導体層を横切っている外側面と
を有するとともに、下面に幅方向に延長し且つ上記絶縁
体の上面に形成されている信号用導体層と対向し且つ上
記第1の絶縁体フレームの上面に形成されている信号用
導体層と連結している信号用導体層を形成している第2
の絶縁体フレームと、■上記第2の絶縁体フレーム上に
それを蓋するように配されている蓋体と、■上記絶縁体
の上面に形成されている信号用導体層と、上記第2の絶
縁体フレームの下面に形成されている信号用導体層とを
、両者の相対向する位置において、互に連結している連
結用導体とを有し、そして、■上記絶縁体上に、上面に
信号用導体層を形成している半導体素子が、その上面に
形成されている信号用導体層を上記絶縁体の上面に形成
されている信号用導体層に連結して搭載され、■よって
、上記半導体素子が、上記基板と、上記第1の絶縁体フ
レームと、上記第2の絶縁体フレームと、上記蓋体とに
よって形成されている空間内に封入され、■上記半導体
素子の上面に形成されている信号用導体層が、上記絶縁
体の上面に形成されている信号用導体層と、上記連結用
導体と、上記第2の絶縁体フレームの下面に形成されて
いる信号用導体層と、上記第1の絶縁体フレームの上面
に形成されている信号用導体層とを介して、外部に導出
されている。
本願第7N目の発明による半導体素子パッケージは、■
上面に信号用導体層を形成している絶縁体を搭載してい
る基板と、■上記基板上に、上記絶縁体を取囲んで配さ
れ、且つ上面が上記絶縁体の上面に形成されている信号
用導体層の上面よりもわずかに高い高さを有する第1の
絶縁体フレームと、■上記第1の絶縁体フレーム上に配
され、且つ上方からみて、上記絶縁体の上面に形成され
ている信号用導体層を横切っている内側面とその内側面
の上記絶縁体の上面に形成されている信号用導体層を横
切っている領域に対向する領域が上記第1の絶縁体フレ
ームの外側面よりも外側である外側面とを有するととも
に、下面に幅方向に延長し且つ上記絶縁体の上面に形成
されている信号用導体層と対向し且つ上記第1の絶縁体
フレームと対向していない信号用導体層を形成している
第2の絶縁体フレームと、■上記第2の絶縁体フレーム
上にそれを蓋するように配されている蓋体と、■上記絶
縁体の上面に形成されている信号用導体層と、上記第1
の絶縁体フレームの下面に形成されている信号用導体層
とを、両者の相対向する位置において、互に連結してい
る連結用導体とを有し、そして、■上記絶縁体上に、上
面に信号用導体層を形成している半導体素子が、その上
面に形成されている信号用導体層を上記絶縁体の上面に
形成されている信号用導体層に連結して搭載され、■よ
って、上記半導体素子が、上記基板と、上記第1の絶縁
体フレームと、上記第2の絶縁体フレームと、上記蓋体
とによって形成されている空間内に封入され、■上記半
導体素子の上面に形成されている信号用導体層が、上記
絶縁体の上面に形成されている信号用導体層と、上記連
結用導体と、上記第2の絶縁体フレームの下面に形成さ
れている信号用導体層とを介して、外部に導出されてい
る。
本願第8番目の発明による半導体素子パッケージは、本
願第6番目の発明または本願第7番目の発明による半導
体素子パッケージにおいて、上記第2の絶縁体フレーム
または上記絶縁体に、上記連結用導体を受ける凹所が形
成されている。
本願第9番目の発明による半導体素子パッケージは、本
願第6番目の発明または本願第7番目の発明による半導
体素子パッケージにおいて、上記蓋体が金属導体でなり
、そして、上記第2の絶縁体フレームと上記蓋体との間
に、金属導体リングが介挿されている。
本願第10番目の発明による半導体素子パッケージは、
本願第6番目の発明または本願第7番目の発明による半
導体素子パッケージにおいて、上記絶縁体、上記第1及
び第2の絶縁体フレームの内側面及び外側面上に、上記
信号用導体層が形成されていない領域に対応している領
域において、電ta遮蔽用導体層が形成されている。The semiconductor device package according to the first invention of the present application is:
A substrate mounted with a semiconductor element having a signal conductor layer formed on its upper surface; a first insulator frame having a signal conductor layer extending in the width direction on its upper surface; And is the upper surface slightly higher than the upper surface of the first insulator frame? a second insulator frame having a signal conductor layer extending in the width direction on its upper surface; an inner surface that crosses the signal conductor layer formed on the upper surface of the first insulator frame; and an outer surface that crosses the signal conductor layer formed on the upper surface of the second insulator frame. and a signal conductor layer extending in the width direction on the lower surface, facing the signal conductor layer formed on the upper surface of the first insulator frame, and formed on the upper surface of the second insulator frame. a third insulator frame forming a signal conductor layer connected to the conductor layer; ■ a cover disposed on the third insulator frame to cover it; ■ the above-mentioned a signal conductor layer formed on the top surface of the first insulator frame;
(1) a signal conductor layer formed on the lower surface of the third insulator frame, and (1) a connecting conductor that connects the signal conductor layer to each other at opposing positions; and (1) the semiconductor element. The signal conductor layer formed on the top surface and the signal conductor layer formed on the top surface of the first insulator frame are connected by a connecting conductor wire, and (1) the semiconductor element is connected to the signal conductor layer formed on the top surface of the first insulator frame. a signal conductor sealed in a space formed by the substrate, the second insulator frame, the third insulator frame, and the lid, and formed on the upper surface of the semiconductor element; The layers include the connecting conductor, a signal conductor layer formed on the upper surface of the first insulator frame, the connecting conductor, and a signal conductor layer formed on the lower surface of the third insulator frame. and a signal conductor layer formed on the upper surface of the second insulator frame. The semiconductor package according to the second invention of the present application is:
A substrate mounted with a semiconductor element having a signal conductor layer formed on its upper surface; and a first insulator frame having a signal conductor layer extending in the width direction on the upper surface; , a second insulator frame whose upper surface has a height slightly higher than the signal conductor layer formed on the upper surface of the first insulator frame, and (1) disposed on the second insulator frame. and, when viewed from above, an inner surface crossing the signal conductor layer formed on the upper surface of the first insulator frame, and an inner surface formed on the upper surface of the first insulator frame on the inner surface. The second insulator frame has an outer surface that faces a region crossing the signal conductor layer, and extends in the width direction on the lower surface of the second insulator frame. facing the signal conductor layer formed on the upper surface of the body frame and the second
a third insulator frame forming a signal conductor layer that does not face the insulator frame, and a lid body disposed on the third insulator frame to cover it;
(2) The signal conductor layer formed on the upper surface of the first insulator frame and the signal conductor layer formed on the lower surface of the third insulator frame at opposing positions; and (1) a signal conductor layer formed on the top surface of the semiconductor element and a signal conductor layer formed on the top surface of the first insulator frame. are connected by a connecting conductive wire, and (i) the semiconductor element is located within the space formed by the substrate, the second insulator frame, the third insulator frame, and the lid. (2) A signal conductor layer formed on the top surface of the semiconductor element, which connects the connection conductor wire, the signal conductor layer formed on the top surface of the first insulator frame, and the connection conductor layer formed on the top surface of the semiconductor element. a conductor, and the third
It is led out to the outside via a signal conductor layer formed on the lower surface of the insulator frame. In the semiconductor device package according to the third invention of the present application, in the semiconductor element package according to the first invention of the present application or the second invention of the present application, the connection to the third insulator frame or the first insulator frame is provided. A recess is formed to receive the conductor. The semiconductor element package according to the fourth invention of the present application is the semiconductor element package according to the first invention of the present application or the second invention of the present application, wherein the lid is made of a metal conductor, and the third insulator frame and A metal conductor ring is inserted between the lid and the lid. The semiconductor element package according to the fifth invention of the present application is the semiconductor element package according to the first invention of the present application or the second invention of the present application, wherein the inner and outer surfaces of the first, second and third insulator frames are Above, an electromagnetic shielding conductor layer is formed in a region corresponding to the region where the signal conductor layer is not formed. The semiconductor device package according to the sixth invention of the present application is:
A board on which is mounted an insulator forming a signal conductor layer on its top surface; and ■ A board that is placed on the board, surrounding the insulator, and whose top surface is slightly higher than the top surface of the insulator. a first insulator frame having a height and forming a signal conductor layer extending in the width direction on its upper surface; , having an inner surface that crosses the signal conductor layer formed on the upper surface of the insulator and an outer surface that crosses the signal conductor layer formed on the upper surface of the first insulator frame; , extends in the width direction on the lower surface, faces the signal conductor layer formed on the upper surface of the insulator, and is connected to the signal conductor layer formed on the upper surface of the first insulator frame. The second layer forming the signal conductor layer
an insulator frame; (1) a lid disposed on the second insulator frame to cover it; (2) a signal conductor layer formed on the upper surface of the insulator; and a signal conductor layer formed on the lower surface of the insulator frame, and a connecting conductor that connects the signal conductor layer to the signal conductor layer formed on the lower surface of the insulator frame, and A semiconductor element having a signal conductor layer formed thereon is mounted with the signal conductor layer formed on its upper surface connected to the signal conductor layer formed on the upper surface of the insulator; The semiconductor element is enclosed in a space formed by the substrate, the first insulator frame, the second insulator frame, and the lid; The signal conductor layer formed on the top surface of the insulator, the connection conductor, and the signal conductor layer formed on the bottom surface of the second insulator frame. , and is led out to the outside via the signal conductor layer formed on the upper surface of the first insulator frame. The semiconductor element package according to the 7Nth invention of the present application is:
a substrate mounted with an insulator forming a signal conductor layer on its upper surface; a first insulator frame having a height slightly higher than the top surface of the signal conductor layer; The inner surface that crosses the signal conductor layer formed on the inner surface, and the outer surface of the first insulator frame that is opposite to the region that crosses the signal conductor layer formed on the upper surface of the insulator. and an outer surface that is outside the first insulator frame, extends in the width direction on the lower surface, faces the signal conductor layer formed on the upper surface of the insulator, and does not face the first insulator frame. a second insulator frame forming a signal conductor layer; (1) a lid disposed on the second insulator frame so as to cover it; and (2) a lid body formed on the upper surface of the insulator. a signal conductor layer, and the first signal conductor layer.
and a signal conductor layer formed on the lower surface of the insulator frame, and a connecting conductor that connects the signal conductor layer to the signal conductor layer formed on the lower surface of the insulator frame, and A semiconductor element having a signal conductor layer formed thereon is mounted with the signal conductor layer formed on its upper surface connected to the signal conductor layer formed on the upper surface of the insulator; The semiconductor element is enclosed in a space formed by the substrate, the first insulator frame, the second insulator frame, and the lid; The signal conductor layer formed on the top surface of the insulator, the connection conductor, and the signal conductor layer formed on the bottom surface of the second insulator frame. It is derived to the outside via. The semiconductor element package according to the eighth invention of the present application is the semiconductor element package according to the sixth invention of the present application or the seventh invention of the present application, wherein the second insulator frame or the insulator receives the connecting conductor. A recess is formed. The semiconductor element package according to the ninth invention of the present application is the semiconductor element package according to the sixth invention of the present application or the seventh invention of the present application, wherein the lid body is made of a metal conductor, and the lid body is made of a metal conductor, and the second insulator frame and A metal conductor ring is inserted between the lid and the lid. The semiconductor device package according to the tenth invention of the present application is:
In the semiconductor device package according to the sixth invention of the present application or the seventh invention of the present application, the signal conductor layer is formed on the inner and outer surfaces of the insulator and the first and second insulator frames. An electrically conductive layer for shielding electricity is formed in a region corresponding to a region that is not covered.
【作用・効果1
本願第1番目の発明による半導体素子パッケージの場合
、半導体素子を、基板と、第2の絶縁体フレームと、第
3の絶縁体フレームと、蓋体とによって形成されている
空間内に気密に封入して収容させるための考慮から、基
板上に信号用導体層とそれに一体に連結している連結用
導体とを予め設けている第1の絶縁体フレームが基板と
の間で気密を保って一体に連結され、しかしながら、基
板上に第2の絶縁体フレームと第3の絶縁体フレームと
蓋体とからなる構成体が配されていない状態で、基板上
に信号用導体層を予め設けている半導体素子を固定して
配し、次で、その半導体素子の信号用導体層と第1の絶
縁体フレームの信号用導体層とを連結用導線によって連
結させ、次で、信号用導体層を予め設けている第2の絶
縁体フレームと信号用導体層を予め設けている第3の絶
縁体フレームとが気密を保って予め一体に連結されてい
るとともに、信号用導体層を予め設けている第3の絶縁
体フレームと蓋体とが気密を保って予め一体に連結され
ている状態で、第2の絶縁体フレームを、第1の絶縁体
フレームに予め設けている連結用導体を第3の絶縁体フ
レームに予め設けている信号用導体層と連結させながら
、基板上に気密を保って一体に連結させる、という工程
をとって製造し得る。
このため、第21図〜第23図で前述した従来の半導体
素子パッケージの絶縁体フレーム4に対応している第1
及び第2の絶縁体フレームの外側面のなす形状の寸法を
大きくし、また、これに応じて、第21図〜第23図で
前述した従来の半導体素子パッケージの絶縁体フレーム
6に対応している第3の絶縁体フレームの内側面及び外
側面のなす形状の寸法を大きくしなくても、半導体素子
の信号用導体層と第1の絶縁体フレームの信号用導体層
とを連結用導線によって連結する時、その連結位置上方
及びその近傍に、その連結作業に邪魔になるようななに
ものち有しない。
従って、本願第1番目の発明による半導体素子パッケー
ジによれば、半導体素子パッケージを、第21図〜第2
3図で前述した従来の半導体素子パッケージの場合に比
し、小型化して、容易に製造することができる。
本願第2番目の発明による半導体素子パッケージは、第
3の絶縁体フレームの外側面が上方からみて第2の絶縁
体フレームの信号用導体層を横切り、このため、半導体
素子の信号用導体層を外部に導出させる第2の絶縁体フ
レームの信号用導体層が外部に露呈している本願第1番
]]の発明による半導体素子パッケージに代え、第3の
絶縁体フレームの外側面が、第3の絶縁体フレームの内
側面が上方からみて第2の絶縁体フレームの信号用導体
層を横切っている領域に対向する領域において第2の絶
縁体フレームの外側面よりも外側であり、このため、半
導体素子の信号用導体層を外部に導出させる第3の絶縁
体フレームの信号用導体層が外部に露呈していることを
除いて、本願第1番目の発明による半導体素子パッケー
ジと同様の構成を有する。
このため、本願第21目の発明による半導体素子パッケ
ージによれば、詳細説明は省略するが、本願第1番目の
発明による半導体素子パッケージの場合と同様の優れた
作用・効果を得ることができる。
本願第3番目の発明による半導体素子パッケージは、第
3または第1の絶縁体フレームに、連結用導体を受ける
凹所を有することを除いて、本願第1番目の発明または
本願第2番目の発明による半導体素子パッケージと同様
の構成を有し、そして、その凹所が、連結用導体と共働
して、半導体素子パッケージを、本願第1番目の発明に
よる半導体素子パッケージで上述したように、第2及び
第3の絶縁体フレームと蓋体とが気密を保って一体に連
結されている状態で、第2の絶縁体フレームを基板上に
気密を保って一体に連結させる工程をとって製造すると
きの、その連結工程における位置決め作業を容易にする
。
このため、本願第3番目の発明による半導体素子パッケ
ージによれば、詳細説明は省略するが、本願第1番目の
発明または本願第2番目の発明による半導体素子パッケ
ージの場合と同様の優れた作用・効果を得ることができ
るとともに、半導体素子パッケージを、本願第1番目の
発明または本願第2番目の発明による半導体素子パッケ
ージの場合に比し、より容易に製造することができる。
本願第4番目の発明による半導体素子パッケージは、蓋
体が金属導体でなり、また、第3の絶縁体フレームと金
属導体でなる蓋体との間に、金属導体でなる導体リング
が介挿されていることを除いて、本願第1番目の発明ま
たは本願第2番目の発明による半導体素子パッケージと
同様の構成を有し、そして、導体リングを有するので、
半導体素子パッケージを、半導体素子を、基板1と、第
2の絶縁体フレームと、第3の絶縁体フレームと、蓋体
とによって形成されている空間内に気密に封入して収容
させるための考慮から、本願第1番目の発明による半導
体素子パッケージで前述したのに準じて、基板上に、第
1の絶縁体フレームが、基板との間で気密を保って一体
に連結され、しかしながら、基板上に第2の絶縁体フレ
ームと第3の絶縁体フレームと導体リングとからなる構
成体が配されていないとともに、その構成体上に蓋体が
配されていない状態で、基板上に、半導体素子を固定し
て配し、次で、その半導体素子の信号用導体層と第1の
絶縁体フレームの信号用導体層とを連結用導線によって
連結させ、次で、第2の絶縁体フレームと、第3の絶縁
体フレームとが、気密を保って予め一体に連結されてい
るとともに、第3の絶縁体フレームと導体リングとが気
密を保って予め一体に連結され、しかしながら、導体リ
ング上に蓋体が配されていない状態で、第2の絶縁体フ
レームを、第1の絶縁体フレームに予め設けている連結
用導体を第3の絶縁体フレームに予め設けている信号用
導体層と連結させながら、基板上に気密を保って一体に
連結させ、次で、導体リング上に蓋体を気密を保って一
体に連結させる、という工程をとって製造し得る。
このため、第2の絶縁体フレームを上述したように基板
上に気帝を保って連結させる作業を、本願第1番目の発
明または本願第2番目の発明による半導体素子パッケー
ジの場合に比し容易に行うことができる。
このため、本願第4番目の発明による半導体素子パッケ
ージによれば、詳細説明は省略するが、本願第1番目の
発明または本願第2番目の発明による半導体素子パッケ
ージのそれぞれの場合と同様の優れた作用・効果を得る
ことができるとともに、半導体素子パッケージを、本願
第1番目の発明または本願第2番目の発明による半導体
素子パッケージのそれぞれの場合に比し、より容易に製
造することができる。
本願第5番目の発明による半導体素子パッケージは、本
願第1番目の発明または本願第2番目の発明による半導
体素子パッケージにおいて、第1、第2及び第3の絶縁
体フレームの内側面及び及び外側面上に、信号用導体層
が形成されていない領域に対応している領域において、
電磁遮蔽用導体層が形成されていることを除いて、本願
第1番目の発明または本願第2番目の発明による半導体
素子パッケージと同様の構成を有し、そして、電磁遮蔽
用導体層を有するので、半導体素子の信号用導体層に対
する外部からの信号または半導体素子の信号用導体層か
ら外部への信号を、高い周波数を有するマイクロ波信号
とし得、そして、そのマイクロ波信号を導波管モードで
伝播させることができるとともに、第1、第2及び第3
の絶縁体フレーム内を通る信号によるクロストークを、
有効に回避させることができる。
このため、本願第5番目の発明による半導体素子パッケ
ージによれば、詳細説明は省略するが、本願第1番目の
発明または本願第2番目の発明による半導体素子パッケ
ージのそれぞれの場合と同様の優れた作用・効果を得る
ことができるとともに、電磁遮蔽用導体層を有すること
による上述した作用・効果を得ることができる。
本願第6番目の発明の発明による半導体素子パッケージ
は、本願第1番目の発明による半導体素子パッケージに
おいて、その第1の絶縁体フレームが、その上面に形成
されている信号用導体層をそのままにして、その中空部
を埋めている内側面を有していない構成の絶縁体に置換
され、これに応じて、半導体素子が絶縁体上の信号用導
体層に連結されていることを除いて、本願第1番目の発
明による半導体素子パッケージと同様の構或を有するの
で、、第1の絶縁体フレームを絶縁体フレームと、第2
及び第3の絶縁体フレームをそれぞれ第1及び第2の絶
縁体フレームと読み代えた、本願第1番目の発明による
半導体素子パッケージの場合と同様の優れた作用・効果
を得ることができる。
本願第7番目の発明による半導体素子パッケージは、そ
の第1の絶縁体フレームが、本願第6番目の発明による
半導体素子パッケージの場合と同様に、絶縁体に貿換さ
れ、これに応じて、半導体素子が絶縁体上の信号用導体
層に連結されていることを除いて、本願第2番目の発明
による半導体素子パッケージと同様の構成を有するので
、詳細説明は省略するが、第1の絶縁体フレームを絶縁
体と、第2及び第3の絶縁体フレームを第1及び第2の
絶縁体フレームと読み代えた、本願第2番目の発明によ
る半導体素子パッケージの場合と同様の作用・効果を得
ることができる。
本願第8番目の発明による半導体素子パッケージは、本
願第3番目の発明による半導体素子パッケージの場合に
準じて、絶縁体または第2の絶縁体フレームに連結用導
体を受ける四所が形成されていることを除いて、本願第
6番目の発明または本願第7番目の発明による半導体素
子パッケージと同様の構成を有するので、詳細説明は省
略するが、本願第3番目の発明による半導体素子パッケ
ージの場合と同様の作用・効果を得ることができる。
本願第9番目の発明による半導体素子パッケージは、本
願第4番目の発明による半導体素子パッケージの場合に
準じて、第2の絶縁体フレームと蓋体との間に導体リン
グが介挿されていることを除いて、本願第6番目の発明
または本願第7番目の発明による半導体素子パッケージ
と同様の構成を有するので、詳細説明は省略するが、本
願第4番目の発明による半導体素子パッケージの場合と
同様の作用・効果を得ることができる。
本願第10番目の発明による半導体素子パッケージは、
本願第5番目の発明による半導体素子パッケージの場合
に準じて、絶縁体、第1及び第2の絶縁体フレームの内
側面及び外側面に電磁遮蔽用導体層が設けられているこ
とを除いて、本願第6番目の発明または本願第7番目の
発明による半導体素子パッケージと同様の構成を有する
ので、詳細説明は省略するが、本願第51目の発明によ
る半導体素子パッケージの場合と同様の作用・効果を得
ることができる。
【実施例1】
第1図〜第5図は、本願第1番目の発明による半導体素
子パッケージの実施例を示す。
第1図〜第5図において、第21図〜第23図との対応
部分には同一符号を付し、詳細説明を省略する。
第1図〜第5図に示す本願第11目の発明による半導体
素子パッケージは、次に述べる構成を有する。
すなわち、第21図〜第23図で前述した従来の半導体
素子パッケージの場合と同様の、上面に信号用導体層3
A〜3Dと接地用導体層3Fとを形成し、下面に接地用
導体層3Gを形成している半導体素子2を搭載している
金属導体でなる基板1とを有する。なお、半導体素子2
は、第21図〜第23図で前述した従来の半導体素子パ
ッケージの場合と同様に、その接地用導体層3Gが基板
1と連結されていることによって基板1上に搭載されて
いる。
また、基板1上に、第21図〜第23図で前[Operation/Effect 1] In the case of the semiconductor element package according to the first invention of the present application, the semiconductor element is placed in the space formed by the substrate, the second insulator frame, the third insulator frame, and the lid. A first insulator frame, in which a signal conductor layer and a connecting conductor integrally connected to the signal conductor layer are provided on the substrate, is used between the substrate and the substrate. However, the signal conductor layer is placed on the board in a state where the structure consisting of the second insulator frame, the third insulator frame, and the lid body is not placed on the board. A semiconductor element, which has been provided in advance, is fixed and arranged, and then the signal conductor layer of the semiconductor element and the signal conductor layer of the first insulator frame are connected by a connecting conductor, and then the signal conductor layer is connected with the signal conductor layer of the first insulator frame. A second insulator frame on which a signal conductor layer is preliminarily provided and a third insulator frame on which a signal conductor layer is preliminarily connected are integrally connected in an airtight manner. The second insulator frame is connected to the first insulator frame in a state in which the third insulator frame and the lid body are connected together in an airtight manner. It can be manufactured by taking the steps of connecting the conductor to the signal conductor layer previously provided on the third insulator frame and integrally connecting the conductor to the substrate while maintaining airtightness. For this reason, the first
The size of the shape of the outer surface of the second insulator frame is increased, and accordingly, the insulator frame 6 of the conventional semiconductor element package described above in FIGS. 21 to 23 is made larger. The signal conductor layer of the semiconductor element and the signal conductor layer of the first insulator frame can be connected by a connecting conductor without increasing the dimensions of the shape formed by the inner and outer surfaces of the third insulator frame. When connecting, there is nothing above or near the connecting position that would obstruct the connecting operation. Therefore, according to the semiconductor element package according to the first invention of the present application, the semiconductor element package is
Compared to the conventional semiconductor element package described above with reference to FIG. 3, it can be made smaller and easier to manufacture. In the semiconductor device package according to the second invention of the present application, the outer surface of the third insulator frame crosses the signal conductor layer of the second insulator frame when viewed from above, so that the signal conductor layer of the semiconductor device is In place of the semiconductor device package according to the invention of No. 1 of the present application in which the signal conductor layer of the second insulator frame led out to the outside is exposed to the outside, the outer surface of the third insulator frame is exposed to the outside. The inner surface of the insulator frame is outside the outer surface of the second insulator frame in a region opposite to the region across the signal conductor layer of the second insulator frame when viewed from above, and therefore, The structure is similar to that of the semiconductor element package according to the first invention of the present application, except that the signal conductor layer of the third insulator frame that leads the signal conductor layer of the semiconductor element to the outside is exposed to the outside. have Therefore, according to the semiconductor element package according to the twenty-first invention of the present application, although detailed explanation will be omitted, it is possible to obtain the same excellent functions and effects as the semiconductor element package according to the first invention of the present application. The semiconductor device package according to the third invention of the present application is the same as the first invention of the present application or the second invention of the present application, except that the third or first insulator frame has a recess for receiving the connecting conductor. The recess cooperates with the connecting conductor to make the semiconductor element package similar to that of the semiconductor element package according to the first invention of the present application, as described above. The second and third insulator frames and the lid are integrally connected in an airtight manner, and the second insulator frame is manufactured by taking a step of integrally connecting the second insulator frame on the substrate in an airtight manner. This facilitates positioning work in the connection process. Therefore, the semiconductor element package according to the third invention of the present application has the same excellent effects and functions as the semiconductor element package according to the first invention or the second invention of the present application, although detailed explanation will be omitted. Not only can the effects be obtained, but also the semiconductor element package can be manufactured more easily than in the case of the semiconductor element package according to the first invention of the present application or the second invention of the present application. In the semiconductor device package according to the fourth invention of the present application, the lid is made of a metal conductor, and a conductor ring made of a metal conductor is inserted between the third insulator frame and the lid made of the metal conductor. It has the same configuration as the semiconductor element package according to the first invention of the present application or the second invention of the present application, except that it has a conductor ring.
Considerations for airtightly enclosing and accommodating a semiconductor element package in a space formed by a substrate 1, a second insulator frame, a third insulator frame, and a lid body. According to the semiconductor device package according to the first invention of the present application, a first insulator frame is integrally connected to the substrate while maintaining airtightness between the substrate and the substrate. The semiconductor element is placed on the substrate without the structure consisting of the second insulator frame, the third insulator frame, and the conductor ring arranged on the substrate, and with no lid placed on the structure. are fixedly disposed, then the signal conductor layer of the semiconductor element and the signal conductor layer of the first insulator frame are connected by a connecting conductor, and then the second insulator frame, The third insulator frame is integrally connected in advance while maintaining airtightness, and the third insulator frame and the conductor ring are integrally connected in advance while maintaining airtightness. However, a lid is placed on the conductor ring. The second insulator frame is connected to the connecting conductor provided in advance on the first insulator frame with the signal conductor layer provided in advance in the third insulator frame in a state in which the body is not placed. However, it can be manufactured by following the steps of integrally connecting the conductor ring in an airtight manner on the substrate, and then integrally connecting the lid body on the conductor ring in an airtight manner. For this reason, the work of connecting the second insulator frame to the substrate while maintaining its strength as described above is easier than in the case of the semiconductor element package according to the first invention or the second invention of the present application. can be done. Therefore, the semiconductor element package according to the fourth invention of the present application has the same excellent properties as the semiconductor element package according to the first invention of the present application or the semiconductor element package according to the second invention of the present application, although detailed explanation will be omitted. Not only can the functions and effects be obtained, but also the semiconductor element package can be manufactured more easily than in the case of the semiconductor element package according to the first invention of the present application or the second invention of the present application. In the semiconductor device package according to the fifth invention of the present application, in the semiconductor device package according to the first invention of the present application or the second invention of the present application, the inner and outer surfaces of the first, second, and third insulator frames are In the area corresponding to the area where the signal conductor layer is not formed on the top,
It has the same configuration as the semiconductor element package according to the first invention of the present application or the second invention of the present application, except that the electromagnetic shielding conductor layer is formed, and has the electromagnetic shielding conductor layer. , a signal from the outside to the signal conductor layer of the semiconductor element or a signal from the signal conductor layer of the semiconductor element to the outside can be a microwave signal having a high frequency, and the microwave signal is converted into a waveguide mode. can be propagated and the first, second and third
Crosstalk caused by signals passing through the insulator frame of
It can be effectively avoided. Therefore, the semiconductor element package according to the fifth invention of the present application has the same excellent properties as the semiconductor element package according to the first invention of the present application or the semiconductor element package according to the second invention of the present application, although detailed explanation is omitted. In addition to being able to obtain the functions and effects, it is also possible to obtain the functions and effects described above due to having the electromagnetic shielding conductor layer. The semiconductor element package according to the sixth invention of the present application is the semiconductor element package according to the first invention of the present application, in which the first insulator frame has the signal conductor layer formed on the upper surface thereof intact. , except that the hollow part is replaced by an insulator having a configuration that does not have an inner surface filling the hollow part, and the semiconductor element is accordingly connected to the signal conductor layer on the insulator. Since it has the same structure as the semiconductor element package according to the first invention, the first insulator frame is replaced with the second insulator frame.
It is possible to obtain excellent functions and effects similar to those of the semiconductor element package according to the first invention of the present application, in which the third insulator frame is replaced with the first and second insulator frames, respectively. In the semiconductor device package according to the seventh invention of the present application, the first insulator frame is replaced with an insulator as in the case of the semiconductor device package according to the sixth invention of the present application, and accordingly, the first insulator frame is replaced with an insulator, Except for the fact that the element is connected to the signal conductor layer on the insulator, it has the same configuration as the semiconductor element package according to the second invention of the present application, so a detailed explanation will be omitted, but the first insulator The same operation and effect as in the case of the semiconductor element package according to the second invention of the present application is obtained, in which the frame is replaced with an insulator and the second and third insulator frames are replaced with the first and second insulator frames. be able to. The semiconductor element package according to the eighth invention of the present application is similar to the semiconductor element package according to the third invention of the present application, in which four places are formed on the insulator or the second insulator frame to receive the connecting conductor. Except for this, it has the same configuration as the semiconductor element package according to the sixth invention or the seventh invention of the present application, so a detailed explanation will be omitted, but it is similar to the semiconductor element package according to the third invention of the present application. Similar actions and effects can be obtained. In the semiconductor element package according to the ninth invention of the present application, a conductor ring is inserted between the second insulator frame and the lid, similar to the semiconductor element package according to the fourth invention of the present application. Except for this, it has the same configuration as the semiconductor element package according to the sixth invention of the present application or the seventh invention of the present application, so detailed explanation will be omitted, but it is similar to the case of the semiconductor element package according to the fourth invention of the present application. You can obtain the action and effect of The semiconductor device package according to the tenth invention of the present application is:
Similar to the case of the semiconductor element package according to the fifth invention of the present application, except that electromagnetic shielding conductor layers are provided on the inner and outer surfaces of the insulator and the first and second insulator frames. Since it has the same configuration as the semiconductor element package according to the sixth invention of the present application or the seventh invention of the present application, detailed explanation will be omitted, but it has the same operation and effect as the semiconductor element package according to the 51st invention of the present application. can be obtained. Embodiment 1 FIGS. 1 to 5 show an embodiment of a semiconductor element package according to the first invention of the present application. In FIGS. 1 to 5, parts corresponding to those in FIGS. 21 to 23 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the eleventh invention of the present application shown in FIGS. 1 to 5 has the following configuration. That is, the signal conductor layer 3 is provided on the upper surface, similar to the case of the conventional semiconductor element package described above in FIGS. 21 to 23.
A to 3D and a grounding conductor layer 3F are formed thereon, and a substrate 1 made of a metal conductor is mounted with a semiconductor element 2 on which a grounding conductor layer 3G is formed on the lower surface. Note that the semiconductor element 2
is mounted on the substrate 1 by connecting its grounding conductor layer 3G to the substrate 1, as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23. Also, on the substrate 1, the
【実施例1
】
第1図〜第5図は、本願第1番目の発明による半導体素
子パッケージの実施例を示す。
第1図〜第5図において、第21図〜第23図との対応
部分には同一符号を付し、詳細説明を省略する。
第1図〜第5図に示す本願第1番目の発明による半導体
素子パッケージは、次に述べる構成を有する。
すなわち、第21図〜第23図で前述した従来の半導体
素子パッケージの場合と同様の、上面に信号用導体層3
A〜3Dと接地用導体層3Fとを形成し、下面に接地用
導体1i3Gを形成している半導体素子2を搭載してい
る金属導体でなる基板1とを有する。なお、半導体素子
2は、第21図〜第23図で前述した従来の半導体素子
パッケージの場合と同様に、その接地用導体層3Gが基
板1と連結されていることによって基板1上に搭載され
ている。
また、基板1上に、第21図〜第23図で前述した従来
の半導体素子パッケージの場合の絶縁体フレーム4と同
様の、半導体素子2を取囲んで配されている絶縁体フレ
ーム4を、第1の絶縁体フレーム4として有する。
ただし、この場合、第1の絶縁体フレーム4は、第21
図〜第23図で前述した従来の半導体素子パッケージの
場合と同様に、上面が半導体素子2の上面とほぼ等しい
高さを有するとともに、上面に幅方向に延長している信
号用導体層5A〜5Dと接地用導体層5Gとを形成して
いるとともに、下面に接地用導体層5Eを形成している
が、外側面のなす形状の寸法が、第21図〜第23図で
前述した従来の半導体素子パッケージの場合に比し小さ
く、従って、半導体基板1が、上方からみて、第1の絶
縁体フレーム4の外側の領域において、外部に露呈して
いる。なお、第1の絶縁体フレーム4は、第21図〜第
23図で前述した従来の半導体素子パッケージの場合と
同様に、その下面に形成されている接地用導体層5Eが
基板1に連結されていることによって、基板1上に、そ
れとの間で気密を保って配されている。
ざらに、基板1上に、第1の絶縁体フレーム4を取囲ん
で配されている第2の絶縁体フレーム4′を有する。
この場合、第2の絶縁体フレーム4′は、上面が第1の
絶縁体フレーム4の上面よりもわずかに高い高さを有す
る。また、第2の絶縁体フレーム4′は、上面に第1の
絶縁体フレーム4の信号用導体層4A〜4Dに対応して
いる幅方向に延長している信号用導体層4A’〜4B’
と、第1の絶縁体フレーム4の接地用導体層5Gに対応
している接地用導体層5G’ とを形成しているととも
に、下面に、第1の絶縁体フレーム4の接地用導体層5
Eに対応している接地用導体層5E’を形成している。
なお、第2の絶縁体フレーム5′は、その下面に形成さ
れている接地用導体層5E’ が基板1に連結されてい
ることによって、基板1上に、それとの間で気密を保っ
て配されている。
また、第2の絶縁体フレーム4′上に配され、且つ上方
からみて、第1の絶縁体フレーム4の上面に形成されて
いる信号用導体1115A〜5Dを横切っている内側面
と第2の絶縁体フレーム4′の上面に形成されている信
号用導体層5A〜5D’ を横切っている外側面とを有
する、第21図〜第23図で前述した従来の半導体素子
パッケージの絶縁体フレーム6に対応している第3の絶
縁体フレーム6を有する。
この場合、第3の絶縁体フレーム6は、第21図〜第2
3図で前述した従来の半導体素子パッケージの絶縁体フ
レーム6の場合と同様に、上面に接地用導体層7Eを形
成しているが、下面に幅方向に延長し且つ第1の絶縁体
フレーム4の上面に形成されている信号用導体層5A〜
5Dと対向し且つ第2の絶縁体フレーム4′の上面に形
成されている信号用導体層5A’〜5D′と連結してい
る信号用導体層7A〜7Dと、第1の絶縁体フレーム4
の接地用導体層5Gと対向し且つ第2の絶縁体フレーム
4′の接地用導体層5G’ と連結している接地用導体
層7Gとを形成し了いる。なお、第3の絶縁体フレーム
6は、その下面に形成されている信号用導体層7A〜7
D及び接地用導体層7Gが第2の絶縁体フレーム5′の
上面に形成されている信号用導体層5A’〜5D’及び
接地用導体層5Gと連結しているとともに、第3の絶縁
体フレーム6自体の信号用導体層7A〜7D及び接地用
導体層7Gが形成されていない領域が、第2の絶縁体フ
レーム5′の信号用導体層6A’〜5D’及び接地用導
体層5G’ の形成されていない領域に連結されている
ことによって、第2の絶縁体フレーム4′上に、それと
の間で気密を保って配されている,
また、第21図〜第23図で前述した従来の半導体素子
パッケージの蓋体8と同様の、第3の絶縁体フレーム6
上にそれを蓋するように配されている蓋体8を有する。
さらに、第1の絶縁体フレーム4の上面に形成されてい
る信号用導体層5A,5B,5C及び5Dと、第3の絶
縁体フレーム6の下面に形成されている信号用導体層7
AA.78.7G及び7Dとを、両者の相対向する位置
において、互にそれぞれ連結している連結用導体15A
115B,15C及び15Dを有するとともに、第1の
絶縁体フレーム4の上面に形成されている接地用導体層
5Gと、第3の絶縁体フレーム6の下面に形成されせて
いる接地用導体層7Gとを、両者の相対向する位置にお
いて互に連結している連結用導体15Gを有する。
また、第21図〜第23図で前述した従来の半導体素子
パッケージの場合と同様に、半導体素子2の上面に形成
されている信号用導体層3A,3B.3C及び3Dと、
第1の絶縁体フレーム4の上面に形成されている信号用
導体層5A,5B,5C及び5Dとが、連結用導線9A
、9B,9C及び9Dによってそれぞれ連結されている
とともに、半導体素子2の上面に形成されている接地用
導体層3Gと、第1の絶縁体フレーム4の上面に形成さ
れている接地用導体層5Gとが、連結用導体9Gによっ
てそれぞれ連結されている。
以上が、本願第1番目の発明による半導体素子パ.ツケ
ージの実施例の構成である。
このような構戒を有する半導体素子パッケージは、半導
体素子2が、基板1と、第2の絶縁体フレーム4′と、
第3の絶縁体フレーム6と、蓋体8とによって形成され
ている空間1o内に気密に封入収容され、そして、半導
体素子2の上面に形成されている信号用導体層3A〜3
Dが、連結用導線9A〜9Dと、第1の絶縁体フレーム
4の上面に形成されている信号用導体層5A〜5Dと、
連結用導体15A〜15Dと、第3の絶縁体フレーム6
の下面に形成されている信号用導体層7A−Dと、第2
の絶縁体フレーム4′の上面に形成されている信号用導
体層5A’〜5D’ とを介して、外部に導出されてい
るので、第21図〜第23図で前述した従来の半導体素
子パッケージの場合と同様に、半導体素子パッケージと
しての機能を有する。
しかしながら、第1図〜第5図に示す本願第1番目の発
明による半導体素子パッケージの場合、半導体素子2を
、基板1と、第2の絶縁体フレーム4′と、第3の絶縁
体フレーム6と、蓋体8とによって形成されている空r
Ia10内に気密に封入して収容させるための考慮から
、基板1上に、上面に信号用導体層5A〜5Dとそれに
一体に連結している連結用導体15A〜15Dと接地用
導体層5GSを予め設けているとともに、下面に接地用
導体層5Eを予め設けている第1の絶縁体フレーム5が
、基板1との間で気密を保って一体に連結され、しかし
ながら、基板1上に第2の絶縁体フレーム4′と第3の
絶縁体フレーム6と蓋体8とからなる構成体が配されて
いない状態で、基板1上に、上面に信号用導体層3A〜
3D及び接地用導体層3Gを予め設けているとともに、
下面に接地用導体層3Eを予め設けている半導体素子2
を固定して配し、次で、その半導体素子2の信号用導体
層3A〜3Dと第1の絶縁体フレーム4の信号用導体層
5A〜5Dとを連結用導線9A〜9Dによって連結させ
るとともに、半導体素子2の接地用導体層3Gと第1の
絶縁体フレーム4の接地用導体層5Gとを連結用導線9
Gによって連結させ、次で、上面に信号用導体層5A’
〜5D′と接地用導体層5G’ とを予め設けていると
ともに、下面に接地用導体層5E’を予め設けている第
2の絶縁体フレーム4′と、下面に信号用導体層7A〜
7Dと接地用導体層7Gとを予め設けているとともに、
上面に接地用導体層7Eを予め設けている第3の絶縁体
フレーム6とが、気密を保って予め一体に連結されてい
るとともに、第3の絶縁体フレーム6と蓋体8とが気密
を保って予め一体に連結されている状態で、第2の絶縁
体フレーム4′を、第1の絶縁体フレーム4に予め設け
ている連結用導体15A〜150及び15Gを第3の絶
縁体フレーム6に予め設けている信号用導体層7A〜7
D及び接地用導体層7Gと連結させながら、基板1上に
気密を保って一体に連結させる、という工程をとって製
造し得る。
このため、第21図〜第23図で前述した従来の半導体
素子パッケージの絶縁体フレーム4に対応している第1
及び第2の絶縁体フレーム4及び4′の外側面のなす形
状の寸法を大きくし、また、これに応じて、第21図〜
第23図で前述した従来の半導体素子パッケージの絶縁
体フレーム6に対応している第3の絶縁体フレーム6の
内側面及び外側面のなす形状の寸法を大きくしなくても
、半導体素子2の信号用導体層3A〜3Dと第1の絶縁
体フレーム4の信号用導体層3A〜3Dとを連結用導線
9A〜9Dによって連結するとともに、半導体素子2の
接地用導体層3Gと第1の絶縁体フレーム4の接地用導
体115Gとを連結用導線9Gによって連結する時、そ
の連結位置上方及びその近傍に、その連結作業に邪魔に
なるようななにものち有しない。
従って、第1図〜第5図に示す本願第1番目の発明によ
る半導体素子パッケージによれば、半導体素子パッケー
ジを、第21図〜第23図で前述した従来の半導体素子
パッケージの場合に比し、小型化して、容易に製造する
ことができる。[Example 1
1 to 5 show an embodiment of a semiconductor element package according to the first invention of the present application. In FIGS. 1 to 5, parts corresponding to those in FIGS. 21 to 23 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the first invention of the present application shown in FIGS. 1 to 5 has the following configuration. That is, the signal conductor layer 3 is provided on the upper surface, similar to the case of the conventional semiconductor element package described above in FIGS. 21 to 23.
A to 3D and a grounding conductor layer 3F are formed thereon, and a substrate 1 made of a metal conductor is mounted with a semiconductor element 2 having a grounding conductor 1i3G formed on its lower surface. Note that the semiconductor element 2 is mounted on the substrate 1 because its grounding conductor layer 3G is connected to the substrate 1, as in the case of the conventional semiconductor element package described above in FIGS. 21 to 23. ing. Further, an insulator frame 4 surrounding the semiconductor element 2, similar to the insulator frame 4 in the conventional semiconductor element package described above in FIGS. 21 to 23, is disposed on the substrate 1. It has as a first insulator frame 4. However, in this case, the first insulator frame 4
As in the case of the conventional semiconductor device package described above with reference to FIGS. 5D and a grounding conductor layer 5G, and a grounding conductor layer 5E is formed on the lower surface, but the dimensions of the shape of the outer surface are different from those of the conventional one described above in FIGS. 21 to 23. It is smaller than in the case of a semiconductor element package, and therefore, the semiconductor substrate 1 is exposed to the outside in a region outside the first insulator frame 4 when viewed from above. Note that the first insulator frame 4 has a ground conductor layer 5E formed on its lower surface connected to the substrate 1, as in the case of the conventional semiconductor element package described above in FIGS. 21 to 23. Due to this, it is arranged on the substrate 1 in an airtight manner between it and the substrate 1. Generally, a second insulator frame 4' is provided on the substrate 1, surrounding the first insulator frame 4. In this case, the top surface of the second insulator frame 4' has a height slightly higher than the top surface of the first insulator frame 4. Further, the second insulator frame 4' has signal conductor layers 4A' to 4B' extending in the width direction corresponding to the signal conductor layers 4A to 4D of the first insulator frame 4 on the upper surface.
and a grounding conductor layer 5G' corresponding to the grounding conductor layer 5G of the first insulator frame 4, and a grounding conductor layer 5G' of the first insulator frame 4 is formed on the lower surface.
A grounding conductor layer 5E' corresponding to E is formed. The second insulator frame 5' is arranged on the substrate 1 in an airtight manner because the grounding conductor layer 5E' formed on its lower surface is connected to the substrate 1. has been done. Further, when viewed from above and arranged on the second insulator frame 4', the inner surface and the second The insulator frame 6 of the conventional semiconductor device package described above in FIGS. 21 to 23 has an outer surface that crosses the signal conductor layers 5A to 5D' formed on the upper surface of the insulator frame 4'. It has a third insulator frame 6 corresponding to. In this case, the third insulator frame 6 is
As in the case of the insulator frame 6 of the conventional semiconductor element package described above in FIG. Signal conductor layer 5A formed on the upper surface of
5D and connected to the signal conductor layers 5A' to 5D' formed on the upper surface of the second insulator frame 4', and the first insulator frame 4.
A grounding conductor layer 7G facing the grounding conductor layer 5G of and connected to the grounding conductor layer 5G' of the second insulator frame 4' is completed. Note that the third insulator frame 6 has signal conductor layers 7A to 7 formed on its lower surface.
D and the ground conductor layer 7G are connected to the signal conductor layers 5A' to 5D' and the ground conductor layer 5G formed on the upper surface of the second insulator frame 5', and the third insulator The area where the signal conductor layers 7A to 7D and the ground conductor layer 7G of the frame 6 itself are not formed is the signal conductor layer 6A' to 5D' and the ground conductor layer 5G' of the second insulator frame 5'. 21 to 23, the second insulator frame 4' is connected to the region where no A third insulator frame 6 similar to the lid 8 of a conventional semiconductor device package.
It has a lid 8 disposed on top to cover it. Further, signal conductor layers 5A, 5B, 5C, and 5D formed on the upper surface of the first insulator frame 4 and a signal conductor layer 7 formed on the lower surface of the third insulator frame 6
A.A. 78. A connecting conductor 15A that connects 7G and 7D to each other at positions where they face each other.
115B, 15C, and 15D, a grounding conductor layer 5G formed on the upper surface of the first insulator frame 4, and a grounding conductor layer 7G formed on the lower surface of the third insulator frame 6. and a connecting conductor 15G that connects the two to each other at opposing positions. Further, as in the case of the conventional semiconductor element package described above with reference to FIGS. 21 to 23, the signal conductor layers 3A, 3B, . 3C and 3D,
The signal conductor layers 5A, 5B, 5C and 5D formed on the upper surface of the first insulator frame 4 are connected to the connecting conductor 9A.
, 9B, 9C, and 9D, and a grounding conductor layer 3G formed on the top surface of the semiconductor element 2 and a grounding conductor layer 5G formed on the top surface of the first insulator frame 4. are connected to each other by a connecting conductor 9G. The above is the semiconductor device package according to the first invention of the present application. This is the configuration of an embodiment of the cage. In a semiconductor element package having such a structure, the semiconductor element 2 is connected to the substrate 1, the second insulator frame 4',
The signal conductor layers 3A to 3 are airtightly housed in the space 1o formed by the third insulator frame 6 and the lid 8, and are formed on the upper surface of the semiconductor element 2.
D represents the connecting conductive wires 9A to 9D and the signal conductor layers 5A to 5D formed on the upper surface of the first insulator frame 4;
Connecting conductors 15A to 15D and third insulator frame 6
The signal conductor layers 7A-D formed on the lower surface of the second
Since the signal conductor layers 5A' to 5D' formed on the upper surface of the insulator frame 4' are led out to the outside, the conventional semiconductor element package described above with reference to FIGS. 21 to 23 As in the case of , it functions as a semiconductor element package. However, in the case of the semiconductor device package according to the first invention of the present application shown in FIGS. and the space r formed by the lid body 8.
In order to be hermetically sealed and accommodated in Ia 10, on the top surface of the substrate 1 are signal conductor layers 5A to 5D, connection conductors 15A to 15D integrally connected to the signal conductor layers 5A to 5D, and a ground conductor layer 5GS. A first insulator frame 5, which is provided in advance and has a grounding conductor layer 5E provided in advance on its lower surface, is integrally connected to the substrate 1 while maintaining airtightness. The signal conductor layers 3A to 3A are placed on the upper surface of the substrate 1 in a state where the structure consisting of the insulator frame 4', the third insulator frame 6, and the lid 8 is not arranged.
3D and grounding conductor layer 3G are provided in advance,
Semiconductor element 2 with a grounding conductor layer 3E provided on the lower surface in advance
are fixedly arranged, and then the signal conductor layers 3A to 3D of the semiconductor element 2 and the signal conductor layers 5A to 5D of the first insulator frame 4 are connected by connecting conductive wires 9A to 9D. , a conductive wire 9 connects the grounding conductor layer 3G of the semiconductor element 2 and the grounding conductor layer 5G of the first insulator frame 4.
G, and then a signal conductor layer 5A' is formed on the upper surface.
5D' and a grounding conductor layer 5G', a second insulator frame 4' having a grounding conductor layer 5E' on its lower surface, and a signal conductor layer 7A on its lower surface.
7D and a grounding conductor layer 7G are provided in advance, and
The third insulator frame 6, on which a grounding conductor layer 7E is previously provided, is connected together in an airtight manner, and the third insulator frame 6 and the lid 8 are connected in an airtight manner. The second insulator frame 4' is connected to the first insulator frame 4 and the connection conductors 15A to 150 and 15G are connected to the third insulator frame 6. Signal conductor layers 7A to 7 provided in advance in
It can be manufactured by taking the steps of connecting it to the conductor layer D and the grounding conductor layer 7G while maintaining an airtight connection on the substrate 1. For this reason, the first
and the dimensions of the outer surfaces of the second insulator frames 4 and 4' are increased, and accordingly, FIGS.
Even if the dimensions of the shape formed by the inner and outer surfaces of the third insulator frame 6, which corresponds to the insulator frame 6 of the conventional semiconductor element package described above in FIG. 23, are not increased, the semiconductor element 2 can be The signal conductor layers 3A to 3D and the signal conductor layers 3A to 3D of the first insulator frame 4 are connected by connecting conductive wires 9A to 9D, and the ground conductor layers 3G of the semiconductor element 2 and the first insulating When connecting the grounding conductor 115G of the body frame 4 with the connecting conductor 9G, there is nothing above or near the connecting position that would obstruct the connecting operation. Therefore, according to the semiconductor device package according to the first invention of the present application shown in FIGS. 1 to 5, the semiconductor device package can be improved compared to the conventional semiconductor device package described above in FIGS. , can be miniaturized and easily manufactured.
【実施例2】
第6図は、第1図Bに対応し、本願第2番目の発明によ
る半導体素子パッケージの実施例を示す。
第6図において、第1図〜第5図との対応部分には同一
符号を付し詳細説明を省略する。
第6図に示す本願第2番目の発明による半導体素子パッ
ケージは、第2の絶縁体フレーム4の上面に形成されて
いる信号用導体層5A’〜5D’及び接地用導体層5G
’が省略され、また、第3の絶縁体フレーム6の外側面
が上方からみて第2の絶縁体フレーム4′の信号用導体
層5A’〜5D’ を横切り、このため、半導体素子2
の信号用導体層3Δ〜3Dを外部に導出させる第2の絶
縁体フレーム4′の信号用導体層5A’〜5D’が外部
に露呈している第1図〜第5図で上述した本願第1番目
の発明による半導体素子パッケージに代え、第3の絶縁
体フレーム6の外側面が、第3の絶縁体フレーム6の内
側面が上方からみて第2の絶縁体フレーム4′の信号用
導体層5A’ 〜5D’ を横切っている領域に対向す
る領域において第2の絶縁体フレーム4′の外側面より
も外側であり、このため、半導体素子2の信号用導体層
3A〜3Dを外部に導出させる第3の絶縁体フレーム6
の信号用導体層7A〜7Dが外部に露呈していることを
除いて、第1図〜第5図で上述した本願第1番目の発明
による半導体素子パッケージと同様の構成を有する。
以上が、本願第2番目の発明による半導体素子パッケー
ジの実施例の構或である。
このような構成を有する本願第2番目の発明による半導
体素子パッケージによれば、上述した事項を除いて、第
1図〜第5図で前述した本願第1番目の発明による半導
体素子パッケージと同様の構成を有するので、詳細説明
は省略するが、第1図〜第5図で前述した本願第1番目
の発明による半導体素子パッケージの場合と同様の優れ
た作用・効果を得ることができる。Embodiment 2 FIG. 6 corresponds to FIG. 1B and shows an embodiment of a semiconductor element package according to the second invention of the present application. In FIG. 6, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the second invention of the present application shown in FIG.
' is omitted, and the outer surface of the third insulator frame 6 crosses the signal conductor layers 5A' to 5D' of the second insulator frame 4' when viewed from above, so that the semiconductor element 2
The signal conductor layers 5A' to 5D' of the second insulator frame 4', which lead out the signal conductor layers 3Δ to 3D, are exposed to the outside. In place of the semiconductor element package according to the first invention, the outer surface of the third insulator frame 6 is the signal conductor layer of the second insulator frame 4' when the inner surface of the third insulator frame 6 is viewed from above. 5A' to 5D' is located outside the outer surface of the second insulator frame 4', and therefore the signal conductor layers 3A to 3D of the semiconductor element 2 are led out to the outside. third insulator frame 6
It has the same structure as the semiconductor element package according to the first invention of the present application described above in FIGS. 1 to 5, except that the signal conductor layers 7A to 7D are exposed to the outside. The above is the structure of the embodiment of the semiconductor element package according to the second invention of the present application. According to the semiconductor element package according to the second invention of the present application having such a configuration, except for the above-mentioned matters, the semiconductor element package according to the first invention of the present application described above with reference to FIGS. Although a detailed explanation will be omitted, it is possible to obtain excellent functions and effects similar to those of the semiconductor element package according to the first invention of the present application described above with reference to FIGS. 1 to 5.
【実施例3】
第7図及び第8図は、第1図Bに対応し、それぞれ本願
第3番目の発明による半導体素子パッケージの実施例を
示す。
第7図及び第8図において、第1図〜第5図及び第6図
との対応部分には同一符号を付し詳細説明を省略する。
第7図及び第8図に示す本願第3番目の発明による半導
体素子パッケージは、第1図〜第5図で前述した本願第
1番目の発明による半導体素子パッケージ及び第6図で
前述した本願第2番目の発明による半導体素子パッケー
ジのそれぞれにおいて、第3の絶縁体フレーム6または
第1の絶縁体フレーム4(図においては前者)に、連結
用導体15A〜15D及び15Gを受ける凹所16A〜
16D及び16Gが形成され、これに応じて連結用導体
15A〜15D及び15Gが、凹所16A〜16D及び
16Gの深さ分長いことを除いて、第1図〜第5図で前
述した本願第1番目の発明による半導体素子パッケージ
及び第6図で前述した本願第2番目の発明による半導体
素子パッケージのそれぞれと同様の構成を有する。
以上が、本願第3番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第3番目の発明による半導
体素子パッケージによれば、上述した事項を除いて第1
図〜第5図で前述した本願第1番目の発明による半導体
素子パッケージ及び第6図で前述した本願第2番目の発
明による半導体素子パッケージのそれぞれと同様の構成
を有し、そして、凹所16A〜16D及び16Gが、連
結用導体15A〜15D及び15Gと共働して、半導体
素子パッケージを、第1図〜第5図で前述した本願第1
番目の発明による半導体素子パッケージで上述したよう
に、第2及び第3の絶縁体フレーム4′及び6と蓋体8
とが気密を保って一体に連結されている状態で、第2の
絶縁体フレーム4′を基板1上に気密を保って一体に連
結させる工程をとって製造するときの、その連結工程に
おける位置決め作業を容易にする。
このため、第7図及び第8図にそれぞれ示す本願第3番
目の発明による半導体素子パッケージによれば、詳細説
明は省略するが、第1図〜第5図で前述した本願第1番
目の発明及び第6図で前述した本願第2番目の発明によ
る半導体素子パッケージのそれぞれの場合と同様の優れ
た作用・効果を得ることができるとともに、半導体素子
パッケージを、第1図〜第5図で前述した本願第1番目
の発明及び第6図で前述した本願第2番目の発明による
半導体素子パッケージのそれぞれの場合に比し、より容
易に製造することができる。[Embodiment 3] FIGS. 7 and 8 correspond to FIG. 1B, and respectively show an embodiment of a semiconductor element package according to the third invention of the present application. In FIGS. 7 and 8, parts corresponding to those in FIGS. 1 to 5 and 6 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the third invention of the present application shown in FIGS. 7 and 8 is the semiconductor device package according to the first invention of the present application described above in FIGS. In each of the semiconductor element packages according to the second invention, the third insulator frame 6 or the first insulator frame 4 (the former in the figure) has recesses 16A to 16A to receive the connecting conductors 15A to 15D and 15G.
16D and 16G are formed, and the connecting conductors 15A to 15D and 15G are correspondingly longer by the depth of the recesses 16A to 16D and 16G. It has the same configuration as the semiconductor element package according to the first invention and the semiconductor element package according to the second invention of the present application described above in FIG. The above is the configuration of the embodiment of the semiconductor element package according to the third invention of the present application. According to the semiconductor device package according to the third aspect of the present invention having such a configuration, the first aspect of the package except for the above-mentioned matters is achieved.
It has the same structure as the semiconductor element package according to the first invention of the present application described above in FIGS. 16D and 16G cooperate with the connecting conductors 15A to 15D and 15G to form a semiconductor device package according to the first embodiment of the present application described above with reference to FIGS. 1 to 5.
As described above in the semiconductor device package according to the second invention, the second and third insulator frames 4' and 6 and the lid body 8
Positioning in the connection process when the second insulator frame 4' is manufactured by connecting the second insulator frame 4' to the substrate 1 in an airtight manner. Make your work easier. Therefore, according to the semiconductor element package according to the third invention of the present application shown in FIGS. 7 and 8, although detailed explanation is omitted, the first invention of the present application described above in FIGS. It is possible to obtain the same excellent functions and effects as those of the semiconductor element package according to the second invention of the present application described above in FIGS. It is possible to manufacture the semiconductor element package more easily than in the case of the semiconductor element package according to the first invention of the present application and the second invention of the present application described above in FIG.
【実施例4】
第9図及び第10図は、第1図Bに対応し、それぞれ本
願第4番目の発明による半導体素子パッケージの実施例
を示す。
第9図及び第10図において、第1図〜第5図及び第6
図との対応部分には同一符号を付し詳細説明を省略する
。
第9図及び第10図に示す本願第4番目の発明による半
導体素子パッケージは、第1図〜第5図で前述した本願
第11目の発明による半導体素子パッケージ及び第6図
で前述した本願第2番目の発明による半導体素子パッケ
ージのそれぞれにおいて、第3の絶縁体フレーム6と金
属導体でなる蓋体8との間に、金属導体でなる導体リン
グ17が介挿されていることを除いて、第1図〜第5図
で前述した本願第1番目の発明による半導体素子パッケ
ージ及び第6図で前述した本願第2番目の発明による半
導体素子パッケージの場合と同様の構成を有する。
以上が、本願第4番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第4番目の発明による半導
体素子パッケージによれば、上述した事項を除いて、第
1図〜第5図で前述した本願第1番目の発明による半導
体素子パッケージ及び第6図で前述した本願第2番目の
発明による半,導体素子パッケージのそれぞれと同様の
構成を有する。
そして、導体リング17を有するので、半導体素子パッ
ケージを、半導体素子2を、基板1と、第2の絶縁体フ
レーム4′と、第3の絶縁体フレーム6と、蓋体8とに
よって形成されている空間10内に気密に封入して収容
させるための考慮から、第1図〜第5図で前述したのに
準じて、基板1上に、第1の絶縁体フレーム4が、基板
1との間で気密を保って一体に連結され、しかしながら
、基板1上に第2の絶縁体フレーム4′と第3の絶縁体
フレーム6と導体リング17とからなる構成体が配され
ていないとともにその構成体上に蓋体8が配されていな
い状態で、基板1上に、半導体素子2を固定して配し、
次で、その半導体素子2の信号用導体層3A〜3Dと第
1の絶縁体フレーム4の信号用導体層5A〜5Dとを連
結用導線9A〜9Dによって連結させるとともに、半導
体素子2の接地用導体層3Gと第1の絶縁体フレーム4
の接地用導体層5Gとを連結用導119Gによって連結
させ、次で、第2の絶縁体フレーム4′と、第3の絶縁
体フレーム6とが、気密を保って予め一休に連結されて
いるとともに、第3の絶縁体フレーム6と導体リング1
7とが気密を保って予め一体に連結され、しかしながら
、導体リング17上に蓋体8が配されていない状態で、
第2の絶縁体フレーム4′を、第1の絶縁体フレーム4
に予め設けている連結用導体15A〜15D及び15G
を第3の絶縁体フレーム6に予め設けている信号用導体
層7A〜7D及び接地用導体層7Gと連結させながら、
基板1上に気密を保って一体に連結させ、次で、導体リ
ング17上に蓋体8を気密を保って一体に連結させる、
という工程をとって製造し得る。
このため、第2の絶縁体フレーム4′を上述したように
基板1上に気密を保って連結させる作業を、第1図〜第
5図で前述した本願第1番目の発明による半導体素子パ
ッケージ及び第6図で前述した本願第2番目の発明によ
る半導体素子パッケージの場合に比し容易に行うことか
でぎる。
このため、第9図及び第10図にそれぞれ示す本願第4
番目の発明による半導体素子パッケージによれば、詳細
説明は省略するが、第1図〜第5図で前述した本願第1
番目の発明及び第6図で前述した本頼第2番目の発明に
よる半導体素子パッケージのそれぞれの場合と同様の浸
れた作用・効果を得ることができるとともに、半導体素
子パッケージを、第1図〜第5図で前述した本願第1番
目の発明及び第6図で前述した本願第2番目の発明によ
る半導体素子パッケージのそれぞれの場合に比し、より
容易に製造することができる。[Embodiment 4] FIGS. 9 and 10 correspond to FIG. 1B, and each shows an embodiment of a semiconductor element package according to the fourth invention of the present application. In Figures 9 and 10, Figures 1 to 5 and 6
Portions corresponding to those in the drawings are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the fourth invention of the present application shown in FIGS. 9 and 10 is the semiconductor element package according to the eleventh invention of the present application described above in FIGS. In each of the semiconductor device packages according to the second invention, a conductor ring 17 made of a metal conductor is inserted between the third insulator frame 6 and a lid 8 made of a metal conductor. It has the same structure as the semiconductor element package according to the first invention of the present application described above in FIGS. 1 to 5 and the semiconductor element package according to the second invention of the application described above in FIG. The above is the configuration of the embodiment of the semiconductor element package according to the fourth invention of the present application. According to the semiconductor element package according to the fourth invention of the present application having such a configuration, except for the above-mentioned matters, the semiconductor element package according to the first invention of the present application and the sixth invention described above in FIGS. It has the same structure as each of the semiconductor and conductive element packages according to the second invention of the present application described above in the drawings. Since the conductor ring 17 is provided, the semiconductor element package is formed by the semiconductor element 2, the substrate 1, the second insulator frame 4', the third insulator frame 6, and the lid 8. In consideration of airtightly enclosing the space 10 within the space 10, a first insulator frame 4 is placed on the substrate 1, as described above with reference to FIGS. 1 to 5. However, the structure consisting of the second insulator frame 4', the third insulator frame 6, and the conductor ring 17 is not arranged on the substrate 1, and its structure is A semiconductor element 2 is fixedly placed on a substrate 1 without a lid 8 placed on the body,
Next, the signal conductor layers 3A to 3D of the semiconductor element 2 and the signal conductor layers 5A to 5D of the first insulator frame 4 are connected by connecting conductive wires 9A to 9D, and the grounding of the semiconductor element 2 is performed. Conductor layer 3G and first insulator frame 4
are connected to the grounding conductor layer 5G by a connecting conductor 119G, and then the second insulator frame 4' and the third insulator frame 6 are connected in advance in an airtight manner. together with the third insulator frame 6 and the conductor ring 1
7 are integrally connected in advance in an airtight manner, however, in a state where the lid body 8 is not placed on the conductor ring 17,
The second insulator frame 4' is connected to the first insulator frame 4.
Connecting conductors 15A to 15D and 15G provided in advance in
While connecting the signal conductor layers 7A to 7D and the ground conductor layer 7G provided in advance on the third insulator frame 6,
The cover body 8 is connected integrally to the substrate 1 while maintaining airtightness, and then the lid body 8 is connected to the conductor ring 17 integrally while maintaining airtightness.
It can be manufactured using this process. For this reason, the work of connecting the second insulator frame 4' to the substrate 1 in an airtight manner as described above is performed in the semiconductor element package according to the first invention of the present application described above with reference to FIGS. 1 to 5. This can be done more easily than in the case of the semiconductor element package according to the second invention of the present application described above with reference to FIG. For this reason, the fourth part of the present application shown in FIGS. 9 and 10, respectively,
According to the semiconductor element package according to the second invention, detailed explanation is omitted, but the semiconductor element package according to the first invention described above in FIGS.
It is possible to obtain the same functions and effects as those of the semiconductor device package according to the second invention and the second invention described above in FIG. It is possible to manufacture the semiconductor element package more easily than in the case of the semiconductor element package according to the first invention of the present application described above with reference to FIG. 5 and the semiconductor element package according to the second invention of the present application described with reference to FIG. 6.
【実施例5】
第11図及び第12図は、第1図Bに対応し、それぞれ
本願第5番目の発明による半導体素子パッケージの実施
例を示す。
第11図及び第12図において、第1図〜第5図との対
応部分には同一符号を付し詳細説明を省略する。
第11図及び第12図に示す本願第5番目の発明による
半導体素子パッケージは、第1図〜第5図で前述した本
願第1番目の発明による半導体素子パッケージ及び第6
図で前述した本願第2番目の発明による半導体素子パッ
ケージのそれぞれにおいて、第1、第2及び第3の絶縁
体フレーム4、4′及び6の内側面及び及び外側面上に
、信号用導体層5A〜5D,5A’〜5D’及び7A〜
7D’が形成されていない領域に対応している領域にお
いて,電磁遮蔽用導体層18が形成されていることを除
いて、第1図〜第5図で前述した本願第1番目の発明に
よる半導体素子パッケージ及び第6図で前述した本願第
2番目の発明による半導体素子パッケージのそれぞれの
場合と同様の構成を有する。
以上が、本願第5番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第3番目の発明による半導
体素子パッケージによれば、上述した事項を除いて第1
図〜第5図で前述した本願第1番目の発明による半導体
素子パッケージ及び第6図で前述した本願第2番目の発
明による半導体素子パッケージのそれ′ぞれと同様の構
成を有し、そして、電磁遮蔽用導体層18を有するので
、半導体素子2の信号用導体層3A〜3Dに対する外部
からの信号または半導体累子2の信号用導体層から外部
への信号を、高い周波数を有するマイクロ波信号とし得
、そして、そのマイクロ波信号を導波管モードで伝播さ
せることができるとともに、第1、第2及び第3の絶縁
体フレーム4、4′及び6内を通る信号によるクロスト
ークを、゜有効に回避させることができる。
このため、第11図及び第12図にそれぞれ示す本願第
5番目の発明による半導体素子パッケージによれば、詳
細説明は省略するが、第1図〜第5図で前述した本願第
1番目の発明及び第6図で前述した本願第2番目の発明
による半導体素子パッケージのそれぞれの場合と同様の
帰れた作用・効果を得ることができるとともに、電磁遮
蔽用導体層18を有することによる上述した作用・効果
を得ることができる。Embodiment 5 FIGS. 11 and 12 correspond to FIG. 1B, and each shows an embodiment of a semiconductor element package according to the fifth invention of the present application. In FIGS. 11 and 12, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the fifth invention of the present application shown in FIGS. 11 and 12 is similar to the semiconductor device package according to the first invention of the present application described above in FIGS.
In each of the semiconductor device packages according to the second invention of the present application described above in the figures, a signal conductor layer is provided on the inner and outer surfaces of the first, second and third insulator frames 4, 4' and 6. 5A-5D, 5A'-5D' and 7A-
The semiconductor according to the first invention of the present application described above in FIGS. 1 to 5, except that the electromagnetic shielding conductor layer 18 is formed in the region corresponding to the region where 7D' is not formed. It has the same configuration as the device package and the semiconductor device package according to the second invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor element package according to the fifth invention of the present application. According to the semiconductor device package according to the third aspect of the present invention having such a configuration, the first aspect of the package except for the above-mentioned matters is achieved.
It has the same structure as each of the semiconductor element package according to the first invention of the present application described above in FIGS. to 5 and the semiconductor element package according to the second invention of the present application described above in FIG. Since it has the electromagnetic shielding conductor layer 18, signals from the outside to the signal conductor layers 3A to 3D of the semiconductor element 2 or signals from the signal conductor layer of the semiconductor transducer 2 to the outside can be transmitted as microwave signals having a high frequency. The microwave signal can be propagated in a waveguide mode, and the crosstalk caused by the signal passing through the first, second and third insulator frames 4, 4' and 6 can be prevented. It can be effectively avoided. Therefore, according to the semiconductor element package according to the fifth invention of the present application shown in FIGS. 11 and 12, although detailed explanation is omitted, the first invention of the present application described above in FIGS. It is possible to obtain the same functions and effects as those of the semiconductor device package according to the second invention of the present application described above in FIG. effect can be obtained.
【実施例6】
第13図は、第1図Bに対応し、本願第6番目の発明に
よる半導体素子パッケージの実施例を示す。
第13図におて、第1図〜第5図との対応部分には同一
符号を付し詳細説明を省略する。
第13図に示す本願第6番目の発明による半導体素子パ
ッケージは、第1図及び第5図で前述した本願第1番目
の発明による半導体素子パッケージにおいて、その第1
の絶縁体フレーム4が、その上面に形成されている信号
用導体層5A〜5D及び接地用導体層5Gをそのままに
して、その中空部を埋めている内側面を有していない構
成の絶縁体24に置換され、これに応じて、半導体素子
2が、その信号用導体層3A〜3D及び接地用導体層3
Gを、導体層25を介して絶縁休24上の信号用導体1
5A〜5D及び接地用導体層5Gに連結され、また、絶
縁体24の下面上の接地用導体層5Eが、その絶縁体2
4の下面全域に延長し、さらに、半導体素子2の下面上
の接地用導体層3Eが省略されていることを除いて、第
1図〜第5図で上述した本願第1番目の発明による半導
体素子パッケージと同様の構成を有する。
以上が、本願第6番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構或を有する本願第6番目の発明による半導
体素子パッ々−ジによれば、上述した事項を除いて、第
1図〜第5図で前述した本願第1番目の発明による半導
体素子パッケージと同様の構成を有するので、詳細説明
は省略するが、第1の絶縁体フレーム4を絶縁体フレー
ム24と、第2及び第3の絶縁体フレーム4′及び6を
それぞれ第1及び第2の絶縁体フレーム4′及び6と読
み代えた、第1図〜第5図で前述した本願第1番目の発
明による半導体素子パッケージの場合と同様の優れた作
用・効果を得ることができる。Embodiment 6 FIG. 13 corresponds to FIG. 1B and shows an embodiment of a semiconductor element package according to the sixth invention of the present application. In FIG. 13, parts corresponding to those in FIGS. 1 to 5 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the sixth invention of the present application shown in FIG.
An insulator in which the insulator frame 4 has the signal conductor layers 5A to 5D and the ground conductor layer 5G formed on its upper surface as they are, but does not have an inner surface filling the hollow part. 24, and accordingly, the semiconductor element 2 has its signal conductor layers 3A to 3D and ground conductor layer 3.
G is connected to the signal conductor 1 on the insulation layer 24 via the conductor layer 25.
5A to 5D and the grounding conductor layer 5G, and the grounding conductor layer 5E on the lower surface of the insulator 24 is connected to the grounding conductor layer 5G.
The semiconductor device according to the first invention of the present application described above in FIGS. 1 to 5, except that the ground conductor layer 3E on the bottom surface of the semiconductor element 2 is omitted. It has the same configuration as the element package. The above is the configuration of the embodiment of the semiconductor element package according to the sixth invention of the present application. According to the semiconductor device package according to the sixth invention of the present application having such a structure, the semiconductor device according to the first invention of the present application described above with reference to FIGS. Since it has the same configuration as the package, a detailed explanation will be omitted, but the first insulator frame 4 is the insulator frame 24, and the second and third insulator frames 4' and 6 are the first and second insulator frames It is possible to obtain excellent functions and effects similar to those of the semiconductor element package according to the first invention of the present application described above in FIGS. 1 to 5, in which the insulator frames 4' and 6 are replaced.
【実施例7】
第14図は、第1図Bに対応し、本願第7番目の発明に
よる半導体素子パッケージの実施例を示す。
第14図において、第6図との対応部分には同一符号を
付し詳細説明を省略する。
第14図に示す本願第2番目の発明による半導体素子パ
ッケージは、第6図で前述した本願第1番目の発明によ
る半導体素子パッケージにおいて、第13図で前述した
本願第6番目の発明による半導体素子パッケージの場合
と同様に、その第1の絶縁体フレーム4が、その上面に
形成されている信号用導体層5A〜5D及び接地用導体
1l5Gをそのままにして、その中空部を埋めている内
側面を有していない構成の絶縁体24に置換され、これ
に応じて、半導体素子2が、その信号用導体層3A〜3
D及び接地用導体M3Gを、導体層25を介して絶縁体
24上の信号用導体層5A〜5D及び接地用導体層5G
に連結され、また、絶縁体24の下面上の接地用導体層
5Eが、その絶縁休24の下面全域に延長し、さらに、
半導体素子2の下面上の接地用導体層3Eが省略されて
いることを除いて、第1図及び第5図で前述した本願第
1番目の発明による半導体素子パッケージにおいて、そ
の第1の絶縁体フレーム4が、その上面に形成されてい
る信号用導体層5A〜5D及び接地用導体層5Gをその
ままにして、その中空部を埋めている内側面を有してい
ない構成の絶縁体24に置換され、これに応じて、半導
体素子2が、その信号用導体113A〜3D及び接地用
導体震3Gと、導体層25を介して絶縁体24上の信号
用導体層5A〜5D及び接地用導体115Gに連結ざれ
、また、絶縁休24の下面上の接地用導体層5Eが、そ
の絶縁体24の下面全域に延長し、さらに、半導体素子
2の下面上の接地用導体層3Eが省略されていることを
除いて、第6図で上述した本願第2番目の発明による半
導体素子パッケージと同様の構成を有する。
以上が、本願第7番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第7番目の発明による半導
体素子パッケージによれば、上述した事項を除いて、第
6図で前述した本願第2番目の発明による半導体素子パ
ッケージと同様の構成を有するので、詳細説明は省略す
るが、第1の絶縁体フレーム4を絶縁体フレーム24と
、第2及び第3の絶縁体フレーム4′及び6を第1及び
第2の絶縁体フレーム4′及び6と読み代えた、第6図
で前述した本願第2番目の発明による半導体素子パッケ
ージの場合と同様の優れた作用・効果を得ることができ
る。Embodiment 7 FIG. 14 corresponds to FIG. 1B and shows an embodiment of a semiconductor element package according to the seventh invention of the present application. In FIG. 14, parts corresponding to those in FIG. 6 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the second invention of the present application shown in FIG. 14 is the semiconductor device package according to the sixth invention of the present application described above in FIG. As in the case of the package, the inner surface of the first insulator frame 4 fills the hollow part while leaving the signal conductor layers 5A to 5D and the grounding conductor 115G formed on the upper surface as they are. Accordingly, the semiconductor element 2 is replaced with an insulator 24 having a structure that does not have the signal conductor layers 3A to 3.
D and the grounding conductor M3G are connected to the signal conductor layers 5A to 5D and the grounding conductor layer 5G on the insulator 24 via the conductor layer 25.
Further, the grounding conductor layer 5E on the lower surface of the insulator 24 extends over the entire lower surface of the insulating layer 24, and further,
In the semiconductor device package according to the first invention of the present application described above in FIGS. 1 and 5, the first insulator is The frame 4 leaves the signal conductor layers 5A to 5D and the ground conductor layer 5G formed on the upper surface as they are, and replaces them with an insulator 24 that does not have an inner surface filling the hollow part. Accordingly, the semiconductor element 2 connects the signal conductors 113A to 3D and the grounding conductor 3G, and the signal conductor layers 5A to 5D and the grounding conductor 115G on the insulator 24 via the conductor layer 25. Furthermore, the grounding conductor layer 5E on the lower surface of the insulator 24 extends over the entire lower surface of the insulator 24, and the grounding conductor layer 3E on the lower surface of the semiconductor element 2 is omitted. Except for this, it has the same configuration as the semiconductor element package according to the second invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor element package according to the seventh invention of the present application. According to the semiconductor element package according to the seventh invention of the present application having such a configuration, except for the above-mentioned matters, it has the same configuration as the semiconductor element package according to the second invention of the present application described above in FIG. Although detailed explanation is omitted, the first insulator frame 4 is the insulator frame 24, and the second and third insulator frames 4' and 6 are the first and second insulator frames 4' and 6. It is possible to obtain excellent functions and effects similar to those of the semiconductor element package according to the second invention of the present application described above with reference to FIG. 6, which has been replaced.
【実施例8】
第15図及び第16図は、第1図Bに対応し、それぞれ
本願第8番目の発明による半導体素子パッケージの実施
例を示す。
第15図及び第16図において、第13図及び第14図
との対応部分には同一符号を付し詳細説明を省略する。
第15図及び第16図に示す本願第8番目の発明による
半導体素子パッケージは、第13図で前述した本願第6
番目の発明による半導体素子パッケージ及び第14図で
前述した本願第7番目の発明による半導体素子パッケー
ジのそれぞれにおいて、第7図及び第8図で前述した本
願第3番目の発明による半導体素子パッケージの場合と
同様に、第2の絶縁体フレーム6または絶縁体フレーム
24《図においては前者〉に、連結用導体15A〜15
D及び15Gを受ける凹所16A〜16D及び16Gが
形成され、これに応じて連結用導体15A〜15D及び
15Gが、凹所16A〜16D及び16Gの深さ分長い
ことを除いて、第13図で前述した本願第6番目の発明
による半導体素子パッケージ及び第14図で前述した本
願第7番目の発明のそれぞれと同様の構成を有する。
以上が、本願第8番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第8番目の発明による半導
体素子パッケージによれば、上述した事項を除いて第1
3図で前述した本願第6番目の発明による半導体素子パ
ッケージ及び第14図で前述した本願第7番目の発明に
よる半導体素子パッケージのそれぞれと同様の構成を有
し、そして、凹所16A〜16D及び16Gが、第7図
及び第8図で前述したと同様に、連結用導体15A〜1
5D及び15Gと共働して、第1及び第2の絶縁体フレ
ーム4′及び6と蓋体8とが気密を保って一体に連結さ
れている状態で、第1の絶縁体フレーム4′を基板1上
に気密を保って一休に連結させる工程をとって製造する
ときの、その連結工程における位置決め作業を容易にす
る。
このため、第15図及び第16図にそれぞれ示づ本願第
8番目の発明による半導体素子パッケージによれば、詳
細説明は省略するが、第13図で前述した本願第6番目
の発明及び第6図で前述した本願第7番目の発明による
半導体素子パッケージのそれぞれの場合と同様の優れた
作用・効果を得ることができるとともに、半導体素子パ
ッケージを、第13図で前述した本願第7番目の発明及
び第14図で前述した本願第2番目の発明による半導体
素子パッケージのそれぞれの場合に比し、より容易に製
造することができる。[Embodiment 8] FIGS. 15 and 16 correspond to FIG. 1B, and respectively show an embodiment of a semiconductor element package according to the eighth invention of the present application. In FIGS. 15 and 16, parts corresponding to those in FIGS. 13 and 14 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor device package according to the eighth invention of the present application shown in FIGS.
In each of the semiconductor element package according to the second invention and the semiconductor element package according to the seventh invention of the present application described above in FIG. 14, in the case of the semiconductor element package according to the third invention of the present application described above in FIGS. Similarly, connecting conductors 15A to 15 are attached to the second insulator frame 6 or the insulator frame 24 (the former in the figure).
FIG. 13 except that recesses 16A-16D and 16G are formed to receive D and 15G, and the connecting conductors 15A-15D and 15G are correspondingly longer by the depth of recesses 16A-16D and 16G. It has the same structure as the semiconductor element package according to the sixth invention of the present application described above and the seventh invention of the present application described above with reference to FIG. The above is the configuration of the embodiment of the semiconductor element package according to the eighth invention of the present application. According to the semiconductor element package according to the eighth invention of the present application having such a configuration, the first invention except for the above-mentioned matters is achieved.
It has the same configuration as the semiconductor element package according to the sixth invention of the present application described above in FIG. 3 and the semiconductor element package according to the seventh invention of the present application described above in FIG. 16G is connected to the connecting conductors 15A to 1 as described above in FIGS. 7 and 8.
5D and 15G, the first insulator frame 4' is connected in a state where the first and second insulator frames 4' and 6 and the lid body 8 are integrally connected in an airtight manner. To facilitate positioning work in the connection process when manufacturing by taking the process of connecting the substrate 1 airtightly and at once. Therefore, according to the semiconductor element package according to the eighth invention of the present application shown in FIGS. 15 and 16, although detailed explanation is omitted, It is possible to obtain the same excellent functions and effects as those of the semiconductor element package according to the seventh invention of the present application described above in the figure, and the semiconductor element package according to the seventh invention of the present application described above in FIG. 13 can be obtained. It is possible to manufacture the semiconductor element package more easily than in the case of the semiconductor element package according to the second invention of the present application described above with reference to FIG.
【実施例9】
第17図及び第18図は、第1図Bに対応し、それぞれ
本願第9番目の発明による半導体素子パッケージの実施
例を示す。
第17図及び第18図において、第13図及び14図と
の対応部分には同一符号を付し詳細説明を省略する。
第17図及び第18図に示す本願第9番目の発明による
半導体素子パッケージは、第13図で前述した本願第6
番目の発明による半導体素子パッケージ及び第14図で
航述した本願第7番目の発明による半導体素子パッケー
ジのそれぞれにおいて、第9図及び第10図で前述した
本願第4番目の発明による半導体素子パッケージの場合
と同様に、第2の絶縁体フレーム6と金属導体でなる蓋
体8との間に、金属導体でなる導体リング17が介挿さ
れていることを除いて、第13図で前述した本願第6番
目の発明による半導体素子パッケージ及び第14図で前
述した本願第7番目の発明による半導体素子パッケージ
の場合と同様の構或を有する。
以上が、本願第9番目の発明による半導体素子パッケー
ジの実施例の構成である。
このような構成を有する本願第9番目の発明による半導
体素子パッケージによれば、上述した事項を除いて、第
13図で前述した本願第6番目の発明による半導体素子
パッケージ及び第14図で前述した本願第7番目の発明
による半導体素子パッケージのそれぞれと同様の構成を
有する。
そして、導体リング17を有するので、第9図及び第1
0図で前述したのに準じて、半導体素子パッケージを、
半導体素子2を、基板1と、第1の絶縁体フレーム4′
と、第2の絶縁体フレーム6と、蓋体8とによって形成
されている空間10内に気密に封入して収容させるため
の考慮から、第1図〜第5図で前)ボしたのに準じて、
基板1上に、絶縁体24が、基板1との間で気密を保っ
て一体に連結され、しかしながら、皐板1上に第1の絶
縁体フレーム4′と第2の絶縁体フレーム6と導体リン
グ17とからなる構成体が配ざれていないとともに、そ
の構成体上に蓋体8が配されていない状態で、基板1上
に、′半導体素子2を固定して配し、次で、その半導体
素子2の信号用導体層3A〜3Dと絶縁体24の信号用
導体層5A〜5Dとを連結用導線9A〜9Dによって連
結させるとともに、半導体素子2の接地用導体層3Gと
絶縁体24の接地用導体層5Gとを連結用導線9Gによ
って連結させ、次で、第1の絶縁体フレーム4′と、第
2の絶縁体フレーム6とが、気密を保って予め一休に連
結されているとともに、第2の絶縁体フレーム6と導体
リング17とが気密を保って予め一体に連結され、しか
しながら、導体リング17上に蓋体8が配されていない
状態で、第1の絶縁体フレーム4′を、絶縁体24に予
め設けている連結用導体15A〜15D及び15Gを第
2の絶縁体フレーム6に予め設けている信号用導体層7
八〜7D及び接地用導体層7Gと連結させながら、基板
1上に気密を保って一体に連結させ、次で、導体リング
17上に蓋体8を気密を保って一体に連結させる、とい
う工程をとって製造し得る。
このため、第1の絶縁体フレーム4′を上述したように
基板1上に気密を保って連結させる作業を、第13図で
前述した本願第6番目の発明による半導体素子パッケー
ジ及び第14図で前述した本願第7番目の発明による半
導体素子パッケージの場合に比し容易に行うことができ
る。
このため、第18図及び第19図にそれぞれ示づ本願第
9番目の発明による半導体素子パッケージによれば、詳
細説明は省略するが、第13図で前述した本願第6番目
の発明及び第14図で前述した本願第7番目の発明によ
る半導体素子パッケージのそれぞれの場合と同様の優れ
た作用・効果を得ることができるとともに、半導体素子
パッケージを、第13図で前述した本願第6番目の発明
及び第14図で前述した本願第7N目の発明による半導
体素子パッケージのそれぞれの場合に比し、より容易に
製造することができる。
【実施例101
第19図及び第20図は、第1図Bに対応し、それぞれ
本願第10番目の発明による半導体素子パッケージの実
施例を示す。
第19図及び第20図において、第13図及び第14図
との対応部分には同一符号を付し詳細説明を省略する。
第19図及び第20図に示す本願第10番目の発明によ
る半導体素子パッケージは、第13図で前述した本願第
6番目の発明による半導体素子パッケージ及び第14図
で前述した本願第7番目の発明による半導体素子パッケ
ージのそれぞれにおいて、第11図及び第12図で前述
した本願第5番目の発明による半導体素子パッケージの
場合と同様に、絶縁体24、及び第1及び第2の絶縁体
フレーム4′及び6の内側面及び及び外側面上に、信号
用導体層5A〜5D.5A’〜5D’及び7A〜7D’
が形成されていないtIAt#iに対応している領域に
おいて、電磁遮蔽用導体層18が形成されていることを
除いて、第13図で前述した本願第6番目の発明による
半導体素子パッケージ及び第14図で前述した本願第7
番目の発明による半導体素子パッケージのそれぞれの場
合と同様の構成を有する。
以上が、本願第10番目の発明による半導体素子パッケ
ージの実施例の構成である。
このような構成を有する本願第10番目の発明による半
導体素子パッケージによれば、上述した事項を除いて、
第13図で前述した本願第6番目の発明による半導体素
子パッケージ及び第14図で前述した本願第7番目の発
明による半導体素子パッケージのそれぞれと同様の構成
を有し、そして、第11図及び第12図で前述したと同
様に、電磁遮蔽用導体廟18を有するので、半導体素子
2の信号用導体層3A〜3Dに対する外部からの信号ま
たは半導体素子2の信号用導体層から外部への信号を、
高い周波数を有するマイクロ波信号とし得、そして、そ
のマイクロ波信号を導波管モードで伝播させることがで
きるとともに、絶縁体24、及び第1及び第2の絶縁体
フレーム4′及び6内を通る信号によるクロストークを
、有効に回避させることができる。
このため、第19図及び第20図にそれぞれ示す本願第
10番目の発明による半導体素子パッケージによれば、
詳細説明は省略するが、第13図で前述した本願第6番
目の発明及び第14図で前述した本願第7番目の発明に
よる半導体素子パッケージのそれぞれの場合と同様の優
れた作用・効果を得ることができるとともに、電磁遮蔽
用導体層18を有することによる上述した作用・効果を
得ることができる。
なお、上述においては、本発明のわずかな実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。[Embodiment 9] FIGS. 17 and 18 correspond to FIG. 1B, and each shows an embodiment of a semiconductor element package according to the ninth invention of the present application. In FIGS. 17 and 18, parts corresponding to those in FIGS. 13 and 14 are denoted by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the ninth invention of the present application shown in FIGS.
In each of the semiconductor element package according to the fourth invention and the semiconductor element package according to the seventh invention of the present application described in FIG. 14, the semiconductor element package according to the fourth invention of the present application described above in FIGS. 13, except that a conductor ring 17 made of a metal conductor is inserted between the second insulator frame 6 and the lid body 8 made of a metal conductor, as in the case of the present application described above in FIG. It has the same structure as the semiconductor element package according to the sixth invention and the semiconductor element package according to the seventh invention of the present application described above in FIG. The above is the configuration of the embodiment of the semiconductor element package according to the ninth invention of the present application. According to the semiconductor element package according to the ninth invention of the present application having such a configuration, except for the matters mentioned above, the semiconductor element package according to the sixth invention of the present application described above in FIG. It has the same configuration as each of the semiconductor element packages according to the seventh invention of the present application. Since it has a conductor ring 17, FIG.
0, the semiconductor element package is
A semiconductor element 2 is connected to a substrate 1 and a first insulator frame 4'.
In consideration of the fact that the space 10 formed by the second insulator frame 6 and the lid body 8 should be hermetically sealed and housed in the space 10, the space 10 shown in FIGS. Accordingly,
On the substrate 1, an insulator 24 is integrally connected with the substrate 1 while maintaining airtightness. The semiconductor element 2 is fixedly placed on the substrate 1 without the structure consisting of the ring 17 and without the lid 8 placed on the structure. The signal conductor layers 3A to 3D of the semiconductor element 2 and the signal conductor layers 5A to 5D of the insulator 24 are connected by connecting conductors 9A to 9D, and the ground conductor layers 3G of the semiconductor element 2 and the signal conductor layers 5A to 5D of the insulator 24 are The grounding conductor layer 5G is connected with the connecting conductor 9G, and then the first insulator frame 4' and the second insulator frame 6 are connected in advance in an airtight manner. , the second insulator frame 6 and the conductor ring 17 are connected together in advance in an airtight manner, but the first insulator frame 4' is The connection conductors 15A to 15D and 15G, which are provided in advance on the insulator 24, are connected to the signal conductor layer 7, which is provided in advance on the second insulator frame 6.
8 to 7D and the grounding conductor layer 7G while maintaining an airtight connection on the substrate 1, and then connecting the cover body 8 on the conductor ring 17 while maintaining an airtight connection. It can be manufactured by taking For this reason, the work of connecting the first insulator frame 4' to the substrate 1 in an airtight manner as described above is performed in the semiconductor element package according to the sixth invention of the present application described above in FIG. 13 and in FIG. 14. This can be done more easily than in the case of the semiconductor element package according to the seventh aspect of the present invention described above. Therefore, according to the semiconductor element package according to the ninth invention of the present application shown in FIG. 18 and FIG. 19, although detailed explanation is omitted, It is possible to obtain the same excellent functions and effects as those of the semiconductor element package according to the seventh invention of the present application described above in the figure, and also to obtain the semiconductor element package according to the sixth invention of the present application described above in FIG. It is possible to manufacture the semiconductor element package more easily than in the case of the semiconductor element package according to the seventh invention of the present application described above with reference to FIGS. [Embodiment 101] FIGS. 19 and 20 correspond to FIG. 1B, and each shows an embodiment of a semiconductor element package according to the tenth invention of the present application. In FIGS. 19 and 20, parts corresponding to those in FIGS. 13 and 14 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor element package according to the tenth invention of the present application shown in FIGS. 19 and 20 is the semiconductor element package according to the sixth invention of the present application described above in FIG. In each of the semiconductor device packages according to the present invention, the insulator 24 and the first and second insulator frames 4' are similar to the case of the semiconductor device package according to the fifth invention of the present application described above in FIGS. 11 and 12. and 6, signal conductor layers 5A to 5D. 5A'-5D' and 7A-7D'
The semiconductor device package according to the sixth invention of the present application described above in FIG. No. 7 of the present application mentioned above in Figure 14
It has the same configuration as each of the semiconductor element packages according to the second invention. The above is the configuration of the embodiment of the semiconductor element package according to the tenth invention of the present application. According to the semiconductor device package according to the tenth invention of the present application having such a configuration, except for the above-mentioned matters,
It has the same structure as the semiconductor element package according to the sixth invention of the present application described above in FIG. 13 and the semiconductor element package according to the seventh invention of the present application described above in FIG. As described above with reference to FIG. 12, since the electromagnetic shielding conductor 18 is provided, external signals to the signal conductor layers 3A to 3D of the semiconductor element 2 or signals from the signal conductor layer of the semiconductor element 2 to the outside cannot be transmitted. ,
The microwave signal may be a microwave signal having a high frequency and may be propagated in a waveguide mode and passes through the insulator 24 and the first and second insulator frames 4' and 6. Crosstalk caused by signals can be effectively avoided. Therefore, according to the semiconductor element package according to the tenth invention of the present application shown in FIGS. 19 and 20, respectively,
Although detailed explanation is omitted, the same excellent functions and effects as in the case of the semiconductor element package according to the sixth invention of the present application described above in FIG. 13 and the semiconductor element package according to the seventh invention of the present application described above in FIG. 14 can be obtained. In addition, it is possible to obtain the above-mentioned functions and effects by having the electromagnetic shielding conductor layer 18. Note that the above description merely shows a few embodiments of the present invention, and various modifications and changes may be made without departing from the spirit of the present invention.
第1図A及び第1図Bは、本願第1番目の発明による半
導体素子パッケージの実施例を示す略線的平面図及びそ
の1B−IB線上の断面図である。
第2図へ及び第2図Bは、第1図A及び第1図Bに示す
本願第1番目の発明による半導体素子パッケージにおけ
る基板及び第1の絶縁体フレームを示す略線的平面図及
びその2B−2B線上の断面図である。
第3図A及び第3図Bは、第1図A及び第1図Bに示す
本願第1番目の発明による半導体素子パッケージにおけ
る第2の絶縁体フレームを示す略線的平面図及びその3
B−38線上の断而図である。
第4図A及び第4図Bは、第1図A及び第1図Bに示す
本願11番目の発明による半導体素子パッケージにおけ
る第3の絶縁体フレーム及び蓋体を示す略線的底面図及
びその4B−4B線上の断面図である。
第5図A及び第5図Bは、第1図A及び第1図Bに示す
本願第1番目の発明による半導体素子パッケージにおけ
る第2及び第3の絶縁体フレーム及び蓋体を示す略線的
平面図及びその5B−5BM上の断面図である。
第6図は、第1図Bに対応している、本願第2番目の発
明による半導体素子パッケージの実農例を示す略線的断
面図である。
第7図及び第8図は、第1図Bに対応している、本願第
3番目の発明による半導体素子パッケージの実施例を示
す略線的断面図である。
第9図及び第10図は、第1図Bに対応している、本願
第4番目の発明による半導体素子パッケージの実施例を
示す略線的断面図である。
111図及び第12図は、第1図Bに対応している、本
願第5番目の発明による半導体素子パッケージの実施例
を示す略線的断面図である。
第13図は、第1図Bに対応している、本願第6番目の
発明による半導体素子パッケージの実施例を示す略線的
断面図である。
第14図は、第1図Bに対応している、本願a77番目
の発明による半導体素子パッケージの実施例を示す略線
的断面図である。
第15図及び第16図は、第1図Bに対応している、本
願第8番目の発明による半導体素子パッケージの実施例
を示す略線的断面図である。
第17図及び第18図は、第1図Bに対応している、本
願第9番目の発明による半導体素子パッケージの実施例
を示す略線的断面図である。
第19図及び第20図は、第1図Bに対応している、本
願第10番目の発明による半導体素子パッケージの実施
例を示す略線的断面図である。
第21図^及び第21図Bは、従来の半導体素子パッケ
ージを示す略線的平面図及びその21B−218線上の
断面図である。
第22図A及び第22図Bは、第21図へ及び第21図
Bに示す従来の半導体素子パッケージにおける基板及び
絶縁体フレームを示す略線的平面図及びその22B−2
2B線上の断面図である。
第23図A及び第23図Bは、第21図A及び第21図
BE示す従来の半導体素子パッケージにおける他の絶縁
体フレーム及び蓋体を示す略線的底面図及びその23B
−238線上の断面図である。
1・・・・・・・・・・・・・・・基板2・・・・・・
・・・・・・・・・半導体素子3A〜3D・・・信号用
導体層
3E,3G・・・接地用導体層
4・・・・・・・・・・・・・・・第1の絶縁体フレー
ム4A〜4D・・・第1の絶縁体フレーム40部
5A〜5D・・・信号用導体層
5G,5E・・・接地用導体層
6・・・・・・・・・・・・・・・第3(または第2)
の絶縁体フレーム
4′・・・・・・・・・・・・第2(または第1〉の絶
縁体フレーム
4A’〜4D’
・・・・・・・・・・・・・・・第2(または第1)の
絶縁体フレーム4′の部
5A’〜5D’
・・・・・・・・・・・・・・・信号用導体層5G’
、5E’
・・・・・・・・・・・・・・・接地用導体層6・・・
・・・・・・・・・・・・第3(または第2〉体フレー
ム
6A〜6D・・・第3(または第2)
体フレーム6の部
7A〜7D・・・信号用導体層
7G,7E・・・接地用導体層
8・・・・・・・・・・・・・・・蓋体9A〜9D19
G
・・・・・・・・・・・・・・・連結用導線15A〜1
5D,15G
・・・・・・・・・・・・・・・連結用導体16A〜1
60.16G
・・・・・・・・・・・・・・・凹所
17・・・・・・・・・・・・・・・導体リング18・
・・・・・・・・・・・・・・電磁遮蔽用導体層24・
・・・・・・・・・・・・・・絶縁体25・・・・・・
・・・・・・・・・導体層の絶縁
の絶縁FIG. 1A and FIG. 1B are a schematic plan view and a cross-sectional view taken along the line 1B-IB of the embodiment of the semiconductor device package according to the first invention of the present application. 2 and 2B are schematic plan views showing the substrate and the first insulator frame in the semiconductor element package according to the first invention of the present application shown in FIGS. 1A and 1B, and 2B-2B is a sectional view taken along the line 2B-2B. 3A and 3B are schematic plan views showing the second insulator frame in the semiconductor element package according to the first invention of the present application shown in FIGS. 1A and 1B;
This is a diagram showing the cutout along the B-38 line. 4A and 4B are schematic bottom views showing the third insulator frame and lid in the semiconductor element package according to the eleventh invention of the present application shown in FIGS. 1A and 1B, and FIG. 4B is a sectional view taken along line 4B-4B. 5A and 5B are schematic diagrams showing the second and third insulator frames and lids in the semiconductor element package according to the first invention of the present application shown in FIGS. 1A and 1B. It is a top view and its sectional view on 5B-5BM. FIG. 6 is a schematic cross-sectional view showing an actual example of a semiconductor device package according to the second invention of the present application, which corresponds to FIG. 1B. 7 and 8 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the third invention of the present application, corresponding to FIG. 1B. 9 and 10 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the fourth invention of the present application, corresponding to FIG. 1B. 111 and 12 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the fifth invention of the present application, corresponding to FIG. 1B. FIG. 13 is a schematic cross-sectional view showing an embodiment of a semiconductor element package according to the sixth invention of the present application, corresponding to FIG. 1B. FIG. 14 is a schematic cross-sectional view showing an embodiment of a semiconductor element package according to the a77th invention of the present application, which corresponds to FIG. 1B. 15 and 16 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the eighth invention of the present application, which corresponds to FIG. 1B. 17 and 18 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the ninth invention of the present application, corresponding to FIG. 1B. 19 and 20 are schematic cross-sectional views showing an embodiment of a semiconductor element package according to the tenth invention of the present application, corresponding to FIG. 1B. FIG. 21 and FIG. 21B are a schematic plan view and a sectional view taken along line 21B-218 of a conventional semiconductor device package. 22A and 22B are schematic plan views showing the substrate and insulator frame in the conventional semiconductor device package shown in FIGS. 21 and 21B, and 22B-2 thereof.
FIG. 2B is a sectional view taken along line 2B. 23A and 23B are schematic bottom views showing other insulator frames and lids in the conventional semiconductor device package shown in FIGS. 21A and 21BE, and 23B thereof.
It is a sectional view taken along the line -238. 1・・・・・・・・・・・・・・・Substrate 2・・・・・・
......Semiconductor elements 3A to 3D...Signal conductor layers 3E, 3G...Grounding conductor layer 4...First Insulator frames 4A to 4D...First insulator frame 40 parts 5A to 5D...Signal conductor layers 5G, 5E...Grounding conductor layer 6... ...Third (or second)
Insulator frame 4'......Second (or first) insulator frame 4A' to 4D'......No. Parts 5A' to 5D' of the second (or first) insulator frame 4' ...... Signal conductor layer 5G'
, 5E' ...... Grounding conductor layer 6...
......Third (or second) body frame 6A-6D...Parts 7A-7D of third (or second) body frame 6...Signal conductor layer 7G , 7E... Grounding conductor layer 8... Lid body 9A to 9D19
G ・・・・・・・・・・・・Connecting conductor wire 15A~1
5D, 15G ・・・・・・・・・・・・Connecting conductor 16A~1
60.16G・・・・・・・・・・・・・・・Recess 17・・・・・・・・・・・・・・・Conductor ring 18・
......... Electromagnetic shielding conductor layer 24.
・・・・・・・・・・・・・・・Insulator 25・・・・・・
・・・・・・Insulation of conductor layer insulation
Claims (1)
ている基板と、 上記基板上に、上記半導体素子を取囲んで配され、且つ
上面が上記半導体素子の上面とほぼ等しい高さを有する
とともに、上面に幅方向に延長している信号用導体層を
形成している第1の絶縁体フレームと、 上記基板上に、上記第1の絶縁体フレームを取囲んで配
され、且つ上面が上記第1の絶縁体フレームの上面より
もわずかに高い高さを有するとともに、上面に幅方向に
延長している信号用導体層を形成している第2の絶縁体
フレームと、 上記第2の絶縁体フレーム上に配され、且つ上方からみ
て、上記第1の絶縁体フレームの上面に形成されている
信号用導体層を横切っている内側面と、上記第2の絶縁
体フレームの上面に形成されている信号用導体層を横切
っている外側面とを有するとともに、下面に幅方向に延
長し且つ上記第1の絶縁体フレームの上面に形成されて
いる信号用導体層と対向し且つ上記第2の絶縁体フレー
ムの上面に形成されている信号用導体層と連結している
信号用導体層を形成している第3の絶縁体フレームと、 上記第3の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記第1の絶縁体フレームの上面に形成されている信号
用導体層と、上記第3の絶縁体フレームの下面に形成さ
れている信号用導体層とを、両者の相対向する位置にお
いて、互いに連結している連結用導体とを有し、 上記半導体素子の上面に形成されている信号用導体層と
、上記第1の絶縁体フレームの上面に形成されている信
号用導体層とが、連結用導線によって連結され、 よって、上記半導体素子が、上記基板と、上 記第2の
絶縁体フレームと、上記第3の絶縁体フレームと、上記
蓋体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層が
、上記連結用導線と、上記第1の絶縁体フレームの上面
に形成されている信号用導体層と、上記連結用導体と、
上記第3の絶縁体フレームの下面に形成されている信号
用導体層と、上記第2の絶縁体フレームの上面に形成さ
れている信号用導体層とを介して、外部に導出されてい
ることを特徴とする半導体素子パッケージ。 【請求項2】 上面に信号用導体層を形成している半導体素子を搭載し
ている基板と、 上記基板上に、上記半導体素子を取囲んで配され、且つ
上面が上記半導体素子の上面とほぼ等しい高さを有する
とともに、上面に幅方向に延長している信号用導体層を
形成している第1の絶縁体フレームと、 上記基板上に、上記第1の絶縁体フレームを取囲んで配
され、且つ上面が上記第1の絶縁体フレームの上面に形
成されている信号用導体層よりもわずかに高い高さを有
する第2の絶縁体フレームと、 上記第2の絶縁体フレーム上に配され、且つ上方からみ
て、上記第1の絶縁体フレームの上面に形成されている
信号用導体層を横切っている内側面と、その内側面の上
記第1の絶縁体フレームの上面に形成されている信号用
導体層を横切っている領域に対向する領域が上記第2の
絶縁体フレームの外側面よりも外側である外側面とを有
するとともに、下面に幅方向に延長し且つ上記第1の絶
縁体フレームの上面に形成されている信号用導体層と対
向し且つ上記第2の絶縁体フレームと対向していない信
号用導体層を形成している第3の絶縁体フレームと、 上記第3の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記第1の絶縁体フレームの上面に形成されている信号
用導体層と、上記第3の絶縁体フレームの下面に形成さ
れている信号用導体層とを、両者の相対向する位置にお
いて、互に連結している連結用導体とを有し、 上記半導体素子の上面に形成されている信号用導体層と
上記第1の絶縁体フレームの上面に形成されている信号
用導体層とが連結用導線によって連結され、 よって、上記半導体素子が、上記基板と、上記第2の絶
縁体フレームと、上記第3の絶縁体フレームと、上記蓋
体とによって形成されている空間内に封入され、 上記半導体素子の上面に形成されている信号用導体層が
、上記連結用導線と、上記第1の絶縁体フレームの上面
に形成されている信号用導体層と、上記連結用導体と、
上記第3の絶縁体フレームの下面に形成されている信号
用導体層とを介して、外部に導出されていることを特徴
とする半導体素子パッケージ。 【請求項3】 【請求項1】または【請求項2】記載の半導体素子パッ
ケージにおいて、 上記第3の絶縁体フレームまたは上記第1の絶縁体フレ
ームに、上記連結用導体を受ける凹所が形成されている
ことを特徴とする半導体素子パッケージ。 【請求項4】 【請求項1】または【請求項2】記載の半導体素子パッ
ケージにおいて、 上記蓋体が金属導体でなり、 上記第3の絶縁体フレームと上記蓋体との間に、金属導
体リングが介挿されていることを特徴とする半導体素子
パッケージ。 【請求項5】 【請求項1】または【請求項2】記載の半導体素子パッ
ケージにおいて、 上記第1、第2及び第3の絶縁体フレームの内側面及び
外側面上に、上記信号用導体層が形成されていない領域
に対応している領域において、電磁遮蔽用導体層が形成
されていることを特徴とする半導体素子パッケージ。 【請求項6】 上面に信号用導体層を形成している絶縁体を搭載してい
る基板と、 上記基板上に、上記絶縁体を取囲んで配され、且つ上面
が上記絶縁体の上面よりもわずかに高い高さを有すると
ともに、上面に幅方向に延長している信号用導体層を形
成している第1の絶縁体フレームと、 上記第1の絶縁体フレーム上に配され、且つ上方からみ
て、上記絶縁体の上面に形成されている信号用導体層を
横切っている内側面と上記第1の絶縁体フレームの上面
に形成されている信号用導体層を横切っている外側面と
を有するとともに、下面に幅方向に延長し且つ上記絶縁
体の上面に形成されている信号用導体層と対向し且つ上
記第1の絶縁体フレームの上面に形成されている信号用
導体層と連結している信号用導体層を形成している第2
の絶縁体フレームと、上記第2の絶縁体フレーム上にそ
れを蓋するように配されている蓋体と、 上記絶縁体の上面に形成されている信号用導体層と、上
記第2の絶縁体フレームの下面に形成されている信号用
導体層とを、両者の相対向する位置において、互いに連
結している連結用導体とを有し、 上記絶縁体上に、上面に信号用導体層を形成している半
導体素子が、その上面に形成されている信号用導体層を
上記絶縁体の上面に形成されている信号用導体層に連結
して搭載され、よって、上記半導体素子が、上記基板と
、上記第1の絶縁体フレームと、上記第2の絶縁体フレ
ームと、上記蓋体とによって形成されている空間内に封
入され、 上記半導体素子の上面に形成されている信号用導体層が
、上記絶縁体の上面に形成されている信号用導体層と、
上記連結用導体と、上記第 2の絶縁体フレームの下面
に形成されている信号用導体層と、上記第一の絶縁体フ
レームの上面に形成されている信号用導体層とを介して
、外部に導出されていることを特徴とする半導体素子パ
ッケージ。 【請求項7】 上面に信号用導体層を形成している絶縁体を搭載してい
る基板と、 上記基板上に、上記絶縁体を取囲んで配され、且つ上面
が上記絶縁体の上面に形成されている信号用導体層の上
面よりもわずかに高い高さを有する第1の絶縁体フレー
ムと、 上記第1の絶縁体フレーム上に配され、且つ上方からみ
て、上記絶縁体の上面に形成されている信号用導体層を
横切っている内側面とその内側面の上記絶縁体の上面に
形成されている信号用導体層を横切っている領域に対向
する領域が上記第1の絶縁体フレームの外側面よりも外
側である外側面とを有するとともに、下面に幅方向に延
長し且つ上記絶縁体の上面に形成されている信号用導体
層と対向し且つ上記第1の絶縁体フレームと対向してい
ない信号用導体層を形成している第2の絶縁体フレーム
と、 上記第2の絶縁体フレーム上にそれを蓋するように配さ
れている蓋体と、 上記絶縁体の上面に形成されている信号用導体層と、上
記第1の絶縁体フレームの下面に形成されている信号用
導体層とを、両者の相対向する位置において、互に連結
している連結用導体とを有し、 上記絶縁体上に、上面に信号用導体層を形成している半
導体素子が、その上面に形成されている信号用導体層を
上記絶縁体の上面に形成されている信号用導体層に連結
して搭載され、よって、上記半導体素子が、上記基板と
、上記第1の絶縁体フレームと、上記第2の絶縁体フレ
ームと、上記蓋体とによって形成されている空間内に封
入され、 上記半導体素子の上面に形成されている信号用導体層が
、上記絶縁体の上面に形成されている信号用導体層と、
上記連結用導体と、上記第2の絶縁体フレームの下面に
形成されている信号用導体層とを介して、外部に導出さ
れていることを特徴とする半導体素子パッケージ。 【請求項8】 【請求項6】または【請求項7】記載の半導体素子パッ
ケージにおいて、 上記第2の絶縁体フレームまたは上記絶縁体に、上記連
結用導体を受ける凹所が形成されていることを特徴とす
る半導体素子パッケージ。 【請求項9】 【請求項6】または【請求項7】記載の半導体素子パッ
ケージにおいて、 上記蓋体が金属導体でなり、 上記第2の絶縁体フレームと上記蓋体との間に、金属導
体リングが介挿されていることを特徴とする半導体素子
パッケージ。 【請求項10】 【請求項6】または【請求項7】記載の半導体素子パッ
ケージにおいて、 上記絶縁体、上記第1及び第2の絶縁体フレームの内側
面及び外側面上に、上記信号用導体層が形成されていな
い領域に対応している領域において、電磁遮蔽用導体層
が形成されていることを特徴とする半導体素子パッケー
ジ。[Scope of Claims] [Claim 1] A substrate mounting a semiconductor element having a signal conductor layer formed on its upper surface; a first insulator frame having a height substantially equal to the top surface of the semiconductor element and forming a signal conductor layer extending in the width direction on the top surface; The signal conductor layer is disposed surrounding the body frame, has a top surface slightly higher in height than the top surface of the first insulator frame, and forms a signal conductor layer extending in the width direction on the top surface. a second insulator frame; an inner surface disposed on the second insulator frame and crossing the signal conductor layer formed on the top surface of the first insulator frame when viewed from above; , has an outer surface that crosses the signal conductor layer formed on the upper surface of the second insulator frame, extends in the width direction on the lower surface, and is formed on the upper surface of the first insulator frame. a third insulator frame forming a signal conductor layer facing the signal conductor layer formed on the upper surface of the second insulator frame and connected to the signal conductor layer formed on the upper surface of the second insulator frame; a lid disposed on the third insulator frame to cover it; a signal conductor layer formed on the upper surface of the first insulator frame; and a third insulator frame. and a signal conductor layer formed on the lower surface of the semiconductor element, and a connecting conductor that connects the signal conductor layer formed on the upper surface of the semiconductor element to the signal conductor layer formed on the upper surface of the semiconductor element. , and a signal conductor layer formed on the upper surface of the first insulator frame are connected by a connecting conductor, so that the semiconductor element can be connected to the substrate and the second insulator frame. A signal conductor layer, which is enclosed in a space formed by the third insulator frame and the lid, and which is formed on the upper surface of the semiconductor element, connects the connection conductive wire and the first a signal conductor layer formed on the upper surface of the insulator frame; the connection conductor;
Leading out to the outside via a signal conductor layer formed on the lower surface of the third insulator frame and a signal conductor layer formed on the upper surface of the second insulator frame. A semiconductor element package featuring: 2. A substrate mounted with a semiconductor element having a signal conductor layer formed on its upper surface; a first insulator frame having substantially the same height and forming a signal conductor layer extending in the width direction on the upper surface; and a first insulator frame surrounding the first insulator frame on the substrate; a second insulator frame arranged on the second insulator frame and having a top surface slightly higher in height than the signal conductor layer formed on the top surface of the first insulator frame; When viewed from above, an inner surface that crosses the signal conductor layer formed on the upper surface of the first insulator frame, and an inner surface formed on the upper surface of the first insulator frame on the inner surface. a region opposite to a region crossing the signal conductor layer, which has an outer surface that is outside the outer surface of the second insulator frame; a third insulator frame forming a signal conductor layer facing the signal conductor layer formed on the upper surface of the insulator frame and not facing the second insulator frame; a lid disposed on the insulator frame to cover it; a signal conductor layer formed on the upper surface of the first insulator frame; and a signal conductor layer formed on the lower surface of the third insulator frame. The signal conductor layer formed on the upper surface of the semiconductor element has a connecting conductor that connects the signal conductor layer formed on the upper surface of the semiconductor element and the signal conductor layer formed on the upper surface of the semiconductor element. The signal conductor layer formed on the upper surface of the first insulator frame is connected by a connecting conductor, so that the semiconductor element is connected to the substrate, the second insulator frame, and the third insulator frame. A signal conductor layer is enclosed in a space formed by the body frame and the lid body, and is formed on the top surface of the semiconductor element, and the signal conductor layer is formed on the top surface of the first insulator frame and the connection conductive wire. a signal conductor layer formed on the connecting conductor;
A semiconductor element package characterized in that the semiconductor element package is led out to the outside via a signal conductor layer formed on the lower surface of the third insulator frame. 3. The semiconductor element package according to claim 1 or 2, wherein the third insulator frame or the first insulator frame has a recess for receiving the connecting conductor. A semiconductor element package characterized by: 4. The semiconductor element package according to claim 1 or 2, wherein the lid is made of a metal conductor, and a metal conductor is provided between the third insulator frame and the lid. A semiconductor element package characterized by having a ring inserted therein. 5. The semiconductor element package according to claim 1 or 2, wherein the signal conductor layer is provided on the inner and outer surfaces of the first, second and third insulator frames. 1. A semiconductor device package characterized in that an electromagnetic shielding conductor layer is formed in a region corresponding to a region where is not formed. 6. A substrate mounting an insulator forming a signal conductor layer on its upper surface; and a substrate disposed on the substrate so as to surround the insulator, and whose upper surface is higher than the upper surface of the insulator. a first insulator frame having a slightly higher height and forming a signal conductor layer extending in the width direction on the upper surface; When viewed from above, an inner surface that crosses the signal conductor layer formed on the upper surface of the insulator and an outer surface that crosses the signal conductor layer formed on the upper surface of the first insulator frame. and extending in the width direction on the lower surface, facing the signal conductor layer formed on the upper surface of the insulator, and connected to the signal conductor layer formed on the upper surface of the first insulator frame. The second layer forming the signal conductor layer
an insulator frame, a lid disposed on the second insulator frame to cover it, a signal conductor layer formed on the upper surface of the insulator, and the second insulator frame. and a signal conductor layer formed on the lower surface of the body frame, and a connecting conductor that connects the signal conductor layer to the signal conductor layer formed on the lower surface of the body frame at opposing positions, and the signal conductor layer is formed on the upper surface of the insulator. The formed semiconductor element is mounted by connecting the signal conductor layer formed on the upper surface of the semiconductor element to the signal conductor layer formed on the upper surface of the insulator, so that the semiconductor element is mounted on the substrate. and a signal conductor layer sealed in a space formed by the first insulator frame, the second insulator frame, and the lid, and formed on the upper surface of the semiconductor element. , a signal conductor layer formed on the upper surface of the insulator;
The connecting conductor, the signal conductor layer formed on the bottom surface of the second insulator frame, and the signal conductor layer formed on the top surface of the first insulator frame are connected to the outside. A semiconductor element package characterized in that it is derived from. 7. A substrate mounted with an insulator forming a signal conductor layer on its upper surface, and a substrate disposed on the substrate surrounding the insulator, and whose upper surface is on the upper surface of the insulator. a first insulator frame having a height slightly higher than the top surface of the signal conductor layer being formed; The first insulator frame has an inner surface that crosses the formed signal conductor layer and a region of the inner surface that is opposite to a region that crosses the signal conductor layer formed on the upper surface of the insulator. and an outer surface that is outside the outer surface of the insulator frame, extends in the width direction on the lower surface, faces the signal conductor layer formed on the upper surface of the insulator, and faces the first insulator frame. a second insulator frame on which a signal conductor layer is formed; a lid body disposed on the second insulator frame to cover it; and a lid body formed on the top surface of the insulator. The signal conductor layer formed on the lower surface of the first insulator frame and the signal conductor layer formed on the lower surface of the first insulator frame are connected to each other at opposing positions. and a semiconductor element having a signal conductor layer formed on the upper surface of the insulator, the signal conductor layer formed on the upper surface of the semiconductor element is connected to the signal conductor layer formed on the upper surface of the insulator. are mounted in a connected manner, so that the semiconductor element is encapsulated in a space formed by the substrate, the first insulator frame, the second insulator frame, and the lid; a signal conductor layer formed on the top surface of the semiconductor element; a signal conductor layer formed on the top surface of the insulator;
A semiconductor element package, characterized in that the connection conductor is led out to the outside via a signal conductor layer formed on the lower surface of the second insulator frame. 8. The semiconductor element package according to claim 6 or 7, wherein a recess for receiving the connecting conductor is formed in the second insulator frame or the insulator. A semiconductor element package featuring: 9. The semiconductor element package according to claim 6 or 7, wherein the lid is made of a metal conductor, and a metal conductor is provided between the second insulator frame and the lid. A semiconductor element package characterized by having a ring inserted therein. 10. The semiconductor element package according to claim 6 or 7, wherein the signal conductor is provided on the inner and outer surfaces of the insulator and the first and second insulator frames. A semiconductor element package characterized in that an electromagnetic shielding conductor layer is formed in an area corresponding to an area where no layer is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1308056A JP2726863B2 (en) | 1989-11-28 | 1989-11-28 | Semiconductor device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1308056A JP2726863B2 (en) | 1989-11-28 | 1989-11-28 | Semiconductor device package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03167841A true JPH03167841A (en) | 1991-07-19 |
JP2726863B2 JP2726863B2 (en) | 1998-03-11 |
Family
ID=17976355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1308056A Expired - Lifetime JP2726863B2 (en) | 1989-11-28 | 1989-11-28 | Semiconductor device package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2726863B2 (en) |
-
1989
- 1989-11-28 JP JP1308056A patent/JP2726863B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2726863B2 (en) | 1998-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
JPH03167841A (en) | Semiconductor element package | |
JP2532039B2 (en) | High frequency semiconductor device | |
JP2577916B2 (en) | High frequency semiconductor device and lead frame for the device | |
JPH1028024A (en) | Electronic parts and electronic equipment using the same | |
JPH03248455A (en) | Lead frame | |
JP3833460B2 (en) | High frequency packaging equipment | |
JPS63288034A (en) | Semiconductor device | |
JPH0357019Y2 (en) | ||
JPH0777242B2 (en) | Container for semiconductor element | |
JP2604102Y2 (en) | Airtight terminal | |
JPH01215049A (en) | Semiconductor device | |
JP2604506B2 (en) | Container for semiconductor device | |
JPH0637234A (en) | Semiconductor device | |
JPH077111A (en) | Semiconductor device surface mounting package | |
JPH07307420A (en) | Semiconductor device | |
JPH033970Y2 (en) | ||
JPH02256259A (en) | Package for containing hybrid integrated circuit element | |
JPH02291152A (en) | Package for semiconductor-element housing | |
JPH03248614A (en) | Surface acoustic wave device | |
JPS63288035A (en) | Semiconductor device | |
JPS63170943A (en) | Package structure for high-frequency device | |
JPH02213145A (en) | Package structure of integrated circuit device | |
JPS61168939A (en) | Enclosing container for microwave integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |