JP2725795B2 - Ｐｃｍオーデイオ記録再生回路 - Google Patents
Ｐｃｍオーデイオ記録再生回路Info
- Publication number
- JP2725795B2 JP2725795B2 JP63222629A JP22262988A JP2725795B2 JP 2725795 B2 JP2725795 B2 JP 2725795B2 JP 63222629 A JP63222629 A JP 63222629A JP 22262988 A JP22262988 A JP 22262988A JP 2725795 B2 JP2725795 B2 JP 2725795B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- detection circuit
- preamble
- pcm audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、ビデオテープレコーダ（以下VTRと略称す
る）のPCMオーデイオ記録再生回路に関する。
る）のPCMオーデイオ記録再生回路に関する。
（ロ） 従来の技術 VTRにPCMオーデイオトラツクを形成する方法として
は、例えばNational Technical Report Vol 32 NO.4（1
986年８月発行）の第11頁以下に紹介されている。
は、例えばNational Technical Report Vol 32 NO.4（1
986年８月発行）の第11頁以下に紹介されている。
このPCMオーデイオトラツクは、ビデオトラツクの延
長線上に記録されており、プリアンブル部（PR）とポス
トアンブル部（PT）に挟まれて、１トラツク当り45又は
43ブロツクのデータより成る。各ブロツクは先頭に２ワ
ードシンクデータ（SY）を配し、以下１ワードのアドレ
スデータ（AD）、１ワードのCRCCデータ、24ワード分の
ブロツクデータ（D0）〜（D23）、４ワードの第２エラ
ー訂正データ（C2）と４ワードの第１エラー訂正データ
（C1）より成る（第３図参照）。尚各ワードは本来は8b
itの情報を含んでいるが、デイジタル変調によって14bi
tのデータにて構成されている。
長線上に記録されており、プリアンブル部（PR）とポス
トアンブル部（PT）に挟まれて、１トラツク当り45又は
43ブロツクのデータより成る。各ブロツクは先頭に２ワ
ードシンクデータ（SY）を配し、以下１ワードのアドレ
スデータ（AD）、１ワードのCRCCデータ、24ワード分の
ブロツクデータ（D0）〜（D23）、４ワードの第２エラ
ー訂正データ（C2）と４ワードの第１エラー訂正データ
（C1）より成る（第３図参照）。尚各ワードは本来は8b
itの情報を含んでいるが、デイジタル変調によって14bi
tのデータにて構成されている。
上述するPCMオーデイオトラツクは、再生に際して第
４図に図示せるPCMオーデイオ再生回路に於て処理され
る。即ち、PCMオーデイオトラツクを第１・第２回転ヘ
ツド（１）（１′）が走査することにより得られる再生
出力は第１・第２プリアンプ（２）（２′）にて増幅さ
れ、スイツチ手段（SW）により交互に選択される。この
時間軸圧縮された再生PCMオーデイオ信号は、デイジタ
ル復調回路（５）と第１同期検出回路（３）に入力され
る。この第１同期検出回路（３）は、特定パターンのシ
ンクデータを検出する度に同期検出出力を発し14bit計
数カウンタをリセツトしている。この14bit計数カウン
タ（４）は、デイジタル復調器（５）のアドレス入力と
され、14bit単位で再生データをラツチして8bit単位の
データに復調している。又同期検出出力は、アドレスCR
CCチエツク回路（６）のタイミング入力としても利用さ
れる。復調された１ワード８ビツトの再生データは、ア
ドレスCRCCチエツク回路（６）に入力されエラーチエツ
クされたアドレスデータに従って特定されるメモリ内の
アドレスにブロツクデータを記憶せしめている。同時に
再生データは誤り訂正回路（８）にも入力され、エラー
発生時にはメモリ（７）に入力されるブロツクデータの
エラー訂正を実行している。この様にしてメモリ（７）
に訂正記憶されたブロツクデータは、時間軸伸長された
形で読出され、DA変換回路（９）に入力され左右２チヤ
ンネルの音声信号として形成導出されている。
４図に図示せるPCMオーデイオ再生回路に於て処理され
る。即ち、PCMオーデイオトラツクを第１・第２回転ヘ
ツド（１）（１′）が走査することにより得られる再生
出力は第１・第２プリアンプ（２）（２′）にて増幅さ
れ、スイツチ手段（SW）により交互に選択される。この
時間軸圧縮された再生PCMオーデイオ信号は、デイジタ
ル復調回路（５）と第１同期検出回路（３）に入力され
る。この第１同期検出回路（３）は、特定パターンのシ
ンクデータを検出する度に同期検出出力を発し14bit計
数カウンタをリセツトしている。この14bit計数カウン
タ（４）は、デイジタル復調器（５）のアドレス入力と
され、14bit単位で再生データをラツチして8bit単位の
データに復調している。又同期検出出力は、アドレスCR
CCチエツク回路（６）のタイミング入力としても利用さ
れる。復調された１ワード８ビツトの再生データは、ア
ドレスCRCCチエツク回路（６）に入力されエラーチエツ
クされたアドレスデータに従って特定されるメモリ内の
アドレスにブロツクデータを記憶せしめている。同時に
再生データは誤り訂正回路（８）にも入力され、エラー
発生時にはメモリ（７）に入力されるブロツクデータの
エラー訂正を実行している。この様にしてメモリ（７）
に訂正記憶されたブロツクデータは、時間軸伸長された
形で読出され、DA変換回路（９）に入力され左右２チヤ
ンネルの音声信号として形成導出されている。
（ハ） 発明が解決しようとする課題 しかし、上述する従来回路に於て、ドロツプアウトに
起因して同期検出が出来なかったとき、とりわけデータ
の先頭に位置する同期信号の検出が出来なかったとき、
デイジタル復調や後段の再生データの記憶が困難とな
る。
起因して同期検出が出来なかったとき、とりわけデータ
の先頭に位置する同期信号の検出が出来なかったとき、
デイジタル復調や後段の再生データの記憶が困難とな
る。
（ニ） 課題を解決するための手段 そこで、本発明は、特に、再生時に前記プリアンブル
のプリアンブルデータを検出するプリアンブル検出回路
と、前記PCMオーディオトラックのシンクデータを検出
する第１同期検出回路と、該第１同期検出回路にてシン
クデータが検出できなかったとき、前記プリアンブル検
出回路のプリアンブル検出出力消勢後所定期間のデータ
から多数決論理に基づいてシンクデータを検出する第２
同期検出回路と、該第２同期検出回路にてシンクデータ
が検出できなかったとき、前記プリアンブル検出回路の
プリアンブル検出出力消勢後所定期間のデータから多数
決論理に基づいてアドレスデータを検出するアドレス検
出回路とを備えていることを特徴とする。
のプリアンブルデータを検出するプリアンブル検出回路
と、前記PCMオーディオトラックのシンクデータを検出
する第１同期検出回路と、該第１同期検出回路にてシン
クデータが検出できなかったとき、前記プリアンブル検
出回路のプリアンブル検出出力消勢後所定期間のデータ
から多数決論理に基づいてシンクデータを検出する第２
同期検出回路と、該第２同期検出回路にてシンクデータ
が検出できなかったとき、前記プリアンブル検出回路の
プリアンブル検出出力消勢後所定期間のデータから多数
決論理に基づいてアドレスデータを検出するアドレス検
出回路とを備えていることを特徴とする。
（ホ） 作用 従って本発明によれば、ドロップアウトによってシン
クデータが欠落し、第１同期検出回路にてそのシンクデ
ータが検出できない場合、多数決論理機能を有する第２
同期検出回路にてシンクデータの検出を行い、更に、こ
の第２同期検出回路にてシンクデータが検出できない場
合、アドレス検出回路にてアドレスデータの検出を行
う。
クデータが欠落し、第１同期検出回路にてそのシンクデ
ータが検出できない場合、多数決論理機能を有する第２
同期検出回路にてシンクデータの検出を行い、更に、こ
の第２同期検出回路にてシンクデータが検出できない場
合、アドレス検出回路にてアドレスデータの検出を行
う。
（ヘ） 実施例 以下本発明を図示せる実施例に従い説明する。まず第
１の実施例は、第１図に図示する様に、従来回路（第４
図参照）にプリアンブル検出回路（10）、第２同期検出
回路（11）、アドレス検出回路（12）及び第２同期信号
発生回路（13）とを追加することを特徴とする。まず、
プリアンブル検出回路（10）は、PCMオーデイオトラツ
クの先頭部分に記録された“101010…”のプリアンブル
データを検出してプリアンブル検出出力を発生してお
り、プリアンブル部の終了タイミング又はドロツプアウ
ト発生によってプリアンブル検出出力を消勢している。
１の実施例は、第１図に図示する様に、従来回路（第４
図参照）にプリアンブル検出回路（10）、第２同期検出
回路（11）、アドレス検出回路（12）及び第２同期信号
発生回路（13）とを追加することを特徴とする。まず、
プリアンブル検出回路（10）は、PCMオーデイオトラツ
クの先頭部分に記録された“101010…”のプリアンブル
データを検出してプリアンブル検出出力を発生してお
り、プリアンブル部の終了タイミング又はドロツプアウ
ト発生によってプリアンブル検出出力を消勢している。
次に、第２同期検出回路（11）は、第２図に図示する
様に第１シフトレジスタ（11a）にデイジタル変調した
ままの再生データを28bit分入力している。一方第1ROM
（11c）にはデイジタル変調した28bitのシンクデータパ
ターンが記憶されており、第１比較回路（11b）はROMと
シフトレジスタの各ビツトパターンを比較する。第１比
較回路（11b）は28bitの比較出力を常時導出しており、
第１判定回路（11d）はプリアンブル検出出力消勢直後
より一定期間（例えば40bit期間）比較出力中の一致出
力を計数しており、一致出力が一定数（例えば24）以上
あるときに、シンクデータが入力されたものと看做して
第２同期検出出力を発生する。
様に第１シフトレジスタ（11a）にデイジタル変調した
ままの再生データを28bit分入力している。一方第1ROM
（11c）にはデイジタル変調した28bitのシンクデータパ
ターンが記憶されており、第１比較回路（11b）はROMと
シフトレジスタの各ビツトパターンを比較する。第１比
較回路（11b）は28bitの比較出力を常時導出しており、
第１判定回路（11d）はプリアンブル検出出力消勢直後
より一定期間（例えば40bit期間）比較出力中の一致出
力を計数しており、一致出力が一定数（例えば24）以上
あるときに、シンクデータが入力されたものと看做して
第２同期検出出力を発生する。
また、アドレス検出回路（12）は、デイジタル変調さ
れた再生データを順次入力する14bitの第２シフトレジ
スタ（12a）を設けており、第2ROM（12c）は各PCMオー
デイオトラツクの先頭位置に生ずる３種類の変調アドレ
スデータパターンを記憶している。第２比較回路（12
b）は第２シフトレジスタ（12a）の出力と、第2ROM（12
c）中の３種類のデータパターンとを比較しており、第
２判定回路（11d）はプリアンブル検出出力の消勢後一
定期間（50bit期間）比較出力中の一致出力を計数し一
致出力が一定数（例えば12）以上発生したときアドレス
データが入力されたものと看做して２アドレス検出出力
を発生している。
れた再生データを順次入力する14bitの第２シフトレジ
スタ（12a）を設けており、第2ROM（12c）は各PCMオー
デイオトラツクの先頭位置に生ずる３種類の変調アドレ
スデータパターンを記憶している。第２比較回路（12
b）は第２シフトレジスタ（12a）の出力と、第2ROM（12
c）中の３種類のデータパターンとを比較しており、第
２判定回路（11d）はプリアンブル検出出力の消勢後一
定期間（50bit期間）比較出力中の一致出力を計数し一
致出力が一定数（例えば12）以上発生したときアドレス
データが入力されたものと看做して２アドレス検出出力
を発生している。
同期信号発生回路（13）は第１同期検出回路（３）よ
り第１同期検出出力が発生しなかったときにのみ、第２
同期検出出力及びアドレス検出出力を導出し、14bitカ
ウンタ（４）とCRCCチエツク回路（６）をリセツトして
いる。
り第１同期検出出力が発生しなかったときにのみ、第２
同期検出出力及びアドレス検出出力を導出し、14bitカ
ウンタ（４）とCRCCチエツク回路（６）をリセツトして
いる。
従って、仮に最初のシンクデータ部分で部分的にドロ
ツプアウトが発生して第１同期検出回路（３）が同期検
出出力を発生しない場合には、第２同期検出回路（11）
の第２同期検出出力が発生される。またドロツプアウト
期間が大きく第２同期検出出力も発生しない場合には、
アドレス検出回路（12）よりアドレス検出出力が発せら
れる。従って、ドロツプアウト発生時にもPCMオーデイ
オトラツクの最初のデータより正しくデータの読込が可
能となる。
ツプアウトが発生して第１同期検出回路（３）が同期検
出出力を発生しない場合には、第２同期検出回路（11）
の第２同期検出出力が発生される。またドロツプアウト
期間が大きく第２同期検出出力も発生しない場合には、
アドレス検出回路（12）よりアドレス検出出力が発せら
れる。従って、ドロツプアウト発生時にもPCMオーデイ
オトラツクの最初のデータより正しくデータの読込が可
能となる。
上述する実施例は多数決論理により欠落したシンクデ
ータを類推検出したが、ドロツプアウト期間が長い場合
には、上述する実施例では同期検出が困難となる。
ータを類推検出したが、ドロツプアウト期間が長い場合
には、上述する実施例では同期検出が困難となる。
そこで、第２実施例では、プリアンブルデータ中にプ
リシンクデータを多重し、再生時にプリシンクデータを
検出することによりシンクデータの欠落を補う構成を採
用している。第５図は、３ブロツクで構成されるプリシ
ンクデータの第３ブロツク中にデータブロツクに先行す
るシンクデータより４ワード先行する位置にプリシンク
データを形成することを示している。尚このプリシンク
データは、通常のデータとは区別可能な特別なデータパ
ターンを形成しており、単独で検出可能なデータであ
る。
リシンクデータを多重し、再生時にプリシンクデータを
検出することによりシンクデータの欠落を補う構成を採
用している。第５図は、３ブロツクで構成されるプリシ
ンクデータの第３ブロツク中にデータブロツクに先行す
るシンクデータより４ワード先行する位置にプリシンク
データを形成することを示している。尚このプリシンク
データは、通常のデータとは区別可能な特別なデータパ
ターンを形成しており、単独で検出可能なデータであ
る。
第６図は本実施例の記録再生システムを示し、第１・
第２音声はAD変換回路（17）に於て8bitにAD変換され一
旦メモリ（18）に記憶され、このメモリ（18）より読出
されるデータに対し誤訂正符号発生回路（19）及びアド
レス発生回路（20）より導出される誤訂正データ及びア
ドレスデータが多重される。デイジタル変調回路（23）
はこの多重データを直流成分を除去するために8bitのワ
ードを14bitに伸長している。この変調データは切換ス
イツチ（25）の１入力とされる。この切換スイツチ（2
5）はアンブル発生回路（21）が発するアンブルパター
ンやシンクデータ発生回路（22）が発するシンクデータ
や、プリシンクデータ発生回路（24）が発するシンクデ
ータを入力して所定順序で切換えており、プリアンブル
部の所定位置にプリシンクデータを多重したPCMオーデ
イオ信号をスイツチング回路（26）を介して両回転ヘツ
ド（１）（１′）に供給して、ビデオトラツクに続いて
PCMオーデイオトラツクを形成している。
第２音声はAD変換回路（17）に於て8bitにAD変換され一
旦メモリ（18）に記憶され、このメモリ（18）より読出
されるデータに対し誤訂正符号発生回路（19）及びアド
レス発生回路（20）より導出される誤訂正データ及びア
ドレスデータが多重される。デイジタル変調回路（23）
はこの多重データを直流成分を除去するために8bitのワ
ードを14bitに伸長している。この変調データは切換ス
イツチ（25）の１入力とされる。この切換スイツチ（2
5）はアンブル発生回路（21）が発するアンブルパター
ンやシンクデータ発生回路（22）が発するシンクデータ
や、プリシンクデータ発生回路（24）が発するシンクデ
ータを入力して所定順序で切換えており、プリアンブル
部の所定位置にプリシンクデータを多重したPCMオーデ
イオ信号をスイツチング回路（26）を介して両回転ヘツ
ド（１）（１′）に供給して、ビデオトラツクに続いて
PCMオーデイオトラツクを形成している。
本実施例では、再生に際して両回転ヘツド（１）
（１′）の出力をスイツチング回路（26）を介して、プ
リシンク検出回路（14）と同期検出回路（３）に入力し
ており、特定パターンのプリシンクデータとシンクデー
タをそれぞれ別々に検出している。更にヘツド出力はデ
イジタル復調回路（５）に入力されて14bitのデータを
元の8bitのデータに変換している。尚この変換タイミン
グは、両検出回路（14）（３）の検出出力に同期する14
進カウンタ（４）の出力発生タイミングに一致せしめら
れる。アドレスCRCCチエツク回路（６）は、復調データ
より検出した正しいアドレスデータをメモリ用アドレス
発生回路（16）に供給している。このメモリ用アドレス
発生回路（16）は、シンクデータに同期してアドレスを
発生しており、１ブロツクカウンタ（15）はこのシンク
データが欠落したときに先行するプリシンクデータ又は
シンクデータの検出出力をタイミングパルスとして入力
しており、先頭のシンクデータが欠落してもプリシンク
データに基づくカウンタ出力により、アドレスの初期発
生タイミングが規定され、復調データはメモリ（７）の
所定位置に正しく記憶される。記憶されたデータは、誤
り訂正回路（８）により誤りを訂正されて、DA変換回路
（９）に入力され２チヤンネルの正しい音声信号に変換
される。
（１′）の出力をスイツチング回路（26）を介して、プ
リシンク検出回路（14）と同期検出回路（３）に入力し
ており、特定パターンのプリシンクデータとシンクデー
タをそれぞれ別々に検出している。更にヘツド出力はデ
イジタル復調回路（５）に入力されて14bitのデータを
元の8bitのデータに変換している。尚この変換タイミン
グは、両検出回路（14）（３）の検出出力に同期する14
進カウンタ（４）の出力発生タイミングに一致せしめら
れる。アドレスCRCCチエツク回路（６）は、復調データ
より検出した正しいアドレスデータをメモリ用アドレス
発生回路（16）に供給している。このメモリ用アドレス
発生回路（16）は、シンクデータに同期してアドレスを
発生しており、１ブロツクカウンタ（15）はこのシンク
データが欠落したときに先行するプリシンクデータ又は
シンクデータの検出出力をタイミングパルスとして入力
しており、先頭のシンクデータが欠落してもプリシンク
データに基づくカウンタ出力により、アドレスの初期発
生タイミングが規定され、復調データはメモリ（７）の
所定位置に正しく記憶される。記憶されたデータは、誤
り訂正回路（８）により誤りを訂正されて、DA変換回路
（９）に入力され２チヤンネルの正しい音声信号に変換
される。
（ト） 発明の効果 よって、本発明によれば、ドロツプアウト発生にも拘
らず正確なデータの読取が可能となり、その効果は大で
ある。
らず正確なデータの読取が可能となり、その効果は大で
ある。
第１図は、本発明の第１実施例を示す回路ブロツク図、
第２図は同要部回路ブロツク図、第３図はデータ配列説
明図、第４図は従来回路の回路ブロツク図、第５図は第
２実施例のデータ配列説明図、第６図は同回路ブロツク
図をそれぞれ示す。 （11）……第２同期検出回路、（５）……デイジタル復
調回路、（SY）……シンクデータ、（14）……プリシン
ク検出回路
第２図は同要部回路ブロツク図、第３図はデータ配列説
明図、第４図は従来回路の回路ブロツク図、第５図は第
２実施例のデータ配列説明図、第６図は同回路ブロツク
図をそれぞれ示す。 （11）……第２同期検出回路、（５）……デイジタル復
調回路、（SY）……シンクデータ、（14）……プリシン
ク検出回路
Claims (1)
- 【請求項１】複数のブロックデータにそれぞれシンクデ
ータ及びアドレスデータを先行せしめて成るPCM音声デ
ータを時間軸圧縮し、ビデオトラックの延長線上にプリ
アンブルに続いてデジタル変調記録してPCMオーディオ
トラックを形成する方式のビデオテープレコーダに於
て、 再生時に前記プリアンブルのプリアンブルデータを検出
するプリアンブル検出回路と、前記PCMオーディオトラ
ックのシンクデータを検出する第１同期検出回路と、該
第１同期検出回路にてシンクデータが検出できなかった
とき、前記プリアンブル検出回路のプリアンブル検出出
力消勢後所定期間のデータから多数決論理に基づいてシ
ンクデータを検出する第２同期検出回路と、該第２同期
検出回路にてシンクデータが検出できなかったとき、前
記プリアンブル検出回路のプリアンブル検出出力消勢後
所定期間のデータから多数決論理に基づいてアドレスデ
ータを検出するアドレス検出回路とを備えていることを
特徴とするPCMオーディオ再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222629A JP2725795B2 (ja) | 1988-07-04 | 1988-09-06 | Ｐｃｍオーデイオ記録再生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-166505 | 1988-07-04 | ||
| JP16650588 | 1988-07-04 | ||
| JP63222629A JP2725795B2 (ja) | 1988-07-04 | 1988-09-06 | Ｐｃｍオーデイオ記録再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126476A JPH02126476A (ja) | 1990-05-15 |
| JP2725795B2 true JP2725795B2 (ja) | 1998-03-11 |
Family
ID=26490857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222629A Expired - Fee Related JP2725795B2 (ja) | 1988-07-04 | 1988-09-06 | Ｐｃｍオーデイオ記録再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725795B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648582B2 (ja) * | 1982-03-31 | 1994-06-22 | 株式会社日立製作所 | 光学的情報記録再生方法 |
| JPS61296575A (ja) * | 1985-06-25 | 1986-12-27 | Ricoh Co Ltd | デ−タ記録再生方式 |
-
1988
- 1988-09-06 JP JP63222629A patent/JP2725795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02126476A (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466029A (en) | Method and apparatus for detecting an edit point on a record medium | |
| US4402021A (en) | Method and apparatus for recording digitized information on a record medium | |
| US7019927B2 (en) | Information signal recording and playback method and apparatus therefor | |
| KR850006958A (ko) | 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템 | |
| US5909417A (en) | Recording medium formatted for error correction and high density recording and an apparatus for recording information thereon and/or reproducing information therefrom | |
| JP2932886B2 (ja) | ディジタル信号記録方法 | |
| JPH0729315A (ja) | デジタルデータ記録方法および装置とデジタルデータ再生装置 | |
| EP0473417B1 (en) | Digital signal reproducing apparatus | |
| US5559644A (en) | Data recording/reproducing apparatus having a first error correcting code on both sides of a main data area of each azimuth track | |
| JP3296087B2 (ja) | デジタルデータ記録方法およびその記録装置と再生装置 | |
| JP2725795B2 (ja) | Ｐｃｍオーデイオ記録再生回路 | |
| JPS61168173A (ja) | 記録再生方式 | |
| JPH0973738A (ja) | 記録装置 | |
| US5907661A (en) | Video data recording and/or reproducing apparatus | |
| JP2792627B2 (ja) | デイジタル信号記録再生装置 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JPH0793905A (ja) | ディジタル信号記録再生フォーマット | |
| JP2615684B2 (ja) | ディジタル信号再生装置 | |
| JPS628369A (ja) | デ−タ読取方式 | |
| JPS6356869A (ja) | タイムベ−スコレクタ回路 | |
| JPH06101205B2 (ja) | Ｐｃｍ信号再生装置 | |
| JPH07118158B2 (ja) | 記録再生装置 | |
| JPH05128414A (ja) | デイジタル信号記録再生装置 | |
| JPH05151719A (ja) | 同期保護装置 | |
| KR20000015460A (ko) | 디지털 기록/재생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |