JP2724572B2 - トークンパッシング方式のlan装置 - Google Patents

トークンパッシング方式のlan装置

Info

Publication number
JP2724572B2
JP2724572B2 JP1056670A JP5667089A JP2724572B2 JP 2724572 B2 JP2724572 B2 JP 2724572B2 JP 1056670 A JP1056670 A JP 1056670A JP 5667089 A JP5667089 A JP 5667089A JP 2724572 B2 JP2724572 B2 JP 2724572B2
Authority
JP
Japan
Prior art keywords
token
data
cycle
control device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1056670A
Other languages
English (en)
Other versions
JPH02235456A (ja
Inventor
繁美 田辺
利美 松浦
久雄 外山
吉朗 田坂
典雄 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP1056670A priority Critical patent/JP2724572B2/ja
Publication of JPH02235456A publication Critical patent/JPH02235456A/ja
Application granted granted Critical
Publication of JP2724572B2 publication Critical patent/JP2724572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はトークンパッシング方式のローカルエリアネ
ットワーク(以下LANという)装置に関し、特に各装置
での情報交換を目的として使用される黒板式メモリを有
するLAN装置に関するものである。
〔従来の技術〕
従来ファクトリーオートメーション等の分野において
は複数の制御機器が分散して配置され、これらの制御機
器間をバスや通信路で接続して製造ラインを動作させる
ようにしている。このような制御機器間の協調をとるた
めにいわゆる黒板式のメモリを有するLAN装置が知られ
ている(特開昭62−254545号)。黒板式メモリとは夫々
の制御装置に設けられ、バスに接続された全ての制御装
置が出力する情報を保持する領域を有するメモリであっ
て、各制御装置から送られてくる情報をこのメモリの各
装置に対応した領域に保持させることによってどの制御
装置でも全ての制御装置の必要な情報が必要なときに得
られるようにしたものである。このように黒板式メモリ
を有するバス接続されたLAN装置においては、各制御装
置は順次一斉同報の形で自装置の情報を送信し、その他
の制御装置はこれを受信してメモリに保持するようにし
ており、順次この動作を行い全ての制御装置が一斉同報
を終了した時点を1サイクルとして、このサイクルを繰
り返すことによって各装置の黒板式メモリをリフレッシ
ュしている。各制御装置ではリフレッシュされた後の黒
板式メモリのデータを用いて種々の制御を行うためにそ
の終了時点を検出することが必要となる。従来のLAN装
置では、最後の制御装置の一斉同報の終了時点を検出し
て各制御装置が夫々黒板式メモリのリフレッシュが終了
したかどうかを判別するようにしていた。
〔発明が解決しようとする課題〕
しかるにこのような従来の黒板式メモリを有するLAN
装置においては、各制御装置が夫々別個にメモリリフレ
ッシュの終了時点を検出するようにしている。従って各
制御装置で1サイクルの終了を判断する回路やソフトウ
エアが必要となり、構造が複雑となったりCPUの負荷が
大きくなるという欠点があった。又最後の制御装置の一
斉同報にノイズがのればリフレッシュサイクルの終了を
判断できない制御装置が生じる恐れがあるという欠点も
あった。
本発明はこのような従来の黒板式メモリを用いたLAN
装置の問題点に鑑みてなされたものであってリフレッシ
ュサイクルの終了を特定の装置で管理することによって
リフレッシュサイクルの終了時点の判別に伴う問題点を
解決することを技術的課題とする。
〔課題を解決するための手段〕
本発明は複数の制御装置1と管理装置2とがバス3に
接続されたトークンパッシング方式のLAN装置であっ
て、第1図に示すように、各制御装置は、バスに接続さ
れた全ての装置から伝送されるデータを夫々保持する領
域を有する黒板式メモリ4と、トークン論理リングの先
行装置からのトークンの受信後バスに接続された他の制
御装置に黒板式メモリの自装置に相当するデータを伝送
し、後続の制御装置にトークンを送出するデータ送出手
段5と、他の制御装置より与えられるトークンを受信す
るトークン受信手段6と、他の制御装置より与えられる
データを受信してして黒板式メモリの該当領域に書込む
データ受信手段7と、データ受信手段よりサイクル終了
が伝えられたときに黒板式メモリのデータを保持するメ
モリ8と、を有するものであり、管理装置は、トークン
受信に基づきリフレッシュサイクルの終了を監視するサ
イクル終了監視手段9と、サイクル終了の検出後接続さ
れている制御装置にリフレッシュサイクルの終了を伝送
するサイクル終了伝送手段と、を有することを特徴とす
るものである。
〔作用〕
このような特徴を有する本発明によれば、LAN装置に
接続されている各制御装置の黒板式メモリのリフレッシ
ュは管理装置でトークンを送出することによって開始
し、トークンが戻ってきたときにメモリのリフレッシュ
が終了したものとしてサイクル終了伝送手段より終了信
号を各制御装置に一斉同報で与えている。こうすれば各
制御装置は一定時間内に黒板式メモリのデータを他のメ
モリに取込むことによってリフレッシュ終了後のデータ
を用いて夫々の制御を行うようにしている。
〔発明の効果〕
そのため本発明によれば、各制御装置で黒板式メモリ
のリフレッシュサイクルが終了したことを判別する必要
がなくなり、そのための回路が不要となる。又ソフトウ
エアでリフレッシュの終了を検知する必要もなく、ソフ
トウエアの負荷が減ることとなり本来の制御機能の能力
を向上させることが可能となる。更に1サイクルの終了
を1つの管理装置で判断するようにしているため、各制
御装置で1サイクルの終了を誤って判断する危険性が少
なくなり、全ての制御装置において安定した一定の周期
性が得られることとなる。又リフレッシュの終了後黒板
式メモリのデータを他のメモリに取込むようにしている
ため、各制御装置のアプリケーションプログラムが作成
し易くなり、夫々の制御装置での誤動作を防ぐことがで
きるという効果も得られる。
〔実施例の説明〕
第2図は制御装置と管理装置の構成を示すブロック
図、第3図は本発明の一実施例によるトークンパッシン
グ方式のLAN装置の論理リングを示す図である。これら
の図において制御装置11〜17及び管理装置18がバス3に
共通接続されている。制御装置11〜17及び領域装置18は
同一の構成を有しているので、制御装置11についてその
構造を更に詳細に説明する。第2図において制御装置11
はドライバ/レシーバ21と与えられた伝送フレームの妥
当性をチェックし通信プロトコロルの制御を行うプロト
コルハンドラ22を有しており、プロトコルハンドラ22が
内部のバスライン23に接続される。又各制御装置は中央
演算装置(以下CPUという)24を有しており、バスライ
ン23には前述した黒板式メモリ4とダイレクトメモリア
クセス(以下DMAという)25が接続され、更にアプリケ
ーション実行用のユーザメモリ7が接続される。黒板式
メモリ4は前述のように自装置とこのLANに接続されて
いる他の制御装置より得られる情報を保持する領域を有
する黒板式のメモリであり、斜線で示す部分は自装置か
ら送出する情報を示している。各制御装置は黒板式メモ
リ4のリフレッシュが終了した時点でDMA25によってそ
のメモリの内容をユーザメモリ7に移送する。各制御装
置はユーザメモリ7のデータに基づいて種々のアプリケ
ーションを実行するものである。
制御装置11〜17及び管理装置18は第1図に示すように
バス3に共通接続されているが、トークンの伝送順序は
第3図に示すように定められている。第3図は管理装置
18から送出されたトークンが順次制御装置11〜17に与え
られ、制御装置17から管理装置18にトークンが返される
状態を示す論理リングの図である。制御装置11〜17及び
管理装置18にはトークンが与えられる先行装置及びトー
クンを送出する後続装置のアドレスが保持されている。
次に本実施例の動作について第4,5図のフローチャー
ト及び第6図のタイムチャートを参照しつつ説明する。
まず管理装置18では時刻t1より動作を開始すると自装置
からのデータを送信する(ステップ31)。そしてトーク
ンローテーションタイマをスタートさせ、トークンを次
の制御装置、即ち制御装置11へ転送する(ステップ32,3
3)。そしてステップ34〜36においてトークンが戻って
きたかどうか、トークンローテーションタイマがタイム
アップしたかどうか及び他の装置より一斉同報が得られ
たかどうかをチェックする。
一方通常の制御装置では第5図に示すようにステップ
41〜43においてトークンを受け取るか又は管理装置18を
除く他の制御装置や管理装置18から一斉同報があったか
どうかをチェックする。例えば制御装置11がトークンを
受け取った場合には、第6図(b)に示すようにステッ
プ44に進んで自局の黒板式メモリ4に保持されているデ
ータをバス3上に送出して同時に他の全ての局に伝送す
る。そしてステップ45に進みトークンを次の装置、本実
施例では制御装置12に送る(時刻t3)。又他の制御装置
からのデータの一斉同報があればステップ42からステッ
プ46に進んでその局に対応する黒板式メモリの領域に送
られてきたデータを転送してステップ41〜43のルーブに
戻る。こうすれば第6図(a)〜(d)に示すように順
次トークンを受け取り自装置のデータを他の全ての制御
装置及び管理装置に一斉同報することとなり、各局の黒
板式メモリ4がリフレッシュされることとなる。さて時
刻t6に制御装置17が一斉同報を終えて管理装置18をトー
クンに送出すると、管理装置18はステップ34においてト
ークンを受け取る。そしてステップ38に進んで第6図
(a)の時刻t7〜t8に示すように1サイクルの終了を一
斉同報する。そして黒板式メモリ4からDMAによってユ
ーザメモリ7にデータを瞬時に転送する(ステップ3
9)。この時間帯t9〜t10の間は第6図(e)に示すよう
にユーザが作成したアプリケーションプログラムからユ
ーザメモリ7のアクセスが禁止される。このとき同時に
黒板式メモリ4の次局に対応する領域に新たなデータを
書込むようにしてもよい。ここで管理装置18はステップ
32〜35においてサイクル終了を検知するサイクル終了監
視手段8の機能を達成しており、ステップ38において1
サイクルの終了を伝送するサイクル終了伝送手段9の機
能を達成している。そしてステップ40においてタイマの
タイムアップを待受け、次のサイクルにおいて再びステ
ップ31に戻り自局からのデータを伝送する。
又各制御装置11〜17では管理装置18からの一斉同報が
あればステップ43からステップ47に進んで同様にしてDM
Aにより黒板式メモリ4からユーザメモリ7に転送す
る。そしてステップ41から43のループに戻って同様の処
理を繰り返す。
尚本実施例は管理装置18自体も黒板式メモリを有し、
管理装置も特定のアプリケーションプログラムを実行す
るように構成しているが、管理装置はトークンを送出し
メモリリフレッシュの終了のみを検知してその終了を一
斉同報で他の制御装置に送出するものとすることもでき
る。又本実施例では各制御装置に黒板式メモリとアプリ
ケーションを実行するためのユーザメモリとを有するよ
うにしている。こうすればリフレッシュサイクル終了直
後の一定時期を除いて他の全ての時期はユーザプログラ
ムからユーザメモリを自由にアクセスすることができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例によるトークンパッシング方
式のLAN装置の全体構成を示す図、第2図は管理装置及
び各制御装置の構成を示すブロック図、第3図は本実施
例のLAN装置のトークンの論理リングを示す図、第4図
は管理装置の動作を示すフローチャート、第5図は他の
制御装置の動作を示すフローチャート、第6図はその動
作を示すタイムチャートである。 1,11〜17……制御装置、2,18……管理装置、3……バ
ス、4……黒板式メモリ、5……データ送出手段、6…
…トークン受信手段、7……データ受信手段、8……メ
モリ、9……サイクル終了監視手段、10……サイクル終
了伝送手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田坂 吉朗 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 吉川 典雄 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (56)参考文献 特開 昭63−310242(JP,A) 特開 昭61−150436(JP,A) 特開 昭60−246147(JP,A) 特開 平2−60340(JP,A) 特開 昭62−254545(JP,A) 特開 昭58−18740(JP,A) 特開 昭59−161953(JP,A) 特開 昭59−33953(JP,A) 特開 昭61−98045(JP,A) SYSMAC LINK 開発システ ム編,加藤哲夫他,OMRON TEC HNICS 第30巻 第1号 PP.26 −32

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の制御装置と管理装置とがバスに接続
    されたトークンパッシング方式のLAN装置であって、 各制御装置は、バスに接続された全ての装置から伝送さ
    れるデータを夫々保持する領域を有する黒板式メモリ
    と、トークン論理リングの先行装置からのトークンの受
    信後バスに接続された他の制御装置に前記黒板式メモリ
    の自装置に相当するデータを伝送し、後続の制御装置に
    トークンを送出するデータ送出手段と、他の制御装置よ
    り与えられるトークンを受信するトークン受信手段と、
    他の制御装置より与えられるデータを受信して前記黒板
    式メモリの該当領域に書込むデータ受信手段と、前記デ
    ータ受信手段よりサイクル終了が伝えられたときに前記
    黒板式メモリのデータを保持するメモリと、を有するも
    のであり、 前記管理装置は、トークン受信に基づきリフレッシュサ
    イクルの終了を監視するサイクル終了監視手段と、サイ
    クル終了の検出後接続されている制御装置にリフレッシ
    ュサイクルの終了を伝送するサイクル終了伝送手段と、
    を有するものであることを特徴とするトークンパッシン
    グ方式のLAN装置。
JP1056670A 1989-03-08 1989-03-08 トークンパッシング方式のlan装置 Expired - Fee Related JP2724572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1056670A JP2724572B2 (ja) 1989-03-08 1989-03-08 トークンパッシング方式のlan装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1056670A JP2724572B2 (ja) 1989-03-08 1989-03-08 トークンパッシング方式のlan装置

Publications (2)

Publication Number Publication Date
JPH02235456A JPH02235456A (ja) 1990-09-18
JP2724572B2 true JP2724572B2 (ja) 1998-03-09

Family

ID=13033855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1056670A Expired - Fee Related JP2724572B2 (ja) 1989-03-08 1989-03-08 トークンパッシング方式のlan装置

Country Status (1)

Country Link
JP (1) JP2724572B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664022B2 (ja) * 2004-08-24 2011-04-06 株式会社横須賀テレコムリサーチパーク ネットワーク構築するための機器、ネットワーク構築方法、及びネットワーク構築プログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SYSMAC LINK 開発システム編,加藤哲夫他,OMRON TECHNICS 第30巻 第1号 PP.26−32

Also Published As

Publication number Publication date
JPH02235456A (ja) 1990-09-18

Similar Documents

Publication Publication Date Title
JP2596569B2 (ja) ネットワーク通信方法
EP0435037B1 (en) Master slave industrial token passing network
JP2724572B2 (ja) トークンパッシング方式のlan装置
JP2745464B2 (ja) トークンパッシング方式のlan装置
JPS5822893B2 (ja) デ−タハイウエイシステムの回線制御方式
JP3501650B2 (ja) プログラマブルコントローラネットワークシステム
JP3388246B2 (ja) プログラマブル・コントローラのリモートi/oシステム
JP2839384B2 (ja) プログラマブルコントローラ
JPH0358217B2 (ja)
JP2919584B2 (ja) ネットワークシステム及びデータ伝送制御装置
JP2559740B2 (ja) データ伝送方法
JPH01192239A (ja) 通信回線におけるポーリング方式
JPH0575622A (ja) 優先度付き緊急通信制御方式
JPS62190947A (ja) サイクリツク伝送システム
JPH01161562A (ja) データ転送網のデータ再送方式
JPH0764472A (ja) プログラマブルコントローラのリモートi/oシステム
JPH0238528Y2 (ja)
JPH02228143A (ja) トークンパッシングバス方式のlan装置
JP3047626B2 (ja) 通信制御装置
JPH01258521A (ja) 同報通信方式
JPS6121023B2 (ja)
JPH057206A (ja) トークンパツシング方式のlan
JPH04334230A (ja) 通信制御装置
JPH077954B2 (ja) 制御装置
JPH0690237A (ja) データ通信方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees