JP2720695B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2720695B2 JP2720695B2 JP4081795A JP8179592A JP2720695B2 JP 2720695 B2 JP2720695 B2 JP 2720695B2 JP 4081795 A JP4081795 A JP 4081795A JP 8179592 A JP8179592 A JP 8179592A JP 2720695 B2 JP2720695 B2 JP 2720695B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- video signal
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明はビデオディスクプレーヤ
ーなどに用いられるフィールドの相関を利用して映像信
号のノイズを除去するノイズリデューサと、映像信号の
時間軸変動を除去するＴＢＣ（Time Base Corrector）
と呼ばれる時間軸変動除去回路を組み合わせた映像信号
処理装置に関するものである。
ーなどに用いられるフィールドの相関を利用して映像信
号のノイズを除去するノイズリデューサと、映像信号の
時間軸変動を除去するＴＢＣ（Time Base Corrector）
と呼ばれる時間軸変動除去回路を組み合わせた映像信号
処理装置に関するものである。
【０００２】
【従来の技術】近年、ビデオディスクプレーヤ等の映像
信号を扱う機器の高画質化が望まれ、時間軸変動を除去
するＴＢＣと、効果的にノイズを除去するためのノイズ
リデューサに対する要望が高まっている。以下、図４を
参照して、従来のＴＢＣ及びそれと組み合わせたノイズ
リデューサについて説明する。
信号を扱う機器の高画質化が望まれ、時間軸変動を除去
するＴＢＣと、効果的にノイズを除去するためのノイズ
リデューサに対する要望が高まっている。以下、図４を
参照して、従来のＴＢＣ及びそれと組み合わせたノイズ
リデューサについて説明する。
【０００３】３０は映像信号の時間軸誤差を除去するた
めのＴＢＣである。時間軸変動を有する映像信号はＡ／
Ｄ変換器１３でディジタル信号に変換され、メモリ１５
に書き込まれる。このときＡ／Ｄ変換器１３で変換され
た映像信号の時間軸誤差が時間軸誤差検出回路３７で検
出され、その誤差で書き込みクロック発生回路１４が制
御される。その結果、誤差に追従したクロックで映像信
号はＡ／Ｄ変換され、メモリ１５に書き込まれる。書き
込まれた映像信号を固定のクロックで読み出せば時間軸
誤差の除去された映像信号が得られるが、書き込みクロ
ックはフィードバック制御で作られるため映像信号の時
間軸誤差に完全には追従できないので、時間軸変動が残
る。そこで、読み出しの際に読み出しクロック発生回器
３５の位相を制御して、書き込み時に残留した時間軸変
動分をフィードホワード制御で除去する。
めのＴＢＣである。時間軸変動を有する映像信号はＡ／
Ｄ変換器１３でディジタル信号に変換され、メモリ１５
に書き込まれる。このときＡ／Ｄ変換器１３で変換され
た映像信号の時間軸誤差が時間軸誤差検出回路３７で検
出され、その誤差で書き込みクロック発生回路１４が制
御される。その結果、誤差に追従したクロックで映像信
号はＡ／Ｄ変換され、メモリ１５に書き込まれる。書き
込まれた映像信号を固定のクロックで読み出せば時間軸
誤差の除去された映像信号が得られるが、書き込みクロ
ックはフィードバック制御で作られるため映像信号の時
間軸誤差に完全には追従できないので、時間軸変動が残
る。そこで、読み出しの際に読み出しクロック発生回器
３５の位相を制御して、書き込み時に残留した時間軸変
動分をフィードホワード制御で除去する。
【０００４】このようにして、メモリ１５から読み出さ
れた映像信号をＤ／Ａ変換すれば時間軸変動のない映像
信号が得られるが、この例では映像信号のＳ／Ｎを改善
するために、さらに縦続にノイズリデューサ３１を接続
する。ノイズリデューサ３１はディジタルで処理するの
で、Ｄ／Ａ変換器３６はこの後に接続されている。
れた映像信号をＤ／Ａ変換すれば時間軸変動のない映像
信号が得られるが、この例では映像信号のＳ／Ｎを改善
するために、さらに縦続にノイズリデューサ３１を接続
する。ノイズリデューサ３１はディジタルで処理するの
で、Ｄ／Ａ変換器３６はこの後に接続されている。
【０００５】ノイズリデューサ３１において、メモリ１
５からの映像信号は減算器２に入力された後、遅延回路
７で１フィールド期間遅延される。遅延された信号は減
算器５で入力と減算され、リミッタ２１を通って減算器
２に帰還する。減算器５の出力はノイズリデューサ３１
の出力の１フィールド遅延した信号と入力映像信号との
差信号、すなわち、相関信号である。リミッタ21は信号
が小さいときだけ通過するので、相関のないときには帰
還されず、残像を抑圧してＳ／Ｎを改善できる。最後
に、ノイズリデューサ３１の出力はＤ／Ａ変換器３６で
Ｄ／Ａ変換され出力される。
５からの映像信号は減算器２に入力された後、遅延回路
７で１フィールド期間遅延される。遅延された信号は減
算器５で入力と減算され、リミッタ２１を通って減算器
２に帰還する。減算器５の出力はノイズリデューサ３１
の出力の１フィールド遅延した信号と入力映像信号との
差信号、すなわち、相関信号である。リミッタ21は信号
が小さいときだけ通過するので、相関のないときには帰
還されず、残像を抑圧してＳ／Ｎを改善できる。最後
に、ノイズリデューサ３１の出力はＤ／Ａ変換器３６で
Ｄ／Ａ変換され出力される。
【０００６】ノイズリデューサの例は、「画像のディジ
タル信号処理」（日刊工業新聞社，吹抜敬彦著）Ｐ１１
５〜Ｐ１１８に示されている。
タル信号処理」（日刊工業新聞社，吹抜敬彦著）Ｐ１１
５〜Ｐ１１８に示されている。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ノイズリデューサ３１で処理された信号
をＤ／Ａ変換する際に位相変調されたクロックでＤ／Ａ
変換することになるが、位相変調はＡ／Ｄ変換器１３に
入力された映像信号の時間軸変動に従って読み出しクロ
ック３５を制御して発生させているため、ノイズリデュ
ーサ３１で処理された映像信号の時間軸変動に対応して
いないので、位相変調によって逆に時間軸変動を増やし
てしまうという欠点があった。
来の構成では、ノイズリデューサ３１で処理された信号
をＤ／Ａ変換する際に位相変調されたクロックでＤ／Ａ
変換することになるが、位相変調はＡ／Ｄ変換器１３に
入力された映像信号の時間軸変動に従って読み出しクロ
ック３５を制御して発生させているため、ノイズリデュ
ーサ３１で処理された映像信号の時間軸変動に対応して
いないので、位相変調によって逆に時間軸変動を増やし
てしまうという欠点があった。
【０００８】本発明は上記従来の問題点を解決するもの
で、読み出しクロックを位相変調してフィードホワード
補正により高性能な時間軸変動除去を行うＴＢＣに、さ
らにノイズリデューサを効果的に縦続に接続できる映像
信号処理装置を提供することを目的とする。
で、読み出しクロックを位相変調してフィードホワード
補正により高性能な時間軸変動除去を行うＴＢＣに、さ
らにノイズリデューサを効果的に縦続に接続できる映像
信号処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の映像信号処理装置は、ディジタルに変換され
た映像信号の水平ブランキング期間にその映像信号の時
間軸誤差情報を付加する誤差データ付加回路と、前記誤
差データ付加回路で時間軸誤差情報が付加された映像信
号をｎ（ｎは自然数）フィールド遅延させ、入力に帰還
させて信号の平滑化を行い、帰還時の帰還係数を前記時
間軸誤差情報の付加されている期間とそれ以外の期間で
切り換えるノイズリデューサと、前記ノイズリデューサ
の出力をアナログ信号に変換するＤ／Ａ変換器と、前記
ノイズリデューサの出力から前記ノイズリデューサで処
理された時間軸誤差情報を分離するデータ分離回路と、
前記データ分離回路の出力に従ってクロックの位相が変
調され、そのクロックが前記Ｄ／Ａ変換器に供給される
クロック発生回路とを有している。
に本発明の映像信号処理装置は、ディジタルに変換され
た映像信号の水平ブランキング期間にその映像信号の時
間軸誤差情報を付加する誤差データ付加回路と、前記誤
差データ付加回路で時間軸誤差情報が付加された映像信
号をｎ（ｎは自然数）フィールド遅延させ、入力に帰還
させて信号の平滑化を行い、帰還時の帰還係数を前記時
間軸誤差情報の付加されている期間とそれ以外の期間で
切り換えるノイズリデューサと、前記ノイズリデューサ
の出力をアナログ信号に変換するＤ／Ａ変換器と、前記
ノイズリデューサの出力から前記ノイズリデューサで処
理された時間軸誤差情報を分離するデータ分離回路と、
前記データ分離回路の出力に従ってクロックの位相が変
調され、そのクロックが前記Ｄ／Ａ変換器に供給される
クロック発生回路とを有している。
【００１０】
【作用】本発明は上記の構成により、ＴＢＣの後にノイ
ズリデューサを直接接続した後、Ｄ／Ａ変換する際のク
ロックを位相変調して時間軸変動の効果的な除去と映像
信号のＳ／Ｎ改善を実現できる。
ズリデューサを直接接続した後、Ｄ／Ａ変換する際のク
ロックを位相変調して時間軸変動の効果的な除去と映像
信号のＳ／Ｎ改善を実現できる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１２】図１は本発明の第１の実施例における映像
信号処理装置の構成を示すブロック図である。図１にお
いて、入力された映像信号はＴＢＣ１２で時間軸変動が
除去される。ＴＢＣ１２の動作は従来例のＴＢＣ３０と
同じであるが、異なるのはメモリ１５の読み出しクロッ
クが読み出しクロック発生回路９で発生されることと、
誤差データ付加回路１７を設けていることである。
信号処理装置の構成を示すブロック図である。図１にお
いて、入力された映像信号はＴＢＣ１２で時間軸変動が
除去される。ＴＢＣ１２の動作は従来例のＴＢＣ３０と
同じであるが、異なるのはメモリ１５の読み出しクロッ
クが読み出しクロック発生回路９で発生されることと、
誤差データ付加回路１７を設けていることである。
【００１３】誤差データ付加回路１７は時間軸誤差検出
回路１６で検出された時間軸誤差データを映像信号の水
平ブランキング期間にデータとして付加する回路であ
る。図２に時間軸誤差データの付加された映像信号波形
の例を示す。時間軸誤差データは水平同期信号期間に一
定期間すげ換えた形で付加されていて、そのレベルが時
間軸誤差を示している。次に、このように時間軸誤差デ
ータの付加された映像信号はノイズリデューサ１で処理
される。
回路１６で検出された時間軸誤差データを映像信号の水
平ブランキング期間にデータとして付加する回路であ
る。図２に時間軸誤差データの付加された映像信号波形
の例を示す。時間軸誤差データは水平同期信号期間に一
定期間すげ換えた形で付加されていて、そのレベルが時
間軸誤差を示している。次に、このように時間軸誤差デ
ータの付加された映像信号はノイズリデューサ１で処理
される。
【００１４】ノイズリデューサ１の従来例との違いは２
つのリミッタ３と４を設けていることと、リミッタ３と
４の出力を切り換えるスイッチ回路１１を設けている点
である。スイッチ回路１１はタイミング発生手段６によ
って先に説明した映像信号に付加された時間軸誤差デー
タの期間だけリミッタ３と４を切り換える。例えば、誤
差データ期間をリミッタ４とし、それ以外、すなわち、
映像信号期間をリミッタ３に切り換える。リミッタ３と
４はゲインが異なる。つまり、時間軸誤差データに対し
てもノイズリデューサで処理を行い、その時の帰還係数
を映像信号と変えている。このように処理された時間軸
誤差データを最後にデータ分離回路８で分離し、この誤
差に基づいて読み出しクロック発生回路９のクロックを
位相変調し、そのクロックをＤ／Ａ変換器１０とメモリ
１５に供給する。このような方法でＤ／Ａ変換用のクロ
ックを位相変調する意味について、次に図３を参照して
説明する。
つのリミッタ３と４を設けていることと、リミッタ３と
４の出力を切り換えるスイッチ回路１１を設けている点
である。スイッチ回路１１はタイミング発生手段６によ
って先に説明した映像信号に付加された時間軸誤差デー
タの期間だけリミッタ３と４を切り換える。例えば、誤
差データ期間をリミッタ４とし、それ以外、すなわち、
映像信号期間をリミッタ３に切り換える。リミッタ３と
４はゲインが異なる。つまり、時間軸誤差データに対し
てもノイズリデューサで処理を行い、その時の帰還係数
を映像信号と変えている。このように処理された時間軸
誤差データを最後にデータ分離回路８で分離し、この誤
差に基づいて読み出しクロック発生回路９のクロックを
位相変調し、そのクロックをＤ／Ａ変換器１０とメモリ
１５に供給する。このような方法でＤ／Ａ変換用のクロ
ックを位相変調する意味について、次に図３を参照して
説明する。
【００１５】図３（ａ）は映像信号の時間軸変動を示
し、（ｂ）は時間軸変動のある映像信号を処理した後の
時間軸変動量を説明するための回路である。（ｂ）にお
いて入力信号Ａは遅延回路４０で１Ｈ（Ｈは水平同期期
間）遅延されて加算器４１で加算され、係数回路４２で
１／２されて出力される。このような回路に（ａ）のＡ
で示す時間軸変動を有する映像信号が入力され処理され
たとする。１Ｈ遅延された信号Ｂの時間軸変動も１Ｈ遅
れるので（ａ）のＢに示すような時間軸変動となる。従
って、ＡとＢを平均して得られた信号の時間軸変動は
（ａ）の実線で示すようになる。
し、（ｂ）は時間軸変動のある映像信号を処理した後の
時間軸変動量を説明するための回路である。（ｂ）にお
いて入力信号Ａは遅延回路４０で１Ｈ（Ｈは水平同期期
間）遅延されて加算器４１で加算され、係数回路４２で
１／２されて出力される。このような回路に（ａ）のＡ
で示す時間軸変動を有する映像信号が入力され処理され
たとする。１Ｈ遅延された信号Ｂの時間軸変動も１Ｈ遅
れるので（ａ）のＢに示すような時間軸変動となる。従
って、ＡとＢを平均して得られた信号の時間軸変動は
（ａ）の実線で示すようになる。
【００１６】ところで、映像信号の時間軸変動は（ａ）
に示すように連続的に変化するが、映像信号から時間軸
変動を検出できるのはバースト信号か水平同期信号に限
られる。つまり、１Ｈに１回だけ検出できる。丸印はこ
の検出点を示している。この図から判るように（ｂ）の
回路を通った信号の検出点における時間軸変動量は、入
力信号の検出点における時間軸変動量とその１Ｈ前の検
出点の時間軸変動量の平均である。ところが本発明では
図２で説明したように映像信号の水平同期期間に時間軸
誤差データを重畳しているため、（ｂ）の回路を通せば
自動的に時間軸データも映像信号と同時に処理される。
すなわち、（ｂ）の回路の出力の時間軸誤差データはそ
の映像信号の時間軸変動に対応している。
に示すように連続的に変化するが、映像信号から時間軸
変動を検出できるのはバースト信号か水平同期信号に限
られる。つまり、１Ｈに１回だけ検出できる。丸印はこ
の検出点を示している。この図から判るように（ｂ）の
回路を通った信号の検出点における時間軸変動量は、入
力信号の検出点における時間軸変動量とその１Ｈ前の検
出点の時間軸変動量の平均である。ところが本発明では
図２で説明したように映像信号の水平同期期間に時間軸
誤差データを重畳しているため、（ｂ）の回路を通せば
自動的に時間軸データも映像信号と同時に処理される。
すなわち、（ｂ）の回路の出力の時間軸誤差データはそ
の映像信号の時間軸変動に対応している。
【００１７】ここまでは図３(b)の回路を例に時間軸変
動量について説明したが、次にノイズリデューサ１を通
したときの処理について説明する。ノイズリデューサ１
の場合も先ほどの回路と基本的には同様に考えることが
できる。しかしながらノイズリデューサ１では、先に説
明したように帰還ループ内にリミッタ回路3と4を設け、
帰還係数を適応的に変化させている。そのため、入力映
像信号の平均化され方は常に変化するので、先ほどの例
のように時間軸誤差データを映像信号と同様の係数で処
理できない。しかしながらノイズリデューサ１は、定性
的には映像信号を平均化させる回路であるので、平均化
されて出力に得られた映像信号の時間軸変動も平均化さ
れる。そこで、実験的に映像信号の帰還係数に対し最適
な時間軸誤差データに対する係数を求め、リミッタ4に
設定しておく。そして、タイミング発生手段６で時間軸
誤差データの帰還だけリミッタ4に切り変えることによ
り時間軸誤差データに対する最適な処理が行われる。こ
のデータをデータ分離回路８で分離して読み出しクロッ
ク発生回路9のクロックを位相変調することで正確なフ
ィードホワード補正が行える。
動量について説明したが、次にノイズリデューサ１を通
したときの処理について説明する。ノイズリデューサ１
の場合も先ほどの回路と基本的には同様に考えることが
できる。しかしながらノイズリデューサ１では、先に説
明したように帰還ループ内にリミッタ回路3と4を設け、
帰還係数を適応的に変化させている。そのため、入力映
像信号の平均化され方は常に変化するので、先ほどの例
のように時間軸誤差データを映像信号と同様の係数で処
理できない。しかしながらノイズリデューサ１は、定性
的には映像信号を平均化させる回路であるので、平均化
されて出力に得られた映像信号の時間軸変動も平均化さ
れる。そこで、実験的に映像信号の帰還係数に対し最適
な時間軸誤差データに対する係数を求め、リミッタ4に
設定しておく。そして、タイミング発生手段６で時間軸
誤差データの帰還だけリミッタ4に切り変えることによ
り時間軸誤差データに対する最適な処理が行われる。こ
のデータをデータ分離回路８で分離して読み出しクロッ
ク発生回路9のクロックを位相変調することで正確なフ
ィードホワード補正が行える。
【００１８】
【発明の効果】以上のように本発明は、水平同期信号に
付加した時間軸誤差データをノイズリデューサで映像信
号と同時に処理し、そのときの時間軸誤差データに対す
る帰還係数を映像信号に対する帰還係数と変え、出力さ
れた映像信号の誤差データに基づきＤ／Ａ変換の際のク
ロックを位相変調して高性能な時間軸変動の除去が行え
る効果がある。
付加した時間軸誤差データをノイズリデューサで映像信
号と同時に処理し、そのときの時間軸誤差データに対す
る帰還係数を映像信号に対する帰還係数と変え、出力さ
れた映像信号の誤差データに基づきＤ／Ａ変換の際のク
ロックを位相変調して高性能な時間軸変動の除去が行え
る効果がある。
【図１】本発明の実施例における映像信号処理装置の構
成を示したブロック図
成を示したブロック図
【図２】同実施例における時間軸誤差データを示した波
形図
形図
【図３】同実施例における演算処理の例と、演算処理さ
れた時間軸誤差を示した波形図とブロック図
れた時間軸誤差を示した波形図とブロック図
【図４】従来の映像信号処理装置の構成を示したブロッ
ク図
ク図
１ ノイズリデューサ ３，４ リミッタ ９ 読み出しクロック発生回路 １２ ＴＢＣ １４ 書き込みクロック発生回路 １５ 時間軸誤差検出回路 １７ 誤差データ付加回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 貴司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小川 伸幸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平１−318374（ＪＰ，Ａ)
Claims (4)
- 【請求項１】ディジタルに変換された映像信号の水平ブ
ランキング期間にその映像信号の時間軸誤差情報を付加
する誤差データ付加回路と、 前記誤差データ付加回路で時間軸誤差情報が付加された
映像信号をｎ（ｎは自然数）フィールド遅延させ、入力
に帰還させて信号の平滑化を行い、帰還時の帰還係数を
前記時間軸誤差情報の付加されている期間とそれ以外の
期間で切り換えるノイズリデューサと、 前記ノイズリデューサの出力をアナログ信号に変換する
Ｄ／Ａ変換器と、 前記ノイズリデューサの出力から前記ノイズリデューサ
で処理された時間軸誤差情報を分離するデータ分離回路
と、 前記データ分離回路の出力に従ってクロックの位相が変
調され、そのクロックが前記Ｄ／Ａ変換器に供給される
クロック発生回路と、を具備する映像信号処理装置。 - 【請求項２】ノイズリデューサは、 入力信号から第２の信号を減算する第１の減算回路と、 前記第１の減算回路の出力をｎ（ｎは自然数）フィール
ド遅延させる遅延回路と、 前記遅延回路の出力から入力信号を減算する第２の減算
回路と、 前記減算回路の出力の小さいときだけ信号を通過させそ
のゲインが異なる第１と第２のリミッタ回路と、 前記第１と第２のリミッタ回路の出力を切り換え、前記
第１の減算回路に前記第２の信号として与えるスイッチ
回路と、を具備する請求項１記載の映像信号処理装置。 - 【請求項３】入力された映像信号をＡ／Ｄ変換するＡ／
Ｄ変換器と、 前記Ａ／Ｄ変換器の出力が書き込まれ、書き込みとは独
立したクロックでデータを読み出せるメモリと、 前記A/D変換器でＡ／Ｄ変換された映像信号の時間軸誤
差を検出する時間軸誤差検出器と、 前記時間軸誤差検出器の出力で制御され、前記Ａ／Ｄ変
換器への入力映像信号の時間軸変動に追従した前記メモ
リへの書き込みクロックを発生する書き込みクロック発
生回路と、 前記時間軸誤差検出器で検出された時間軸誤差を前記メ
モリから読み出された映像信号の水平同期期間に付加す
る誤差データ付加回路と、 前記誤差データ付加回路で時間軸誤差情報が付加された
映像信号をｎ（ｎは自然数）フィールド遅延させ、入力
に帰還させて信号の平滑化を行い、帰還時の帰還係数を
前記時間軸誤差情報の付加されている期間とそれ以外の
期間で切り換えるノイズリデューサと、 前記ノイズリデューサの出力をアナログ信号に変換する
Ｄ／Ａ変換器と、 前記ノイズリデューサの出力から前記ノイズリデューサ
で処理された時間軸誤差情報を分離するデータ分離回路
と、 前記データ分離回路の出力に従ってクロックの位相が変
調され、前記Ｄ／Ａ変換器と前記メモリの読み出しクロ
ックとして供給されるクロック発生回路と、を具備する
映像信号処理装置。 - 【請求項４】ノイズリデューサは、 入力信号から第２の信号を減算する第１の減算回路と、 前記第１の減算回路の出力をｎ（ｎは自然数）フィール
ド遅延させる遅延回路と、 前記遅延回路の出力から入力信号を減算する第２の減算
回路と、 前記減算回路の出力の小さいときだけ信号を通過させそ
のゲインが異なる第１と第２のリミッタ回路と、 前記第１と第２のリミッタ回路の出力を切り換え、前記
第１の減算回路に前記第２の信号として与えるスイッチ
回路と、を具備する請求項３記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081795A JP2720695B2 (ja) | 1992-04-03 | 1992-04-03 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081795A JP2720695B2 (ja) | 1992-04-03 | 1992-04-03 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05284460A JPH05284460A (ja) | 1993-10-29 |
| JP2720695B2 true JP2720695B2 (ja) | 1998-03-04 |
Family
ID=13756431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081795A Expired - Fee Related JP2720695B2 (ja) | 1992-04-03 | 1992-04-03 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720695B2 (ja) |
-
1992
- 1992-04-03 JP JP4081795A patent/JP2720695B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05284460A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987491A (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| JP2720695B2 (ja) | 映像信号処理装置 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JP2868456B2 (ja) | スキュー補償及び雑音除去用の映像信号処理装置 | |
| JP3053493B2 (ja) | 学習型映像信号時間軸補正装置 | |
| JP2725382B2 (ja) | Ｖｔｒの色信号ノイズ除去装置 | |
| JPH10200788A (ja) | 輪郭補正回路 | |
| JPH05316468A (ja) | ノイズリデューサ | |
| JP2553795B2 (ja) | ベロシティエラー検出装置 | |
| JPS58158002A (ja) | アナログ信号の波形補正回路 | |
| JP2983775B2 (ja) | エラー修正及び雑音抑制兼用回路 | |
| JP2553794B2 (ja) | ベロシティエラー検出装置 | |
| JPH07131814A (ja) | 輪郭改善回路 | |
| JP2001352561A (ja) | ビデオ信号処理装置 | |
| JPH0448886A (ja) | タイムベースコレクタ | |
| JP2006109133A (ja) | 増幅制御装置 | |
| JP2003046806A (ja) | 映像信号記録装置及び映像信号処理装置 | |
| JPS62142484A (ja) | 映像信号再生装置 | |
| JPH05336402A (ja) | 信号処理回路 | |
| JPH11275601A (ja) | クロマ信号処理装置 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPS62140572A (ja) | 映像信号再生装置 | |
| JPH04230197A (ja) | 自動彩度調整回路 | |
| JPH0420092A (ja) | 映像信号記録再生装置 | |
| JPH09261597A (ja) | ジッター検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |