JP2718978B2 - データ伝送方式 - Google Patents
データ伝送方式Info
- Publication number
- JP2718978B2 JP2718978B2 JP1050814A JP5081489A JP2718978B2 JP 2718978 B2 JP2718978 B2 JP 2718978B2 JP 1050814 A JP1050814 A JP 1050814A JP 5081489 A JP5081489 A JP 5081489A JP 2718978 B2 JP2718978 B2 JP 2718978B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- correlation
- data
- signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Radar Systems Or Details Thereof (AREA)
- Near-Field Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、スペクトラム拡散通信技術を用いて分離配
置されたユニット間で非接触によりデータ伝送を行なう
データ伝送方式に関する。
置されたユニット間で非接触によりデータ伝送を行なう
データ伝送方式に関する。
［従来技術］ 近年、ファクトリー・オートメーション・システム
（FAシステム）の実用化に伴い、マシニングセンタ等の
コントローラで使用する加工プログラムや加工データ等
をワークを装着したパレットに設けたメモリモジュール
に格納し、パレットをマシニングセンタに搬入する際
に、メモリモジュールの内容を自動的に読取ってコント
ローラにロードすることが考えられる。
（FAシステム）の実用化に伴い、マシニングセンタ等の
コントローラで使用する加工プログラムや加工データ等
をワークを装着したパレットに設けたメモリモジュール
に格納し、パレットをマシニングセンタに搬入する際
に、メモリモジュールの内容を自動的に読取ってコント
ローラにロードすることが考えられる。
このようなFAシステムを対象としたデータ伝送方式
は、非接触伝送方式とすることが望ましく、そのため電
波方式、光結合方式及び電磁誘導結合方式の３種が提案
されている。
は、非接触伝送方式とすることが望ましく、そのため電
波方式、光結合方式及び電磁誘導結合方式の３種が提案
されている。
しかし、電波方式はマイクロ波を使用することから反
射等の問題により周辺機器の設置条件に制約があり、光
結合方式にあっては油やホコリにより汚れの問題があ
り、その結果、近年にあっては、FAシステムという使用
環境の厳しい場所で安定して使用可能な電磁誘導結合方
式が注目されている。
射等の問題により周辺機器の設置条件に制約があり、光
結合方式にあっては油やホコリにより汚れの問題があ
り、その結果、近年にあっては、FAシステムという使用
環境の厳しい場所で安定して使用可能な電磁誘導結合方
式が注目されている。
ところが、２つのユニットに設けた誘導コイルを近づ
けて行なう電磁誘導結合方式にあっては、所謂トランス
結合であることから距離の３乗に反比例して磁力が低下
し、その結果、コイル間隔を数ミリ以下に抑えなければ
外来ノイズの多い工場内での安定したデータ通信を保証
できず、２つのユニットを数ミリ程度に近づけなければ
ならない点で伝送距離を長くできる電波方式及び光結合
方式に対する大きなネックとなり、実用化が遅れる原因
となっている。
けて行なう電磁誘導結合方式にあっては、所謂トランス
結合であることから距離の３乗に反比例して磁力が低下
し、その結果、コイル間隔を数ミリ以下に抑えなければ
外来ノイズの多い工場内での安定したデータ通信を保証
できず、２つのユニットを数ミリ程度に近づけなければ
ならない点で伝送距離を長くできる電波方式及び光結合
方式に対する大きなネックとなり、実用化が遅れる原因
となっている。
そこで本願発明者にあっては、スペクトラム拡散通信
技術を電磁誘導結合方式に適用して伝送ギャップ間隔を
飛躍的に拡大させる方式を提案している（特願昭63−21
5472号等）。
技術を電磁誘導結合方式に適用して伝送ギャップ間隔を
飛躍的に拡大させる方式を提案している（特願昭63−21
5472号等）。
例えば送信側に２種のＭ系列発生器を準備し、データ
ビット0,1に応じて異なるＭ系列信号を送信する。受信
側では、送信側の２つのＭ系列信号を基準値としてメモ
リに記憶しておき、受信信号を所定周期でサンプリング
した後に順次２つのＭ系列基準値のそれぞれとの間で並
列的に相関計算を行ない、それぞれの相関値を比較する
と、受信信号と基準値の系列が一致して自己相関による
ピーク値が得られた時の相関値の方が大きいため、その
基準値を対応したデータビットは０又は１を出力するよ
うにしている。
ビット0,1に応じて異なるＭ系列信号を送信する。受信
側では、送信側の２つのＭ系列信号を基準値としてメモ
リに記憶しておき、受信信号を所定周期でサンプリング
した後に順次２つのＭ系列基準値のそれぞれとの間で並
列的に相関計算を行ない、それぞれの相関値を比較する
と、受信信号と基準値の系列が一致して自己相関による
ピーク値が得られた時の相関値の方が大きいため、その
基準値を対応したデータビットは０又は１を出力するよ
うにしている。
［発明が解決しようとする課題］ ところで、このような２種のＭ系列信号を用いて自己
相関の有無を計算するデータ伝送方式にあっては、２つ
のＭ系列信号の間で配列が一致した時の相関値に対し信
号配列が１つでもずれたときの相関値は極めて小さくな
り（2N−１のＭ系列では−1/2N−１）、基準値と同一の
Ｍ系列の受信信号に対するS/N比は極めて高い。
相関の有無を計算するデータ伝送方式にあっては、２つ
のＭ系列信号の間で配列が一致した時の相関値に対し信
号配列が１つでもずれたときの相関値は極めて小さくな
り（2N−１のＭ系列では−1/2N−１）、基準値と同一の
Ｍ系列の受信信号に対するS/N比は極めて高い。
しかし、基準値とは異なるＭ系列の受信信号について
は、２種のＭ系列信号の相関計算であることから、どの
ような相関値が出るかは系列位置により様々であり、自
己相関におけるS/N比が保証されない。
は、２種のＭ系列信号の相関計算であることから、どの
ような相関値が出るかは系列位置により様々であり、自
己相関におけるS/N比が保証されない。
またデータビット1,0に対応して２種のＭ系列信号を
発生することからＭ系列発生器が２回路必要となり、回
路構成も複雑になるという問題があった。
発生することからＭ系列発生器が２回路必要となり、回
路構成も複雑になるという問題があった。
本発明は、このような問題点に鑑みてなされたもの
で、単一のＭ系列信号によりデータビット1,0を伝送し
て自己相関によるS/N比を保証すると共に回路構成を簡
単にできるデータ伝送方式を提供することを目的とす
る。
で、単一のＭ系列信号によりデータビット1,0を伝送し
て自己相関によるS/N比を保証すると共に回路構成を簡
単にできるデータ伝送方式を提供することを目的とす
る。
［課題を解決するための手段］ まず本発明は、２つのユニットを有し、一方のユニッ
トからビット転送要求を受ける毎に他方ユニットから１
ビットずつビットデータを伝送するデータ伝送方式を対
象とする。
トからビット転送要求を受ける毎に他方ユニットから１
ビットずつビットデータを伝送するデータ伝送方式を対
象とする。
このようなデータ伝送方式について本発明にあって
は、まずデータビット伝送側のユニットには、データビ
ットの一方の論理、例えばデータビット１に対応して所
定語長（63語長）で且つ規定配列順をもつＭ系列信号
（Mo系列信号）を発生すると共に、データビットの他方
の論理、例えばデータビット０に対応して前記Ｍ系列信
号の中間位置を開始位置（例えば63語長では27語長目）
とした同一Ｍ系列信号を発生するＭ系列発生器を設け
る。
は、まずデータビット伝送側のユニットには、データビ
ットの一方の論理、例えばデータビット１に対応して所
定語長（63語長）で且つ規定配列順をもつＭ系列信号
（Mo系列信号）を発生すると共に、データビットの他方
の論理、例えばデータビット０に対応して前記Ｍ系列信
号の中間位置を開始位置（例えば63語長では27語長目）
とした同一Ｍ系列信号を発生するＭ系列発生器を設け
る。
一方、データビット受信側のユニットには、受信信号
とメモリに基準値として格納された前記Ｍ系列信号との
相関計算を行なう第１のＭ系列相関回路と、受信信号と
メモリに基準値として格納された中間位置を開始位置と
した前記と同一となるＭ系列信号との相関計算を行なう
第２のＭ系列相関回路と、第１と第２のＭ系列相関回路
の出力である相関値の大小比較を行なってデータビット
の論理（０又は１）を判別する判別手段とを設けるよう
にしたものである。
とメモリに基準値として格納された前記Ｍ系列信号との
相関計算を行なう第１のＭ系列相関回路と、受信信号と
メモリに基準値として格納された中間位置を開始位置と
した前記と同一となるＭ系列信号との相関計算を行なう
第２のＭ系列相関回路と、第１と第２のＭ系列相関回路
の出力である相関値の大小比較を行なってデータビット
の論理（０又は１）を判別する判別手段とを設けるよう
にしたものである。
ここでＭ系列発生器は、所定語長に対応したシフト段
数を備えたシフトレジスタ、例えば63語長（26−１）で
は６つのシフト段を備えたシフトレジスタと；シフトレ
ジスタの所定の２つのシフト段の出力の排他論理和（EX
−OR）をとって入力シフト段に供給するゲート回路と；
データビットの一方（ビット１）を伝送する際にシフト
レジスタに所定配列順をもつＭ系列信号を発生するため
の初期値例えば「111111」をロードすると共に、デービ
ットの他方の論理（ビット０）を伝送する際には前記の
初期値「111111」をもつＭ系列信号との相関値のピーク
が最も離れる中央位置付近の初期値で且つ前記初期値と
ビット変化が少ない初期値、例えば「101111」をロード
するロード回路と；で構成される。
数を備えたシフトレジスタ、例えば63語長（26−１）で
は６つのシフト段を備えたシフトレジスタと；シフトレ
ジスタの所定の２つのシフト段の出力の排他論理和（EX
−OR）をとって入力シフト段に供給するゲート回路と；
データビットの一方（ビット１）を伝送する際にシフト
レジスタに所定配列順をもつＭ系列信号を発生するため
の初期値例えば「111111」をロードすると共に、デービ
ットの他方の論理（ビット０）を伝送する際には前記の
初期値「111111」をもつＭ系列信号との相関値のピーク
が最も離れる中央位置付近の初期値で且つ前記初期値と
ビット変化が少ない初期値、例えば「101111」をロード
するロード回路と；で構成される。
［作用］ このような構成を備えた本発明のデータ伝送方式にあ
っては、データビット1,0に対し同一Ｍ系列信号の開始
位置を異ならせて発生することから、同一Ｍ系列の開始
位置を決める初期値のロードをデータビットに応じて切
換選択すればよく、単一のＭ系列発生器で済み、また初
期値が切換えられるビットも最小限になるように初期値
が選択されるため、回路構成を簡単にできる。
っては、データビット1,0に対し同一Ｍ系列信号の開始
位置を異ならせて発生することから、同一Ｍ系列の開始
位置を決める初期値のロードをデータビットに応じて切
換選択すればよく、単一のＭ系列発生器で済み、また初
期値が切換えられるビットも最小限になるように初期値
が選択されるため、回路構成を簡単にできる。
また相関計算は、同一Ｍ系列との自己相関を計算する
だけであり、他のＭ系列との相関計算は行わないため、
系列が一致した時のピーク値に対し系列がずれた時の相
関値を−1/（2N−１）とする自己相関のS/N比が保証で
き、伝送エラーを最小限に抑えることができる。
だけであり、他のＭ系列との相関計算は行わないため、
系列が一致した時のピーク値に対し系列がずれた時の相
関値を−1/（2N−１）とする自己相関のS/N比が保証で
き、伝送エラーを最小限に抑えることができる。
［実施例］ 第１図は本発明の一実施例を示した実施例構成図であ
る。
る。
第１図において、10はリーダ・ライタ、12はメモリモ
ジュールであり、例えばリーダ・ライタ10はFAシステム
におけるマシニングセンタ等に設置され、一方、メモリ
モジュール12はパレットヤードに置かれているワークを
装着したパレットに設けられ、パレットをマシニングセ
ンタに搬入する際にリーダ・ライタ10によりメモリモジ
ュール12に格納された加工プログラムや加工データ等を
読み出してマシニングセンタのコントロール側にロード
するようになる。
ジュールであり、例えばリーダ・ライタ10はFAシステム
におけるマシニングセンタ等に設置され、一方、メモリ
モジュール12はパレットヤードに置かれているワークを
装着したパレットに設けられ、パレットをマシニングセ
ンタに搬入する際にリーダ・ライタ10によりメモリモジ
ュール12に格納された加工プログラムや加工データ等を
読み出してマシニングセンタのコントロール側にロード
するようになる。
リーダ・ライタ10にはリードアクセスまたはライトア
クセスを行なうコントローラ14が設けられ、コントロー
ラ14からメモリモジュール12に対する伝送データは変調
回路16に与えられ、変調回路16で周波数変調され、アン
プ18で増幅された後、送信用の誘導コイル20に供給され
る。
クセスを行なうコントローラ14が設けられ、コントロー
ラ14からメモリモジュール12に対する伝送データは変調
回路16に与えられ、変調回路16で周波数変調され、アン
プ18で増幅された後、送信用の誘導コイル20に供給され
る。
リーダ・ライタ10の送信用の誘導コイル20に対向した
メモリモジュール12側には受信用の誘導コイル22が設け
られ、誘導コイル22に誘起された受信信号は復調回路24
で元のデータビットに変調され、メモリコントローラ26
に与えられる。メモリコントローラ26はリーダ・ライタ
10側からライトアクセスを受けた際にはメモリ28をイネ
ーブル状態とし、ライトアクセスに続いて送られてくる
書込みデータをメモリ28の指定番地に書き込むようにな
る。また、リーダ・ライタ10側よりリードアクセスを受
けた際にはメモリコントローラ26はリードアクセスで指
定されたメモリ28のアドレスに格納しているデータを読
み出し、リーダ・ライタ10側からのビット転送要求に読
出しデータを１ビットずつリーダ・ライタ10側に伝送す
るようになる。
メモリモジュール12側には受信用の誘導コイル22が設け
られ、誘導コイル22に誘起された受信信号は復調回路24
で元のデータビットに変調され、メモリコントローラ26
に与えられる。メモリコントローラ26はリーダ・ライタ
10側からライトアクセスを受けた際にはメモリ28をイネ
ーブル状態とし、ライトアクセスに続いて送られてくる
書込みデータをメモリ28の指定番地に書き込むようにな
る。また、リーダ・ライタ10側よりリードアクセスを受
けた際にはメモリコントローラ26はリードアクセスで指
定されたメモリ28のアドレスに格納しているデータを読
み出し、リーダ・ライタ10側からのビット転送要求に読
出しデータを１ビットずつリーダ・ライタ10側に伝送す
るようになる。
第１図の実施例にあっては、メモリコントローラ26か
らリーダ・ライタ10間に対するビット転送要求毎の１ビ
ット伝送についてＭ系列信号を送出し、受信側で相関計
算を行なって伝送ビットを復調する本発明のデータ伝送
方式を採用している。
らリーダ・ライタ10間に対するビット転送要求毎の１ビ
ット伝送についてＭ系列信号を送出し、受信側で相関計
算を行なって伝送ビットを復調する本発明のデータ伝送
方式を採用している。
メモリコントローラ26からのリードビット出力１又は
０はＭ系列発生器30に与えられる。
０はＭ系列発生器30に与えられる。
Ｍ系列発生器30は63語調（＝26−１）のMo系列信号を
発生する。即ち、Ｍ系列発生器30は63語調のＭ系列信号
を発生するため、シフトビットbo〜b5でなる６段のシフ
トレジスタ32と、シフトレジスタ32の出力側の２つのシ
フト段bo,b1の出力を入力して排他論理和をとって入力
シフト段b5に供給するEX−ORゲート34を備える。
発生する。即ち、Ｍ系列発生器30は63語調のＭ系列信号
を発生するため、シフトビットbo〜b5でなる６段のシフ
トレジスタ32と、シフトレジスタ32の出力側の２つのシ
フト段bo,b1の出力を入力して排他論理和をとって入力
シフト段b5に供給するEX−ORゲート34を備える。
シフトレジスタ32に対してはロード回路36により設定
器38に設定された初期値［111111］又は設定器40に設定
された初期値［101111］のいずれか一方が初期値として
ロードされる。即ち、ロード回路36にメモリコントロー
ラ26よりデータビット１が与えられると、ロード回路36
は設定器38の初期値をシフトレジスタ32にセットし、シ
フトレジスタ32の入力段にシフトロックを供給すること
で63語長に亘るＭ系列信号を発生する。
器38に設定された初期値［111111］又は設定器40に設定
された初期値［101111］のいずれか一方が初期値として
ロードされる。即ち、ロード回路36にメモリコントロー
ラ26よりデータビット１が与えられると、ロード回路36
は設定器38の初期値をシフトレジスタ32にセットし、シ
フトレジスタ32の入力段にシフトロックを供給すること
で63語長に亘るＭ系列信号を発生する。
また、メモリコントローラ26よりロード回路36に対し
データビット０が与えられると、ロード回路36は設定器
40に設定された初期値をシフトレジスタ32にロードし、
同様にシフトクロックによるシフト動作により同じＭ系
列信号であるが系列開始位置が異なるＭ系列信号を発生
する。
データビット０が与えられると、ロード回路36は設定器
40に設定された初期値をシフトレジスタ32にロードし、
同様にシフトクロックによるシフト動作により同じＭ系
列信号であるが系列開始位置が異なるＭ系列信号を発生
する。
Ｍ系列発生器30の出力はアンプ42を介して送信側の誘
導コイル44に供給される。
導コイル44に供給される。
送信用の誘導コイル44に相対したリーダ・ライタ10側
に受信用の誘導コイル46が設けられ、誘導コイル46に誘
起した信号をアンプ48で増幅した後、第１の相関回路50
と第２の相関回路52に供給している。
に受信用の誘導コイル46が設けられ、誘導コイル46に誘
起した信号をアンプ48で増幅した後、第１の相関回路50
と第２の相関回路52に供給している。
第１の相関回路50はシフトレジスタ32に初期値［1111
11］をロードして送出される規定配列順をもつＭ系列信
号の受信を判別するための相関計算を行ない、アンプ48
から得られた受信信号と基準値メモリ54に格納された規
定配列順をもつＭ系列信号との間で相関計算を行なう。
11］をロードして送出される規定配列順をもつＭ系列信
号の受信を判別するための相関計算を行ない、アンプ48
から得られた受信信号と基準値メモリ54に格納された規
定配列順をもつＭ系列信号との間で相関計算を行なう。
一方、相関回路52はシフトレジスタ32初期値［10111
1］をロードして発生された規定の配列順となるＭ系列
信号に対し開始位置が異なるＭ系列信号の受信を判別す
るため、基準値メモリ56に格納された基準値との間の相
関計算を行なう。この相関値と前述の初期値［111111］
をもつＭ系列信号と受信信号との相関値の大小を比較し
てデータビットの１又は０を判別する。
1］をロードして発生された規定の配列順となるＭ系列
信号に対し開始位置が異なるＭ系列信号の受信を判別す
るため、基準値メモリ56に格納された基準値との間の相
関計算を行なう。この相関値と前述の初期値［111111］
をもつＭ系列信号と受信信号との相関値の大小を比較し
てデータビットの１又は０を判別する。
次に、第１図のメモリモジュール12に設けたＭ系列発
生器30で発生する２種類のＭ系列信号について第２図を
参照して説明する。
生器30で発生する２種類のＭ系列信号について第２図を
参照して説明する。
第２図は26−１＝63語調となるMo系列のシフトレジス
タ32による発生原理を示した説明図である。
タ32による発生原理を示した説明図である。
第２図において、bo〜b5でなる６ビットのシフトレジ
スタにはMo系列信号を発生するため初期値［111111］が
セットされる。この状態でシフトレジスタ32の入力シフ
ト段b5に対し外部よりシフトクロックを順次供給する
と、第２図のm01〜m63でなる63個のシフトレジスタ状態
が作り出される。即ち、シフトクロックが入力される毎
にboビットが外部に出力され、同時にboビットb1ビット
の排他的論理和EX−ORゲート34で取り出された入力ビッ
トb5に与えられ、このシフトクロックによる動作を63回
繰り返すと最終的にシフトレジスタ32の内容は、 b5b4b3b1bo＝111110 となり、更にシフトクロックが加わると再び最初の［11
1111］に戻る。
スタにはMo系列信号を発生するため初期値［111111］が
セットされる。この状態でシフトレジスタ32の入力シフ
ト段b5に対し外部よりシフトクロックを順次供給する
と、第２図のm01〜m63でなる63個のシフトレジスタ状態
が作り出される。即ち、シフトクロックが入力される毎
にboビットが外部に出力され、同時にboビットb1ビット
の排他的論理和EX−ORゲート34で取り出された入力ビッ
トb5に与えられ、このシフトクロックによる動作を63回
繰り返すと最終的にシフトレジスタ32の内容は、 b5b4b3b1bo＝111110 となり、更にシフトクロックが加わると再び最初の［11
1111］に戻る。
そして、第２図に示すシフトレジスタ状態の変化に対
し出力段に位置するboビットの実線で囲んだ枠でなる信
号系列が本来のMo系列を与える63語長のＭ系列信号とな
る。即ち、データビット１に応じたロード回路36による
初期値［111111］のシフトレジスタ32に対するロードに
よるMo系列となる本来のＭ系列信号が発生される。
し出力段に位置するboビットの実線で囲んだ枠でなる信
号系列が本来のMo系列を与える63語長のＭ系列信号とな
る。即ち、データビット１に応じたロード回路36による
初期値［111111］のシフトレジスタ32に対するロードに
よるMo系列となる本来のＭ系列信号が発生される。
これに対しデータビット０に対してはシフトレジスタ
32に対して初期値として、 b5b4b3b2b1bo＝101111 をロードしており、この初期値は第２図においてm27で
示す27番目の配列位置とシフトレジスタ状態を示してい
る。
32に対して初期値として、 b5b4b3b2b1bo＝101111 をロードしており、この初期値は第２図においてm27で
示す27番目の配列位置とシフトレジスタ状態を示してい
る。
ここで、第２図の四角の枠で囲んだ本来のＭ系列信号
をM01、一方、M01系列信号の27番目から発生するＭ系列
信号をM27とすると、本来のM01系列信号の開始位置m01
に対し格別発生するM27系列信号の開始位置m27はM01系
列の中間位置となる。
をM01、一方、M01系列信号の27番目から発生するＭ系列
信号をM27とすると、本来のM01系列信号の開始位置m01
に対し格別発生するM27系列信号の開始位置m27はM01系
列の中間位置となる。
即ち、M01系列信号とM27系列信号との間にはMo系列に
おける26系列分の位置ずれをもたせるようにしている。
おける26系列分の位置ずれをもたせるようにしている。
このように、本来のMo系列信号の初期値から始めるM0
1系列信号と、本来のMo系列の中央位置m27から始めるM2
7系列信号を使用する理由は、M01系列信号とM27系列信
号との間で相関が取られえも必ず系列が一致したときの
ピーク値に対しずれたときの値が−１（2N−１）となる
ことを保証するためである。また初期値［111111］と
［101111］のビット変化は１ビットであり、ロード回路
の簡略化を図っている。
1系列信号と、本来のMo系列の中央位置m27から始めるM2
7系列信号を使用する理由は、M01系列信号とM27系列信
号との間で相関が取られえも必ず系列が一致したときの
ピーク値に対しずれたときの値が−１（2N−１）となる
ことを保証するためである。また初期値［111111］と
［101111］のビット変化は１ビットであり、ロード回路
の簡略化を図っている。
第３図は第１図のリーダ・ライタ10側に設けた第１の
相関回路50の具体的実施例を示した実施例構成図であ
り、第２図の相関回路52も基準値以外は同一回路構成と
なる。
相関回路50の具体的実施例を示した実施例構成図であ
り、第２図の相関回路52も基準値以外は同一回路構成と
なる。
第３図において、誘導コイル46で受信された受信信号
はアンプ46で増幅され後、A/Dコンバータ58でサンプリ
ングされ、シフトレジスタ60にサンプリングデータS1〜
Snとして順次格納される。
はアンプ46で増幅され後、A/Dコンバータ58でサンプリ
ングされ、シフトレジスタ60にサンプリングデータS1〜
Snとして順次格納される。
ここでＭ系列発生器30から発生される63語長となるデ
ータビット１に対応した6Mo1系列信号の発生周期を63μ
ｓとすると、A/Dコンバータ58のサンプリング周期は例
えば100nsに設定され、１つのM01系列信号につきシフト
レジスタ60には630個のサンプルデータが格納される。
ータビット１に対応した6Mo1系列信号の発生周期を63μ
ｓとすると、A/Dコンバータ58のサンプリング周期は例
えば100nsに設定され、１つのM01系列信号につきシフト
レジスタ60には630個のサンプルデータが格納される。
シフトレジスタ60に続いては、シフトレジスタ60の段
数、例えば630段に対応した数の乗算器62−１〜62−ｎ
が設けられ、乗算器62−１〜62−ｎに対しては基準値メ
モリ54に格納されたサンプリング数630個分のデータに
分けられたM01系列信号の基準値R1〜Rnのそれぞれが入
力され、サンプリングデータS1〜Snとの掛算を行なう。
数、例えば630段に対応した数の乗算器62−１〜62−ｎ
が設けられ、乗算器62−１〜62−ｎに対しては基準値メ
モリ54に格納されたサンプリング数630個分のデータに
分けられたM01系列信号の基準値R1〜Rnのそれぞれが入
力され、サンプリングデータS1〜Snとの掛算を行なう。
乗算器62−１〜62−ｎの出力は加算回路64に与えら
れ、全ての乗算出力の加算により相関値を得る。
れ、全ての乗算出力の加算により相関値を得る。
その結果、第３図に示した相関回路は次式の相関演算
を実行することになる。
を実行することになる。
但し、Ｓ（ｎ）はサンプリングデータ Ｒ（ｎ）は基準値データ 一方、第２の相関回路52にあっては、第３図に示した
乗算器62−１〜62−ｎに対する基準値がM01系列信号の
中間位置を開始位置としたM27系列信号をサンプリング
数630個分に分けて乗算器62−１〜62−ｎに与える点が
相違するだけである。そして、この２つの相関値をコパ
レータ66で比較し、その大小関係によって前者の相関値
が大きければデータビット１を出力し、後者の相関値が
大きければデータビット０を出力する。
乗算器62−１〜62−ｎに対する基準値がM01系列信号の
中間位置を開始位置としたM27系列信号をサンプリング
数630個分に分けて乗算器62−１〜62−ｎに与える点が
相違するだけである。そして、この２つの相関値をコパ
レータ66で比較し、その大小関係によって前者の相関値
が大きければデータビット１を出力し、後者の相関値が
大きければデータビット０を出力する。
一方、第１及び第２の相関回路50,52における相関計
算は、実際にはコンピュータのプログラム処理により実
行され、リーダ・ライタ10からメモリモジュール12に対
し、ビット転送要求を行なって実際にM01系列信号また
はM27系列信号が受信されるまでの間、A/Dコンバータ58
で受信データをサンプリングしてシフトレジスタ60に格
納し、その後にシフトレジスタ60のサンプリングデータ
と基準値メモリの基準値を使用した相関計算を行なうこ
とになる。ところが実際のデータ伝送にあっては第４図
に示すように、リーダ・ライタ10からメモリモジュール
12に対しビット転送要求を行なってから実際にM01系列
信号またはM27系列信号が受信されるまでに伝送遅れ時
間τｄを生ずる。この伝送遅れ時間τｄはリーダ・ライ
タ10及びメモリモジュール12によりさまざまであり、シ
ステムとしては最も遅れ時間の大きい伝送遅延時間τ
ｄ、例えばτｄ＝３μｓを保証するだけである。
算は、実際にはコンピュータのプログラム処理により実
行され、リーダ・ライタ10からメモリモジュール12に対
し、ビット転送要求を行なって実際にM01系列信号また
はM27系列信号が受信されるまでの間、A/Dコンバータ58
で受信データをサンプリングしてシフトレジスタ60に格
納し、その後にシフトレジスタ60のサンプリングデータ
と基準値メモリの基準値を使用した相関計算を行なうこ
とになる。ところが実際のデータ伝送にあっては第４図
に示すように、リーダ・ライタ10からメモリモジュール
12に対しビット転送要求を行なってから実際にM01系列
信号またはM27系列信号が受信されるまでに伝送遅れ時
間τｄを生ずる。この伝送遅れ時間τｄはリーダ・ライ
タ10及びメモリモジュール12によりさまざまであり、シ
ステムとしては最も遅れ時間の大きい伝送遅延時間τ
ｄ、例えばτｄ＝３μｓを保証するだけである。
従って、第３図に示したシフトレジスタ60には63μｓ
にわたる１つのMo系列信号またはM27系列信号だけでな
く、伝送遅延時間τｄ＝３μｓを加えた例えば68μｓ時
間分のサンプリングデータが格納されるように構成す
る。この場合、シフトレジスタ60のサンプリングデータ
680個に対し基準値データは630個であり、サンプリング
データ680個のどの位置に630個でなるM01またはM27系列
信号が位置するかは不確定であるため、シフトレジスタ
60のどの位置と基準との間で相関計算を行なえばよいか
わからない。
にわたる１つのMo系列信号またはM27系列信号だけでな
く、伝送遅延時間τｄ＝３μｓを加えた例えば68μｓ時
間分のサンプリングデータが格納されるように構成す
る。この場合、シフトレジスタ60のサンプリングデータ
680個に対し基準値データは630個であり、サンプリング
データ680個のどの位置に630個でなるM01またはM27系列
信号が位置するかは不確定であるため、シフトレジスタ
60のどの位置と基準との間で相関計算を行なえばよいか
わからない。
即ち、シフトレジスタ60のサンプリングデータと基準
値メモリ54,56の基準データとの間には第５図に示す対
応関係をもつ。
値メモリ54,56の基準データとの間には第５図に示す対
応関係をもつ。
そこで、相関計算については、例えばシフトレジスタ
60のサンプリングデータに対し基準値側を１データずつ
順次ずらして相関計算を行なう。例えば、最初にサンプ
リングデータS1〜S630に対し基準値R1〜R630を計算し、
次にサンプリングデータS1〜S631に対し基準値R1〜R630
の相関計算を行なう。以下同様に遅延時間τｄ分の残り
データについて基準値R1〜R630を順次ずらした相関計算
を行なう。
60のサンプリングデータに対し基準値側を１データずつ
順次ずらして相関計算を行なう。例えば、最初にサンプ
リングデータS1〜S630に対し基準値R1〜R630を計算し、
次にサンプリングデータS1〜S631に対し基準値R1〜R630
の相関計算を行なう。以下同様に遅延時間τｄ分の残り
データについて基準値R1〜R630を順次ずらした相関計算
を行なう。
このような相関計算によりシフトレジスタ60の中のど
の位置に１系列分のM01系列信号またはM33系列信号が存
在しても、基準値に一致するピーク値をもつ相関値を算
出することができる。
の位置に１系列分のM01系列信号またはM33系列信号が存
在しても、基準値に一致するピーク値をもつ相関値を算
出することができる。
尚、第５図の相関計算にあっては基準値側を１つずつ
ずらしているが、基準値側を固定し、サンプリングデー
タを順次ずらして同様に相関計算を行なうようにしても
良い。
ずらしているが、基準値側を固定し、サンプリングデー
タを順次ずらして同様に相関計算を行なうようにしても
良い。
尚、第４図に示すようにM01またはM27系列信号は遅延
時間τｄに１系列分のＭ系列信号発生時間を加えたＴ時
間内の適宜の位置に存在し、一方、M01またはM27系列信
号に対する遅延時間τｄが短い場合にはM01またはM27系
列信号終了後の無データ期間が長くなる。このように遅
延時間τｄが短い場合の無データについてデータサンプ
リングを行なって基準値との間の相関計算を行なうと、
無データであることから本来の自己相関計算とはなら
ず、S/N比が保証されない恐れがある。そこでM01または
M27系列信号の発生終了後の無データ期間を無くすた
め、第１図に示したＭ系列発生器30からＭ系列信号を発
生する際に、M01またはM27系列信号の後ろに伝送遅延時
間τｄ分に相当する同じ系列信号の続き部分を付加して
伝送することが望ましい。
時間τｄに１系列分のＭ系列信号発生時間を加えたＴ時
間内の適宜の位置に存在し、一方、M01またはM27系列信
号に対する遅延時間τｄが短い場合にはM01またはM27系
列信号終了後の無データ期間が長くなる。このように遅
延時間τｄが短い場合の無データについてデータサンプ
リングを行なって基準値との間の相関計算を行なうと、
無データであることから本来の自己相関計算とはなら
ず、S/N比が保証されない恐れがある。そこでM01または
M27系列信号の発生終了後の無データ期間を無くすた
め、第１図に示したＭ系列発生器30からＭ系列信号を発
生する際に、M01またはM27系列信号の後ろに伝送遅延時
間τｄ分に相当する同じ系列信号の続き部分を付加して
伝送することが望ましい。
また上記の実施例はリーダ・ライタ10からのリードア
クセスに対しメモリモジュール12側からリードデータを
伝送する場合を例にとるものであったが、本発明はこれ
に限定されず、２つのユニット間で一方のユニットから
他方のユニットに対しビット転送要求を行なうごとに１
ビットずつ伝送する適宜のデータ伝送方式につき、その
まま適用することができる。
クセスに対しメモリモジュール12側からリードデータを
伝送する場合を例にとるものであったが、本発明はこれ
に限定されず、２つのユニット間で一方のユニットから
他方のユニットに対しビット転送要求を行なうごとに１
ビットずつ伝送する適宜のデータ伝送方式につき、その
まま適用することができる。
［発明の効果］ 以上説明してきたように本発明によれば、データビッ
ト1,0に対し同一Ｍ系列信号の開始位置を異ならせて発
生することから、同一Ｍ系列の開始位置を決める初期値
のロードをデータビットに応じて切換選択すればよく、
単一のＭ系列発生器で済むことから回路構成を大幅に簡
略化できる。
ト1,0に対し同一Ｍ系列信号の開始位置を異ならせて発
生することから、同一Ｍ系列の開始位置を決める初期値
のロードをデータビットに応じて切換選択すればよく、
単一のＭ系列発生器で済むことから回路構成を大幅に簡
略化できる。
また受信側の相関計算は、同一Ｍ系列の受信信号と基
準値との自己相関を計算するだけであり、他のＭ系列と
の相関計算は行なわないため、系列が一致した時のピー
ク値に対し系列がずれた時の値を−1/（2N−１）（但
し、2N−１語長系列）とする自己相関のS/N比が保証で
き、回路構成を簡単にできると同時に伝送エラーを最小
限に抑えることができる。
準値との自己相関を計算するだけであり、他のＭ系列と
の相関計算は行なわないため、系列が一致した時のピー
ク値に対し系列がずれた時の値を−1/（2N−１）（但
し、2N−１語長系列）とする自己相関のS/N比が保証で
き、回路構成を簡単にできると同時に伝送エラーを最小
限に抑えることができる。
第１図は本発明の実施例構成図； 第２図は本発明で用いるＭ系列信号の説明図； 第３図は第１図の受信Ｍ系列の相関計算を行なう相関回
路の実施例構成図； 第４図はビット転送要求に対するＭ系列信号の伝送遅れ
を示したタイミングチャート； 第５図は伝送遅れを考慮した本発明の相関計算の説明図
である。 10:リーダ・ライタ 12:メモリモジュール 14:コントローラ 16:変調回路 18,42,48:アンプ 20,44:送信用の誘導コイル 22,46:受信用の誘導コイル 24:復調回路 26:メモリコントローラ 28:メモリ 30:M系列発生器 32:シフトレジスタ 34:EX−OR 36:ロード回路 38,40:設定器 50:第１の相関回路（M01系列用） 52:第２の相関回路（M27系列用） 54,56:基準値メモリ 58:A/Dコンバータ 60:シフトレジスタ 62−１〜62−n:乗算器 64:加算回路 66:コンパレータ
路の実施例構成図； 第４図はビット転送要求に対するＭ系列信号の伝送遅れ
を示したタイミングチャート； 第５図は伝送遅れを考慮した本発明の相関計算の説明図
である。 10:リーダ・ライタ 12:メモリモジュール 14:コントローラ 16:変調回路 18,42,48:アンプ 20,44:送信用の誘導コイル 22,46:受信用の誘導コイル 24:復調回路 26:メモリコントローラ 28:メモリ 30:M系列発生器 32:シフトレジスタ 34:EX−OR 36:ロード回路 38,40:設定器 50:第１の相関回路（M01系列用） 52:第２の相関回路（M27系列用） 54,56:基準値メモリ 58:A/Dコンバータ 60:シフトレジスタ 62−１〜62−n:乗算器 64:加算回路 66:コンパレータ
フロントページの続き (56)参考文献 特開 昭57−184346（ＪＰ，Ａ) 特開 昭62−190940（ＪＰ，Ａ) 特開 昭63−110837（ＪＰ，Ａ) 日立評論、Ｖｏｌ．67，Ｎｏ．９ （1985−９），第37頁−第42頁。
Claims (2)
- 【請求項１】一方のユニットからビット転送要求を受け
る毎に他方ユニットから１ビットずつビットデータを伝
送するデータ伝送方式に於いて、 前記ビットデータ伝送側のユニットに、データビットの
一方の論理値に対応して所定語長で且つ規定配列順をも
つＭ系列信号を発生すると共に、データビットの他方の
論理値に対応して前記と同一なＭ系列信号の中間位置を
開始位置としたＭ系列信号を発生するＭ系列発生器を設
け、 前記データビット受信側のユニットには、受信信号とメ
モリに基準値として格納された前記規定配列のＭ系列信
号との相関計算を行なう第１のＭ系列相関回路と、受信
信号とメモリに基準値として格納された前記中間位置を
開始位置としたＭ系列信号との相関計算を行なう第２の
Ｍ系列相関回路と、前記第１のＭ系列相関回路の出力で
ある相関値と前記第２のＭ系列相関回路の出力である相
関値との大小比較によりデータビットの論理値を判別す
る判別手段とを設けたことを特徴とするデータ伝送方
式。 - 【請求項２】前記Ｍ系列発生器は、 所定語長に対応したシフト段数を備えたシフトレジスタ
と； 該シフトレジスタの所定の２つのシフト段の出力の排他
論理和をとって入力シフト段に供給するゲート回路と； データビットの一方の論理値を伝送する際に前記シフト
レジスタに所定配列順をもつ前記Ｍ系列信号を発生する
ための初期値をロードすると共に、データビットの他方
の論理値を伝送する際には同一Ｍ系列信号を中間位置か
ら発生するための他の初期値をロードするロード回路
と； を備えたことを特徴とする請求項１記載のデータ伝送方
式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050814A JP2718978B2 (ja) | 1989-03-02 | 1989-03-02 | データ伝送方式 |
| US07/478,502 US5023887A (en) | 1989-03-02 | 1990-02-12 | Data transmission system using spread spectrum communication |
| DE4006424A DE4006424C2 (de) | 1989-03-02 | 1990-03-01 | Datenübertragungsvorrichtung mittels Streuspektrum-Kommunikation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050814A JP2718978B2 (ja) | 1989-03-02 | 1989-03-02 | データ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228847A JPH02228847A (ja) | 1990-09-11 |
| JP2718978B2 true JP2718978B2 (ja) | 1998-02-25 |
Family
ID=12869234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050814A Expired - Fee Related JP2718978B2 (ja) | 1989-03-02 | 1989-03-02 | データ伝送方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5023887A (ja) |
| JP (1) | JP2718978B2 (ja) |
| DE (1) | DE4006424C2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499265A (en) * | 1989-08-07 | 1996-03-12 | Omnipoint Data Company, Incorporated | Spread spectrum correlator |
| JPH0724397B2 (ja) * | 1990-02-15 | 1995-03-15 | クラリオン株式会社 | スペクトラム拡散通信装置 |
| US5157686A (en) * | 1990-05-24 | 1992-10-20 | Cylink Corporation | Method and apparatus for the modulation of spread spectrum radio signals |
| US5166952A (en) * | 1990-05-24 | 1992-11-24 | Cylink Corporation | Method and apparatus for the reception and demodulation of spread spectrum radio signals |
| US5253268A (en) * | 1990-05-24 | 1993-10-12 | Cylink Corporation | Method and apparatus for the correlation of sample bits of spread spectrum radio signals |
| CA2087712A1 (en) * | 1990-07-23 | 1992-01-24 | Robert C. Dixon | Sawc phase-detection method and apparatus |
| CA2094710C (en) * | 1990-10-23 | 1998-12-01 | Robert Clyde Dixon | Method and apparatus for establishing spread spectrum communications |
| US5535238A (en) | 1990-11-16 | 1996-07-09 | Interdigital Technology Corporation | Spread spectrum adaptive power control communications system and method |
| US6873643B2 (en) | 1990-11-16 | 2005-03-29 | Interdigital Technology Corporation | Spread spectrum adaptive power control communications system and method |
| US5299226A (en) * | 1990-11-16 | 1994-03-29 | Interdigital Technology Corporation | Adaptive power control for a spread spectrum communications system and method |
| US7020125B2 (en) * | 1990-12-05 | 2006-03-28 | Interdigital Technology Corporation | Broadband CDMA overlay system and method |
| US5703874A (en) * | 1990-12-05 | 1997-12-30 | Interdigital Technology Corporation | Broadband CDMA overlay system and method |
| US5263045A (en) * | 1990-12-05 | 1993-11-16 | Interdigital Technology Corporation | Spread spectrum conference call system and method |
| US5506864A (en) * | 1990-12-05 | 1996-04-09 | Interdigital Technology Corporation | CDMA communications and geolocation system and method |
| US5228056A (en) * | 1990-12-14 | 1993-07-13 | Interdigital Technology Corporation | Synchronous spread-spectrum communications system and method |
| US5161168A (en) * | 1991-05-15 | 1992-11-03 | Scs Mobilecom, Inc. | Spread spectrum CDMA communications system microwave overlay |
| US5351269A (en) * | 1990-12-05 | 1994-09-27 | Scs Mobilecom, Inc. | Overlaying spread spectrum CDMA personal communications system |
| US5185762A (en) * | 1991-05-15 | 1993-02-09 | Scs Mobilecom, Inc. | Spread spectrum microwave overlay with notch filter |
| US5274665A (en) * | 1990-12-14 | 1993-12-28 | Interdigital Technology Corporation | Polyopoly overlapping spread spectrum communication system and method |
| US5402413A (en) * | 1991-04-08 | 1995-03-28 | Omnipoint Corporation | Three-cell wireless communication system |
| JP2846118B2 (ja) * | 1991-05-13 | 1999-01-13 | オムニポイント・コーポレイション | デュアルモード送信機及び受信機 |
| US5166951A (en) * | 1991-05-15 | 1992-11-24 | Scs Mobilecom, Inc. | High capacity spread spectrum channel |
| US5228053A (en) * | 1991-05-15 | 1993-07-13 | Interdigital Technology Corporation | Spread spectrum cellular overlay CDMA communications system |
| USRE38627E1 (en) * | 1991-05-15 | 2004-10-19 | Interdigital Technology Corp. | High capacity spread spectrum channel |
| US5235615A (en) * | 1991-05-22 | 1993-08-10 | Cylink Corporation | Spread spectrum method |
| US5164958A (en) * | 1991-05-22 | 1992-11-17 | Cylink Corporation | Spread spectrum cellular handoff method |
| US5285469A (en) | 1991-06-03 | 1994-02-08 | Omnipoint Data Corporation | Spread spectrum wireless telephone system |
| US5345467A (en) * | 1991-07-10 | 1994-09-06 | Interdigital Technology Corp. | CDMA cellular hand-off apparatus and method |
| EP0617864B1 (en) | 1991-12-16 | 2002-02-27 | XIRCOM Wireless, Inc. | Spread-spectrum data publishing system |
| KR950008397B1 (ko) * | 1992-04-21 | 1995-07-28 | 이병기 | 분산 표본 스크램블링 시스템 |
| US5354975A (en) * | 1992-07-01 | 1994-10-11 | Tokimec Inc. | Contactless data processing apparatus |
| US5355389A (en) * | 1993-01-13 | 1994-10-11 | Omnipoint Corporation | Reciprocal mode saw correlator method and apparatus |
| US5347263A (en) * | 1993-02-05 | 1994-09-13 | Gnuco Technology Corporation | Electronic identifier apparatus and method utilizing a single chip microcontroller and an antenna coil |
| IL111469A0 (en) * | 1993-11-01 | 1994-12-29 | Omnipoint Corp | Despreading/demodulating direct sequence spread spectrum signals |
| US5436941A (en) * | 1993-11-01 | 1995-07-25 | Omnipoint Corporation | Spread spectrum spectral density techniques |
| JPH0816739A (ja) * | 1994-06-24 | 1996-01-19 | Tokimec Inc | リーダライタとデータキャリアを用いたデータ処理装置 |
| US5627856A (en) * | 1994-09-09 | 1997-05-06 | Omnipoint Corporation | Method and apparatus for receiving and despreading a continuous phase-modulated spread spectrum signal using self-synchronizing correlators |
| US5754584A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Non-coherent spread-spectrum continuous-phase modulation communication system |
| US5692007A (en) * | 1994-09-09 | 1997-11-25 | Omnipoint Corporation | Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation |
| US5856998A (en) * | 1994-09-09 | 1999-01-05 | Omnipoint Corporation | Method and apparatus for correlating a continuous phase modulated spread spectrum signal |
| US5953370A (en) * | 1994-09-09 | 1999-09-14 | Omnipoint Corporation | Apparatus for receiving and correlating a spread spectrum signal |
| US5881100A (en) * | 1994-09-09 | 1999-03-09 | Omnipoint Corporation | Method and apparatus for coherent correlation of a spread spectrum signal |
| US5754585A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Method and apparatus for serial noncoherent correlation of a spread spectrum signal |
| US5610940A (en) * | 1994-09-09 | 1997-03-11 | Omnipoint Corporation | Method and apparatus for noncoherent reception and correlation of a continous phase modulated signal |
| US5629956A (en) * | 1994-09-09 | 1997-05-13 | Omnipoint Corporation | Method and apparatus for reception and noncoherent serial correlation of a continuous phase modulated signal |
| US5659574A (en) * | 1994-09-09 | 1997-08-19 | Omnipoint Corporation | Multi-bit correlation of continuous phase modulated signals |
| US5963586A (en) * | 1994-09-09 | 1999-10-05 | Omnipoint Corporation | Method and apparatus for parallel noncoherent correlation of a spread spectrum signal |
| US5648982A (en) * | 1994-09-09 | 1997-07-15 | Omnipoint Corporation | Spread spectrum transmitter |
| US5680414A (en) * | 1994-09-09 | 1997-10-21 | Omnipoint Corporation | Synchronization apparatus and method for spread spectrum receiver |
| US5757847A (en) * | 1994-09-09 | 1998-05-26 | Omnipoint Corporation | Method and apparatus for decoding a phase encoded signal |
| US5832028A (en) * | 1994-09-09 | 1998-11-03 | Omnipoint Corporation | Method and apparatus for coherent serial correlation of a spread spectrum signal |
| US6356607B1 (en) | 1995-06-05 | 2002-03-12 | Omnipoint Corporation | Preamble code structure and detection method and apparatus |
| US5745484A (en) * | 1995-06-05 | 1998-04-28 | Omnipoint Corporation | Efficient communication system using time division multiplexing and timing adjustment control |
| US6141373A (en) | 1996-11-15 | 2000-10-31 | Omnipoint Corporation | Preamble code structure and detection method and apparatus |
| US6282228B1 (en) | 1997-03-20 | 2001-08-28 | Xircom, Inc. | Spread spectrum codes for use in communication |
| US6628699B2 (en) | 1997-06-23 | 2003-09-30 | Schlumberger Resource Management Systems, Inc. | Receiving a spread spectrum signal |
| US6047016A (en) * | 1997-06-23 | 2000-04-04 | Cellnet Data Systems, Inc. | Processing a spread spectrum signal in a frequency adjustable system |
| US6178197B1 (en) | 1997-06-23 | 2001-01-23 | Cellnet Data Systems, Inc. | Frequency discrimination in a spread spectrum signal processing system |
| US6741638B2 (en) | 1997-06-23 | 2004-05-25 | Schlumbergersema Inc. | Bandpass processing of a spread spectrum signal |
| US6324209B1 (en) * | 2000-02-28 | 2001-11-27 | Golden Bridge Technology Inc. | Multi-channel spread spectrum system |
| US7312237B2 (en) * | 2001-03-14 | 2007-12-25 | Bristol-Myers Squibb Co. | Combination of epothilone analogs and chemotherapeutic agents for the treatment of prolilferative diseases |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026143C2 (de) * | 1980-07-10 | 1984-10-04 | Honeywell Gmbh, 6050 Offenbach | Verfahren und Schaltungsanordnung zur Informationsübertragung |
| CA1278060C (en) * | 1985-07-24 | 1990-12-18 | Kaoru Endo | Spread spectrum power line communications |
| US4903279A (en) * | 1986-09-30 | 1990-02-20 | Aisin Seiki Kabushiki Kaisha | Receiver for spread spectrum communication and receiving method for the same |
| JPS63184184A (ja) * | 1987-01-26 | 1988-07-29 | Tokyo Keiki Co Ltd | メモリパツケ−ジシステム |
| US4932057A (en) * | 1988-10-17 | 1990-06-05 | Grumman Aerospace Corporation | Parallel transmission to mask data radiation |
-
1989
- 1989-03-02 JP JP1050814A patent/JP2718978B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-12 US US07/478,502 patent/US5023887A/en not_active Expired - Fee Related
- 1990-03-01 DE DE4006424A patent/DE4006424C2/de not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 日立評論、Ｖｏｌ．６７，Ｎｏ．９（１９８５−９），第３７頁−第４２頁。 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4006424A1 (de) | 1990-09-13 |
| DE4006424C2 (de) | 1996-09-12 |
| JPH02228847A (ja) | 1990-09-11 |
| US5023887A (en) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2718978B2 (ja) | データ伝送方式 | |
| US5608867A (en) | Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle | |
| US8423703B2 (en) | Data transfer in memory card system | |
| KR910017300A (ko) | 데이타 통신 인터페이스 및 이의 통신 방법 | |
| KR20050118106A (ko) | 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브 | |
| US6357015B1 (en) | Data interface and high-speed communication system using the same | |
| US6272070B1 (en) | Method and apparatus for setting write latency | |
| US5079696A (en) | Apparatus for read handshake in high-speed asynchronous bus interface | |
| JPH11167515A (ja) | データ伝送装置及びデータ伝送方法 | |
| US7418616B2 (en) | System and method for improved synchronous data access | |
| US20040027870A1 (en) | Ic card and ic card system | |
| AU643532B2 (en) | Data transfer interface module | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| KR100594294B1 (ko) | 메모리 장치 및 데이터 트레이닝 방법 | |
| US6762973B2 (en) | Data coherent logic for an SRAM device | |
| US4652994A (en) | System for transmitting data to auxiliary memory device | |
| JP2697935B2 (ja) | スペクトラム拡散通信を用いたデータ伝送方式 | |
| KR19990008189A (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기 시간을 감소시키는 방법 및 장치 | |
| KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
| JP3459542B2 (ja) | シリアルデータ転送装置 | |
| GB2234372A (en) | Mass memory device | |
| JPH10334044A (ja) | シリアルインタフェース方法 | |
| US6477608B1 (en) | Interface circuit for transferring data on bus between modules of integrated circuit with reduced delay | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| KR20020084725A (ko) | 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |