JP2715289B2 - 半導体素子の３次元的な欠陥分析方法 - Google Patents
半導体素子の３次元的な欠陥分析方法Info
- Publication number
- JP2715289B2 JP2715289B2 JP8209244A JP20924496A JP2715289B2 JP 2715289 B2 JP2715289 B2 JP 2715289B2 JP 8209244 A JP8209244 A JP 8209244A JP 20924496 A JP20924496 A JP 20924496A JP 2715289 B2 JP2715289 B2 JP 2715289B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- etching
- vinyl
- photosensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
- Drying Of Semiconductors (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の不良分
析に関し、特に、素子形成がなされたウェーハ状態で不
良が発生した当該ダイのみを３次元的に検査する半導体
素子の３次元的な欠陥分析方法に関する。
析に関し、特に、素子形成がなされたウェーハ状態で不
良が発生した当該ダイのみを３次元的に検査する半導体
素子の３次元的な欠陥分析方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、記憶容量
を極大化させるためにウェーハの各層の構造は３次元的
複雑なものへと配列されてきている。さらに、不良分析
のための観察視点においても多元化が求められている。
従来、多層構造の半導体素子の基板上に形成されたパタ
ーンの不良をチェックするためのウィンドーエッチング
技術が公開されたが、これは局所部位をエッチングで露
出させ、不良箇所の上層部から下層部ヘ順で不良箇所の
上部層を除去しておりるデプロセシング（Ｄｅｐｒｏｃ
ｅｓｓｉｎｇ）技術を適用したもので、欠陥を２次元的
に分析する方法である。
を極大化させるためにウェーハの各層の構造は３次元的
複雑なものへと配列されてきている。さらに、不良分析
のための観察視点においても多元化が求められている。
従来、多層構造の半導体素子の基板上に形成されたパタ
ーンの不良をチェックするためのウィンドーエッチング
技術が公開されたが、これは局所部位をエッチングで露
出させ、不良箇所の上層部から下層部ヘ順で不良箇所の
上部層を除去しておりるデプロセシング（Ｄｅｐｒｏｃ
ｅｓｓｉｎｇ）技術を適用したもので、欠陥を２次元的
に分析する方法である。
【０００３】しかしながら、従来のウィンドーエッチン
グ技術は欠陥層を露出させるための試験片の制作に極め
て所要時間が長くかかるという問題がある。さらに、層
間に発生する欠陥を分析するためには、一次的には欠陥
箇所の上部層を露出させて分析した後、二段階では欠陥
箇所の下部層を層別に露出させて観察するようにして欠
陥箇所の最下層までエッチング処理を施さなければなら
ないので、エッチングの過程で欠陥箇所が除去されてし
まうことがあるという問題点もある。
グ技術は欠陥層を露出させるための試験片の制作に極め
て所要時間が長くかかるという問題がある。さらに、層
間に発生する欠陥を分析するためには、一次的には欠陥
箇所の上部層を露出させて分析した後、二段階では欠陥
箇所の下部層を層別に露出させて観察するようにして欠
陥箇所の最下層までエッチング処理を施さなければなら
ないので、エッチングの過程で欠陥箇所が除去されてし
まうことがあるという問題点もある。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、工程が完了されたウェーハにおいてダイの金属配線
層に発生した欠陥を３次元的に検査する半導体素子の３
次元的な欠陥分析方法を提供することにある。本発明の
他の目的は、工程が完了されたウェーハにおいてダイの
ポリシリコン層に発生した欠陥を３次元的に検査する半
導体素子の３次元的な欠陥分析方法を提供することにあ
る。
は、工程が完了されたウェーハにおいてダイの金属配線
層に発生した欠陥を３次元的に検査する半導体素子の３
次元的な欠陥分析方法を提供することにある。本発明の
他の目的は、工程が完了されたウェーハにおいてダイの
ポリシリコン層に発生した欠陥を３次元的に検査する半
導体素子の３次元的な欠陥分析方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明によれば、半導体
素子の３次元的な欠陥分析方法は、第１及び第２金属配
線と上記第２金属配線上に形成された保護膜と上記第１
及び第２金属配線間に絶縁層が形成された二重配線構造
の半導体素子において、欠陥箇所が含まれた所定の部位
を除いて保護膜の全面に感光膜を塗布し、上記感光膜の
上とウェーハの側面部にビニールを塗布する、次いで、
上記第２金属配線上の露出された保護膜を除去し、露出
された第２金属配線層と下部の第１金属配線層との間に
位置した絶縁膜をエッチングして除去した後、上記絶縁
膜のエッチングにより露出された二重金属配線を走査電
子顕微鏡（ＳＥＭ）で傾斜角（チルト）と回転角（ロー
テーション）を調節して観察する。
素子の３次元的な欠陥分析方法は、第１及び第２金属配
線と上記第２金属配線上に形成された保護膜と上記第１
及び第２金属配線間に絶縁層が形成された二重配線構造
の半導体素子において、欠陥箇所が含まれた所定の部位
を除いて保護膜の全面に感光膜を塗布し、上記感光膜の
上とウェーハの側面部にビニールを塗布する、次いで、
上記第２金属配線上の露出された保護膜を除去し、露出
された第２金属配線層と下部の第１金属配線層との間に
位置した絶縁膜をエッチングして除去した後、上記絶縁
膜のエッチングにより露出された二重金属配線を走査電
子顕微鏡（ＳＥＭ）で傾斜角（チルト）と回転角（ロー
テーション）を調節して観察する。
【０００６】本発明の他の目的によれば、半導体素子の
３次元的な欠陥分析方法は、保護膜、金属配線、絶縁
層、４層のポリシリコンを含むメモリ素子において、ウ
ェーハ上にメモリ素子が集積されたダイの中で、不良が
発生したダイの欠陥箇所が含まれた所定の部位を除いて
ウェーハ上に感光膜を塗布し、上記感光膜の上とウェー
ハの側面部にビニールを塗布する。次いで、上記感光膜
及びビニールが塗布されていない部分でストレージキャ
パシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）を構成
する下部ポリシリコンの柱状ような部分のみが残るよう
に上部の層等を供給ガスを異にして異方性ドライエッチ
ングして平坦化し、ビニール部分を除去し、又ビニール
下部の感光膜をマスクとしてポリシリコン間の絶縁層を
ウェットエッチングして除去した後、露出された多結晶
シリコンをＳＥＭで傾斜角と回転角を調節して観察す
る。
３次元的な欠陥分析方法は、保護膜、金属配線、絶縁
層、４層のポリシリコンを含むメモリ素子において、ウ
ェーハ上にメモリ素子が集積されたダイの中で、不良が
発生したダイの欠陥箇所が含まれた所定の部位を除いて
ウェーハ上に感光膜を塗布し、上記感光膜の上とウェー
ハの側面部にビニールを塗布する。次いで、上記感光膜
及びビニールが塗布されていない部分でストレージキャ
パシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）を構成
する下部ポリシリコンの柱状ような部分のみが残るよう
に上部の層等を供給ガスを異にして異方性ドライエッチ
ングして平坦化し、ビニール部分を除去し、又ビニール
下部の感光膜をマスクとしてポリシリコン間の絶縁層を
ウェットエッチングして除去した後、露出された多結晶
シリコンをＳＥＭで傾斜角と回転角を調節して観察す
る。
【０００７】
【発明の実施の形態】以下、添付した図面を参照しなが
ら本発明の好適な実施例を説明する。 〔第１実施例〕ＤＲＡＭのような半導体素子を形成する
工程が完了された後、ダイ別に行われるビットマップテ
スト（Ｂｉｔｍａｐ ｔｅｓｔ）の結果、シリコン基板
１の上に形成された絶縁膜又は金属配線層でボイドやコ
ンタクトオープンのような不良メカニズムが発生した場
合のウェーハの断面を図１（Ａ）に示す。図中、Ｘ印に
示した部分は不良箇所である。
ら本発明の好適な実施例を説明する。 〔第１実施例〕ＤＲＡＭのような半導体素子を形成する
工程が完了された後、ダイ別に行われるビットマップテ
スト（Ｂｉｔｍａｐ ｔｅｓｔ）の結果、シリコン基板
１の上に形成された絶縁膜又は金属配線層でボイドやコ
ンタクトオープンのような不良メカニズムが発生した場
合のウェーハの断面を図１（Ａ）に示す。図中、Ｘ印に
示した部分は不良箇所である。
【０００８】このような不良検査の第１の過程では、分
析しようとする部位（Ｘ印の部分）を除いた部分に感光
膜３を塗布する。この感光膜の塗布は、エッチング処理
で発生し得る試験片の表面損傷を防止するためであり、
塗布された感光膜３は次の過程で除去しやすく且つ安全
だという長所がある。すなわち、アセトンを用いたウェ
ットエッチングで容易に除去され、ベーキング処理され
た状態では酸素（Ｏ2）ガスを用いたドライエッチング
により処理できる。本発明の方法では、感光膜３の塗布
後に６０〜７０℃のホットプレートで、ベーキングは行
わず、単にウェーハのサイズに合うビニール４を欠陥箇
所のみは残して覆う。
析しようとする部位（Ｘ印の部分）を除いた部分に感光
膜３を塗布する。この感光膜の塗布は、エッチング処理
で発生し得る試験片の表面損傷を防止するためであり、
塗布された感光膜３は次の過程で除去しやすく且つ安全
だという長所がある。すなわち、アセトンを用いたウェ
ットエッチングで容易に除去され、ベーキング処理され
た状態では酸素（Ｏ2）ガスを用いたドライエッチング
により処理できる。本発明の方法では、感光膜３の塗布
後に６０〜７０℃のホットプレートで、ベーキングは行
わず、単にウェーハのサイズに合うビニール４を欠陥箇
所のみは残して覆う。
【０００９】上記の過程が終わると、ドライエッチング
法により欠陥箇所が含まれた層の真上の層まで除去して
くる。この過程で、パターン層２の最上層の保護膜（Ｐ
ａｓｓｉｖａｔｉｏｎ Ｍｅｍｂｒａｎｅ）は、プラズ
マを用いたドライエッチング法により除去でき、このと
き、エッチングチャンバに供給されるガスの比率はＣＦ
4：Ｏ2＝１０：１である。
法により欠陥箇所が含まれた層の真上の層まで除去して
くる。この過程で、パターン層２の最上層の保護膜（Ｐ
ａｓｓｉｖａｔｉｏｎ Ｍｅｍｂｒａｎｅ）は、プラズ
マを用いたドライエッチング法により除去でき、このと
き、エッチングチャンバに供給されるガスの比率はＣＦ
4：Ｏ2＝１０：１である。
【００１０】保護膜の除去後は、不良モードの特性によ
り次の２つのエッチング技術から選別して適用する。す
なわち、電気的測定の結果で現れる欠陥の様態が二重金
属配線層で発生したグローバル（Ｇｌｏｂａｌ）性であ
るか、４重多結晶シリコン層で発生する部分的（Ｐａｒ
ｔｉａｌ）あるいはビット（Ｂｉｔ）性であるかによっ
てエッチング法を選別して適用する。
り次の２つのエッチング技術から選別して適用する。す
なわち、電気的測定の結果で現れる欠陥の様態が二重金
属配線層で発生したグローバル（Ｇｌｏｂａｌ）性であ
るか、４重多結晶シリコン層で発生する部分的（Ｐａｒ
ｔｉａｌ）あるいはビット（Ｂｉｔ）性であるかによっ
てエッチング法を選別して適用する。
【００１１】図１（Ｂ）は二重金属配線層で発生したグ
ローバル性の欠陥が発生した場合に本発明の方法を適用
したものとして、中央の断面部位の上層部は第２金属配
線層２ｂ、下部層は第１金属配線層２ａであり、露出さ
れない周囲部分は感光膜３である。
ローバル性の欠陥が発生した場合に本発明の方法を適用
したものとして、中央の断面部位の上層部は第２金属配
線層２ｂ、下部層は第１金属配線層２ａであり、露出さ
れない周囲部分は感光膜３である。
【００１２】この状態でＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉ
ｏｎ Ｅｔｃｈｅｒ）装置を用いて金属配線層間の絶縁
層等をプラズマエッチング法により先ず除去する。本発
明の方法では上記絶縁膜の除去に用いる供給ガスは保護
膜の場合と同様にＣＦ4＋Ｏ2であった。エッチング処理
を経た後は、ＳＥＭで傾斜角と回転角を調節して観察す
ると金属配線層間を立体的に分析することが可能とな
る。
ｏｎ Ｅｔｃｈｅｒ）装置を用いて金属配線層間の絶縁
層等をプラズマエッチング法により先ず除去する。本発
明の方法では上記絶縁膜の除去に用いる供給ガスは保護
膜の場合と同様にＣＦ4＋Ｏ2であった。エッチング処理
を経た後は、ＳＥＭで傾斜角と回転角を調節して観察す
ると金属配線層間を立体的に分析することが可能とな
る。
【００１３】〔第２実施例〕図２（Ａ）は４重ポリシリ
コン層で欠陥が発生した場合を示したもので、パターン
層１２に形成された４重ポリシリコンは、ゲート電極用
ポリシリコン、ビットライン用ポリシリコン、ストレー
ジノードコンタクト用ポリシリコン及びストレージノー
ドコンタクト用ポリシリコンの上部に位置するキャパシ
タ形成用ポリシリコンの４つからなる。
コン層で欠陥が発生した場合を示したもので、パターン
層１２に形成された４重ポリシリコンは、ゲート電極用
ポリシリコン、ビットライン用ポリシリコン、ストレー
ジノードコンタクト用ポリシリコン及びストレージノー
ドコンタクト用ポリシリコンの上部に位置するキャパシ
タ形成用ポリシリコンの４つからなる。
【００１４】前述した方法で保護膜が除去された後は、
露出された金属配線層がＣｌ2＋ＢＣｌ2ガスの供給で除
去される。ついで、平板状に整列しているポリ４層まで
の層等もＣＦ4＋Ｏ2ガスで除去される。尚、金属配線層
と絶縁層及びキャパシタ形成用ポリシリコン（ポリ４
層）が除去された状態の断面を図２（Ｂ）に示す。
露出された金属配線層がＣｌ2＋ＢＣｌ2ガスの供給で除
去される。ついで、平板状に整列しているポリ４層まで
の層等もＣＦ4＋Ｏ2ガスで除去される。尚、金属配線層
と絶縁層及びキャパシタ形成用ポリシリコン（ポリ４
層）が除去された状態の断面を図２（Ｂ）に示す。
【００１５】ここで、３−Ｄポリシリコンスケルトンリ
バースデリニエーション（３−ＤＰｏｌｙｓｉｌｉｃｏ
ｎ Ｓｋｅｌｅｔｏｎ Ｒｅｖｅｒｓｅ Ｄｅｌｉｎｅ
ａｔｉｏｎ）と呼ばれる選択エッチング技術を適用すれ
ば、多結晶シリコン層に発生する欠陥を立体的に分析す
ることができる。上記３−Ｄポリシリコンスケルトンリ
バースデリニエーションを用いた選択エッチング法につ
いては米国特許第５、４９８、８７１号に開示されてい
る。すなわち、下部層を覆っているストレージノードを
コンタクト１２ｃのみ残してバレルタイプ（Ｂａｒｒｅ
ｌ ｔｙｐｅ）のプラズマエッチャ（使用ガス：ＣＦ4
＋Ｏ2）を用いて除去した後、多結晶シリコンと酸化物
との選択度が非常に優れた薄めたＨＦ（混合比率はＨ2
Ｏ：ＨＦ＝２０：１）液により酸化膜を全部除去し、多
結晶シリコン層のみ露出させる特定の技術を適用して多
結晶シリコン層に発生する全ての欠陥を一括に分析して
観察することができるように試験片を制作して処理す
る。このとき、薄めたＨＦ液によるエッチング処理で
は、図２（Ｃ）に示したように、試験片を覆っていたビ
ニールカバー１４を取り外し、感光膜１３を塗布した状
態で化学処理する。
バースデリニエーション（３−ＤＰｏｌｙｓｉｌｉｃｏ
ｎ Ｓｋｅｌｅｔｏｎ Ｒｅｖｅｒｓｅ Ｄｅｌｉｎｅ
ａｔｉｏｎ）と呼ばれる選択エッチング技術を適用すれ
ば、多結晶シリコン層に発生する欠陥を立体的に分析す
ることができる。上記３−Ｄポリシリコンスケルトンリ
バースデリニエーションを用いた選択エッチング法につ
いては米国特許第５、４９８、８７１号に開示されてい
る。すなわち、下部層を覆っているストレージノードを
コンタクト１２ｃのみ残してバレルタイプ（Ｂａｒｒｅ
ｌ ｔｙｐｅ）のプラズマエッチャ（使用ガス：ＣＦ4
＋Ｏ2）を用いて除去した後、多結晶シリコンと酸化物
との選択度が非常に優れた薄めたＨＦ（混合比率はＨ2
Ｏ：ＨＦ＝２０：１）液により酸化膜を全部除去し、多
結晶シリコン層のみ露出させる特定の技術を適用して多
結晶シリコン層に発生する全ての欠陥を一括に分析して
観察することができるように試験片を制作して処理す
る。このとき、薄めたＨＦ液によるエッチング処理で
は、図２（Ｃ）に示したように、試験片を覆っていたビ
ニールカバー１４を取り外し、感光膜１３を塗布した状
態で化学処理する。
【００１６】図２（Ｄ）はポリシリコン間の酸化膜が除
去された状態を示した図面であり、ウェットエッチング
により基板１１上に露出された部分にはポリシリコン１
２ａ、１２ｂ、１２ｃのみ残っている。
去された状態を示した図面であり、ウェットエッチング
により基板１１上に露出された部分にはポリシリコン１
２ａ、１２ｂ、１２ｃのみ残っている。
【００１７】このような過程を経た後は、ＫＬＡやＴｅ
ｎｓｏｒ等のパーチクル調査装置及び座標互換の可能な
ＳＥＭ装置でポリシリコンに発生した欠陥を観察する。
観察された欠陥は、工程中に測定したパーチクル又は欠
陥の座標位置との比較分析が可能であるので、最適化さ
れた不良分析の確立に多く寄与する。
ｎｓｏｒ等のパーチクル調査装置及び座標互換の可能な
ＳＥＭ装置でポリシリコンに発生した欠陥を観察する。
観察された欠陥は、工程中に測定したパーチクル又は欠
陥の座標位置との比較分析が可能であるので、最適化さ
れた不良分析の確立に多く寄与する。
【００１８】
【発明の効果】以上のように本発明に係る不良分析方法
では、ウェーハの任意のダイに欠陥が発生した場合、そ
の不良を分析するためウェーハを切断することなく分析
をしようとする局所部位のみに対して特定の選択エッチ
ング法により、その部位に生じた全ての欠陥を一括に分
析することが可能となるので、ＫＬＡやＩＮＳＰＥＸの
ような装置との座標互換の可能なＳＥＭ装置で分析する
場合には、多層で発生する物理的な欠陥と、工程中で測
定したパーチクルを含む欠陥データとを比較評価するこ
とができ、統計的な不良分析体制の構築も可能にする。
では、ウェーハの任意のダイに欠陥が発生した場合、そ
の不良を分析するためウェーハを切断することなく分析
をしようとする局所部位のみに対して特定の選択エッチ
ング法により、その部位に生じた全ての欠陥を一括に分
析することが可能となるので、ＫＬＡやＩＮＳＰＥＸの
ような装置との座標互換の可能なＳＥＭ装置で分析する
場合には、多層で発生する物理的な欠陥と、工程中で測
定したパーチクルを含む欠陥データとを比較評価するこ
とができ、統計的な不良分析体制の構築も可能にする。
【００１９】ここでは本発明の特定の実施形態について
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
【図１】（Ａ）〜（Ｂ）は、本発明の第１実施例に係る
もので、二重金属配線が形成された半導体ウェーハにお
いて、金属配線層に欠陥が発生した場合の欠陥調査用試
験片を製造する過程を説明するための図面である。
もので、二重金属配線が形成された半導体ウェーハにお
いて、金属配線層に欠陥が発生した場合の欠陥調査用試
験片を製造する過程を説明するための図面である。
【図２】（Ａ）〜（Ｄ）は、本発明の第２実施例に係る
もので、４層の多結晶シリコンを含む半導体ウェーハの
欠陥調査用試験片を製造する過程を説明するための図面
である
もので、４層の多結晶シリコンを含む半導体ウェーハの
欠陥調査用試験片を製造する過程を説明するための図面
である
１ 基板 ２ パターン層 ２ａ 第１金属配線層 ２ｂ 第２金属配線層 ３ 感光膜 ４ ビニール層 １１ 基板 １２ パターン層 １２ａ，１２ｂ，１２ｃ ポリシリコン １３ 感光膜 １４ ビニール層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｎ 23/225 Ｇ０１Ｎ 1/28 Ｇ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｆ
Claims (5)
- 【請求項１】 第１及び第２金属配線と上記第２金属配
線上に形成された保護膜と上記第１及び第２金属配線間
に絶縁層が形成された二重配線構造の半導体素子におい
て、欠陥箇所が含まれた所定の部位を除いて保護膜の全
面に感光膜を塗布する工程と、上記感光膜の上とウェー
ハの側面部にビニールを塗布する工程と、上記第２金属
配線上の露出された保護膜を除去する工程と、露出され
た第２金属配線層と下部の第１金属配線層との間に位置
した絶縁膜をエッチングして除去する工程と、上記絶縁
膜のエッチングにより露出された二重金属配線を走査電
子顕微鏡で傾斜角と回転角を調節して観察する工程とを
含むことを特徴とする半導体素子の３次元的な欠陥分析
方法。 - 【請求項２】 上記保護膜の除去には、ＣＦ4：Ｏ2＝１
０：１のガスが供給されることを特徴とする請求項１に
記載の半導体素子の３次元的な欠陥分析方法。 - 【請求項３】 上記絶縁膜のエッチングは、反応性イオ
ンを用いたドライエッチング法であることを特徴とする
請求項１に記載の半導体素子の３次元的な欠陥分析方
法。 - 【請求項４】 保護膜、金属配線、絶縁層、４層のポリ
シリコンを含むメモリ素子において、ウェーハ上にメモ
リ素子が集積されたダイの中で不良が発生したダイの欠
陥箇所が含まれた所定の部位を除いてウェーハ上に感光
膜を塗布する工程と、上記感光膜の上とウェーハの側面
部にビニールを塗布する工程と、上記感光膜及びビニー
ルが塗布されていない部分でストレージキャパシタを構
成する下部ポリシリコンの柱状のような部分のみが残る
ように上部の層等を供給ガスを異にして異方性ドライエ
ッチングして平坦化する工程と、ビニール部分を除去し
ビニール下部の感光膜をマスクとしてポリシリコン間の
絶縁層をウェットエッチングして除去する工程と、露出
された多結晶シリコンを走査電子顕微鏡で傾斜角と回転
角を調節して観察する工程とを含むことを特徴とする半
導体素子の３次元的な欠陥分析方法。 - 【請求項５】 上記ウェットエッチングには、Ｈ2Ｏ：
ＨＦ＝２０：１の混合液が使用されることを特徴とする
請求項４に記載の半導体素子の３次元的な欠陥分析方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021185A KR100197114B1 (ko) | 1995-07-19 | 1995-07-19 | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 |
| KR1995P21185 | 1995-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232393A JPH09232393A (ja) | 1997-09-05 |
| JP2715289B2 true JP2715289B2 (ja) | 1998-02-18 |
Family
ID=19420917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209244A Expired - Fee Related JP2715289B2 (ja) | 1995-07-19 | 1996-07-19 | 半導体素子の３次元的な欠陥分析方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5945349A (ja) |
| JP (1) | JP2715289B2 (ja) |
| KR (1) | KR100197114B1 (ja) |
| CN (1) | CN1079583C (ja) |
| DE (1) | DE19629249B4 (ja) |
| TW (1) | TW302521B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007530944A (ja) * | 2004-03-22 | 2007-11-01 | ケーエルエー−テンカー テクノロジィース コーポレイション | 基板の特徴を測定する、または分析のために基板を準備する方法およびシステム |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821549A (en) * | 1997-03-03 | 1998-10-13 | Schlumberger Technologies, Inc. | Through-the-substrate investigation of flip-chip IC's |
| KR19990006180A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법 |
| KR100401534B1 (ko) * | 1997-08-30 | 2003-12-24 | 주식회사 하이닉스반도체 | Esd 손상 위치 검출 방법 |
| US5903343A (en) * | 1997-12-23 | 1999-05-11 | Siemens Aktiengesellschaft | Method for detecting under-etched vias |
| US6069089A (en) * | 1998-12-18 | 2000-05-30 | Suh; Hong C. | Defective semiconductor redistribution labeling system |
| US6507044B1 (en) * | 1999-03-25 | 2003-01-14 | Advanced Micro Devices, Inc. | Position-selective and material-selective silicon etching to form measurement structures for semiconductor fabrication |
| JP2001050874A (ja) * | 1999-08-04 | 2001-02-23 | Mitsubishi Electric Corp | 半導体基板の検査方法 |
| KR100345677B1 (ko) * | 1999-12-13 | 2002-07-27 | 주식회사 하이닉스반도체 | 이미지센서의 결함 분석 방법 |
| US6767750B2 (en) * | 2001-12-31 | 2004-07-27 | Texas Instruments Incorporated | Detection of AIOx ears for process control in FeRAM processing |
| KR100476983B1 (ko) * | 2002-08-09 | 2005-03-17 | (주)시티엠 | 전자부품의 회로패턴 오픈방법 |
| KR100476985B1 (ko) * | 2002-08-09 | 2005-03-18 | 김용욱 | 전자부품의 회로패턴 오픈장치 |
| CN100399530C (zh) * | 2004-11-03 | 2008-07-02 | 力晶半导体股份有限公司 | 分析方法 |
| CN100449359C (zh) * | 2006-02-06 | 2009-01-07 | 友达光电股份有限公司 | 液晶显示器面板金属导线的角度测量方法及其装置 |
| DE102006035644A1 (de) * | 2006-07-31 | 2008-02-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen |
| KR101380372B1 (ko) * | 2013-01-30 | 2014-04-10 | 포항공과대학교 산학협력단 | 반도체 소자의 검사 방법 |
| CN106099657B (zh) * | 2016-07-26 | 2018-05-22 | 中航光电科技股份有限公司 | 一种线缆组件布线方法及工装 |
| KR20190096339A (ko) * | 2016-12-16 | 2019-08-19 | 가부시키가이샤 도쿠야마 | 폴리실리콘 파쇄물의 부착 수지의 분석 방법 |
| CN109377264B (zh) * | 2018-09-21 | 2021-06-29 | 苏州芯联成软件有限公司 | 一种快速评估芯片设计及生产成本的方法 |
| CN114088752B (zh) * | 2021-11-02 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS507912A (ja) * | 1973-05-30 | 1975-01-27 | ||
| JPS584338B2 (ja) * | 1978-11-20 | 1983-01-26 | 富士通株式会社 | レジスト剥離防止方法 |
| JPS59231831A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 半導体装置 |
| JPS62250421A (ja) * | 1986-04-23 | 1987-10-31 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
| JP2760786B2 (ja) * | 1987-03-18 | 1998-06-04 | 株式会社日立製作所 | 走査電子顕微鏡およびその試料台移動方法 |
| US4836883A (en) * | 1988-06-07 | 1989-06-06 | Advanced Micro Devices, Inc. | Method of performing electrical reject selection |
| US4983830A (en) * | 1989-06-29 | 1991-01-08 | Seiko Instruments Inc. | Focused ion beam apparatus having charged particle energy filter |
| US5131752A (en) * | 1990-06-28 | 1992-07-21 | Tamarack Scientific Co., Inc. | Method for film thickness endpoint control |
| GB2247345B (en) * | 1990-07-05 | 1995-04-05 | Haroon Ahmed | Integrated circuit structure analysis |
| US5191231A (en) * | 1991-04-30 | 1993-03-02 | Woodrow Berry | Timer for electrical appliances |
| US5214283A (en) * | 1991-07-23 | 1993-05-25 | Sgs-Thomson Microelectronics, Inc. | Method of determining the cause of open-via failures in an integrated circuit |
| US5296093A (en) * | 1991-07-24 | 1994-03-22 | Applied Materials, Inc. | Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure |
| KR960005099B1 (ko) * | 1992-12-30 | 1996-04-20 | 현대전자산업주식회사 | 반도체 소자의 다층폴리구조의 층간 불량분석 방법 |
| EP0685113B1 (en) * | 1993-12-20 | 1999-11-03 | General Electric Company | Method of repairing a conductive line of a thin film imager or display device and structure produced thereby |
| JPH08148452A (ja) * | 1994-11-15 | 1996-06-07 | Sony Corp | 基板表面保護テープ及び基板裏面研削方法 |
-
1995
- 1995-07-19 KR KR1019950021185A patent/KR100197114B1/ko not_active IP Right Cessation
-
1996
- 1996-07-16 TW TW085108638A patent/TW302521B/zh not_active IP Right Cessation
- 1996-07-19 US US08/684,453 patent/US5945349A/en not_active Expired - Lifetime
- 1996-07-19 JP JP8209244A patent/JP2715289B2/ja not_active Expired - Fee Related
- 1996-07-19 CN CN96112213A patent/CN1079583C/zh not_active Expired - Fee Related
- 1996-07-19 DE DE19629249A patent/DE19629249B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007530944A (ja) * | 2004-03-22 | 2007-11-01 | ケーエルエー−テンカー テクノロジィース コーポレイション | 基板の特徴を測定する、または分析のために基板を準備する方法およびシステム |
| JP4931799B2 (ja) * | 2004-03-22 | 2012-05-16 | ケーエルエー−テンカー コーポレイション | 基板の特徴を測定する、または分析のために基板を準備する方法およびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1150331A (zh) | 1997-05-21 |
| CN1079583C (zh) | 2002-02-20 |
| DE19629249B4 (de) | 2005-11-17 |
| KR100197114B1 (ko) | 1999-06-15 |
| KR970007381A (ko) | 1997-02-21 |
| DE19629249A1 (de) | 1997-01-23 |
| TW302521B (ja) | 1997-04-11 |
| JPH09232393A (ja) | 1997-09-05 |
| US5945349A (en) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715289B2 (ja) | 半導体素子の３次元的な欠陥分析方法 | |
| CN100349273C (zh) | 采用整合测量以增进介电质蚀刻效率的方法和设备 | |
| CN104795340A (zh) | 一种Flash产品的ONO薄膜缺陷的失效分析方法 | |
| JPH0922932A (ja) | 半導体装置の不良分析のためのデプロセシング方法 | |
| US7329550B2 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
| JP2715288B2 (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
| JP7520501B2 (ja) | 半導体素子の分析システム及び方法 | |
| JP2002182368A (ja) | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 | |
| US7745236B2 (en) | Floating gate process methodology | |
| US5849642A (en) | Method of fabricating specimen for exposing defects of a semiconductor device for observation and analysis | |
| US6642150B1 (en) | Method for testing for blind hole formed in wafer layer | |
| JPH10200071A (ja) | 半導体装置及び欠陥検出方法 | |
| KR20010066391A (ko) | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 | |
| KR100244916B1 (ko) | 반도체 웨이퍼 디펙트 분석방법 | |
| JPH01286432A (ja) | 絶縁膜の欠陥の検出方法 | |
| JP3470376B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| TWI267911B (en) | Method of cleaning a semiconductor | |
| KR20050066170A (ko) | 반도체 소자의 불량분석 방법 | |
| JPH10326815A (ja) | 半導体デバイスの多層ポリシリコン膜の誤整列分析方法 | |
| KR19990042241A (ko) | 반도체소자 제조공정의 식각액 조성물 및 이를 이용한 식각방법 및 불량분석방법 | |
| Russell et al. | Self Aligned Contact Wordline-Bitline Shorts in Memory ICs–A Comparative Study of a Failure Mode, Its Root Causes, and Simple, but Highly Effective Analysis Techniques | |
| von Creigern et al. | Surface analysis for the process and device characterisation in microelectronics manufacturing plants | |
| Clark | Failure analysis of sub-micron VLSI memory devices: techniques and failure mechanisms | |
| JPH022649A (ja) | 半導体装置の故障解析方法 | |
| JP2002323307A (ja) | 半導体集積回路装置の製造方法、半導体集積回路の検査方法および半導体集積回路の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |