JP2002182368A - フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 - Google Patents
フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法Info
- Publication number
- JP2002182368A JP2002182368A JP2000384127A JP2000384127A JP2002182368A JP 2002182368 A JP2002182368 A JP 2002182368A JP 2000384127 A JP2000384127 A JP 2000384127A JP 2000384127 A JP2000384127 A JP 2000384127A JP 2002182368 A JP2002182368 A JP 2002182368A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- product
- line
- inspection mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 フォトマスクに描画されたマスク寸法検査マ
ークを利用して、パターン欠陥検査を精度良く実行す
る。 【解決手段】 フォトマスクは、製品パターンと、この
製品パターンの周辺に配置されるマスク寸法検査マーク
３とが描画されたものである。マスク寸法検査マーク３
は、製品パターンの線幅と等しい線幅のラインパターン
４と、このラインパターン４に隣接して配置されライン
パターン４よりも幅が広い基準パターン５とを含んでい
る。
ークを利用して、パターン欠陥検査を精度良く実行す
る。 【解決手段】 フォトマスクは、製品パターンと、この
製品パターンの周辺に配置されるマスク寸法検査マーク
３とが描画されたものである。マスク寸法検査マーク３
は、製品パターンの線幅と等しい線幅のラインパターン
４と、このラインパターン４に隣接して配置されライン
パターン４よりも幅が広い基準パターン５とを含んでい
る。
Description
【０００１】
【発明の属する技術分野】本発明は写真製版に用いられ
るフォトマスク、並びに、このフォトマスクを用いたパ
ターン欠陥検査方法及び半導体装置の製造方法に関する
ものである。
るフォトマスク、並びに、このフォトマスクを用いたパ
ターン欠陥検査方法及び半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】近年、半導体デバイスに対して高速化及
び大容量化が要求されており、デバイス自体の微細化が
進められている。さらに、情報処理の多様化により半導
体メモリーとロジックＬＳＩを組み合わせたシステムＬ
ＳＩの開発も進められている。その一例として、ＤＲＡ
ＭとロジックＬＳＩを混載したいわゆるｅＤＲＡＭ（em
bedded DRAM）が挙げられる。このｅＤＲＡＭは、大容
量の画像処理を高速で実行することができる特長があ
る。
び大容量化が要求されており、デバイス自体の微細化が
進められている。さらに、情報処理の多様化により半導
体メモリーとロジックＬＳＩを組み合わせたシステムＬ
ＳＩの開発も進められている。その一例として、ＤＲＡ
ＭとロジックＬＳＩを混載したいわゆるｅＤＲＡＭ（em
bedded DRAM）が挙げられる。このｅＤＲＡＭは、大容
量の画像処理を高速で実行することができる特長があ
る。
【０００３】図５は、一般的な半導体デバイスとしての
ＤＲＡＭの構造を説明するための断面図である。図５に
おいて、参照符号１０１は半導体基板、１０２は素子分
離領域、１０３はゲート絶縁膜、１０４は導電膜として
のポリシリコン膜、１０５はタングステンシリサイド
（ＷＳｉ）膜、１０６及び１０７は絶縁膜、１０８は側
壁保護絶縁膜、１０９及び１１５はストレージノードに
コンタクトするポリプラグを示している。また、１１
０，１１１，１１３，１１６，１１７，１２０，１２２
は層間絶縁膜としての窒化膜あるいは酸化膜を示してい
る。また、１１２及び１２１はメタル配線、１１８は下
部電極のストレージノード、１１９は上部電極を示して
いる。
ＤＲＡＭの構造を説明するための断面図である。図５に
おいて、参照符号１０１は半導体基板、１０２は素子分
離領域、１０３はゲート絶縁膜、１０４は導電膜として
のポリシリコン膜、１０５はタングステンシリサイド
（ＷＳｉ）膜、１０６及び１０７は絶縁膜、１０８は側
壁保護絶縁膜、１０９及び１１５はストレージノードに
コンタクトするポリプラグを示している。また、１１
０，１１１，１１３，１１６，１１７，１２０，１２２
は層間絶縁膜としての窒化膜あるいは酸化膜を示してい
る。また、１１２及び１２１はメタル配線、１１８は下
部電極のストレージノード、１１９は上部電極を示して
いる。
【０００４】図５に示すような半導体デバイス（ＤＲＡ
Ｍ）は、絶縁膜や導電膜を形成する成膜工程、コンタク
トホールやトレンチを形成するエッチング工程、ＣＭＰ
法を用いた平坦化処理工程、及び、レジストパターンを
形成する写真製版工程等の複数の製造工程を経て製造さ
れる。
Ｍ）は、絶縁膜や導電膜を形成する成膜工程、コンタク
トホールやトレンチを形成するエッチング工程、ＣＭＰ
法を用いた平坦化処理工程、及び、レジストパターンを
形成する写真製版工程等の複数の製造工程を経て製造さ
れる。
【０００５】また、従来より、上記各製造工程の前後に
おいて、製品上の異物を管理するために、パターン欠陥
検査が実施されている。このパターン欠陥検査とは、Ｓ
ＥＭ（scanning electron microscope）や光学顕微鏡を
用いて、異物や露光不良又はエッチング不良等に起因し
た不良パターンを特定するための検査のことである。ま
た、近年、その検査方法も用途に応じて多種存在するよ
うになってきた。
おいて、製品上の異物を管理するために、パターン欠陥
検査が実施されている。このパターン欠陥検査とは、Ｓ
ＥＭ（scanning electron microscope）や光学顕微鏡を
用いて、異物や露光不良又はエッチング不良等に起因し
た不良パターンを特定するための検査のことである。ま
た、近年、その検査方法も用途に応じて多種存在するよ
うになってきた。
【０００６】次に、従来の写真製版工程で使用されてい
たフォトマスクについて説明する。図６は、従来のフォ
トマスクを説明するための図であり、図７（ａ）は、図
６で示した従来のマスク寸法検査マークを説明するため
の図である。図６及び図７（ａ）において、参照符号１
０はフォトマスク、２は製品パターン、１３はマスク寸
法検査マーク、４はラインパターンを示している。
たフォトマスクについて説明する。図６は、従来のフォ
トマスクを説明するための図であり、図７（ａ）は、図
６で示した従来のマスク寸法検査マークを説明するため
の図である。図６及び図７（ａ）において、参照符号１
０はフォトマスク、２は製品パターン、１３はマスク寸
法検査マーク、４はラインパターンを示している。
【０００７】図６に示すフォトマスク１０は、製品パタ
ーン２と、この製品パターン２の周辺にマスク寸法検査
マーク１３と、が描画されたレチクルである。製品パタ
ーン２は、実際の製品の回路パターンである。マスク寸
法検査マーク１３は、フォトマスク製造時に、その加工
精度を測定するためのものである。従って、マスク寸法
検査マーク１３のパターンは、写真製版工程においては
本来不要であり、デバイスの動作とは無関係のパターン
である。
ーン２と、この製品パターン２の周辺にマスク寸法検査
マーク１３と、が描画されたレチクルである。製品パタ
ーン２は、実際の製品の回路パターンである。マスク寸
法検査マーク１３は、フォトマスク製造時に、その加工
精度を測定するためのものである。従って、マスク寸法
検査マーク１３のパターンは、写真製版工程においては
本来不要であり、デバイスの動作とは無関係のパターン
である。
【０００８】また、図７（ａ）に示すように、マスク寸
法検査マーク１３は、製品パターン２の線幅と略等しい
ラインパターン４を複数含んでいる。
法検査マーク１３は、製品パターン２の線幅と略等しい
ラインパターン４を複数含んでいる。
【０００９】次に、従来のフォトマスク１０を用いたパ
ターン欠陥検査方法について説明する。図７（ｂ）は、
従来のフォトマスクを用いたパターン欠陥検査方法につ
いて説明するための断面図である。図７（ｂ）に示すよ
うに、先ず、半導体基板２１上に、シリコン窒化膜２２
を５００Å程度ＬＰＣＶＤ法により形成する。次に、シ
リコン窒化膜２２上に、シリコン酸化膜２３を８０００
Å程度ＬＰＣＶＤ法により形成する。そして、シリコン
酸化膜２３上に、フォトレジスト膜（図示省略）を形成
する。
ターン欠陥検査方法について説明する。図７（ｂ）は、
従来のフォトマスクを用いたパターン欠陥検査方法につ
いて説明するための断面図である。図７（ｂ）に示すよ
うに、先ず、半導体基板２１上に、シリコン窒化膜２２
を５００Å程度ＬＰＣＶＤ法により形成する。次に、シ
リコン窒化膜２２上に、シリコン酸化膜２３を８０００
Å程度ＬＰＣＶＤ法により形成する。そして、シリコン
酸化膜２３上に、フォトレジスト膜（図示省略）を形成
する。
【００１０】次に、図６に示したフォトマスク１１を用
いて露光を行い、レジストパターン（図示省略）を形成
する。そして、このレジストパターンをマスクとして、
ドライエッチングを行う。このドライエッチングによ
り、図７（ａ）に示したマスク寸法検査マーク１３に対
応する開口部２８がシリコン酸化膜２３内に形成され
る。
いて露光を行い、レジストパターン（図示省略）を形成
する。そして、このレジストパターンをマスクとして、
ドライエッチングを行う。このドライエッチングによ
り、図７（ａ）に示したマスク寸法検査マーク１３に対
応する開口部２８がシリコン酸化膜２３内に形成され
る。
【００１１】続いて、開口部２８の内面およびシリコン
酸化膜２３上に、例えばＴｉＮ又はＴａＮのバリアメタ
ル膜２５を１０００Å程度形成する。そして、バリアメ
タル膜２５上に、例えばタングステン膜２６を４０００
Å程度スパッタリング法により形成する。さらに、シリ
コン酸化膜２３上の不要なタングステン膜２６及びバリ
アメタル膜２５をＣＭＰ法により除去すると、図７
（ｂ）に示すような構造が得られる。
酸化膜２３上に、例えばＴｉＮ又はＴａＮのバリアメタ
ル膜２５を１０００Å程度形成する。そして、バリアメ
タル膜２５上に、例えばタングステン膜２６を４０００
Å程度スパッタリング法により形成する。さらに、シリ
コン酸化膜２３上の不要なタングステン膜２６及びバリ
アメタル膜２５をＣＭＰ法により除去すると、図７
（ｂ）に示すような構造が得られる。
【００１２】次に、以上のようにして形成されたパター
ンのうち、製品パターン（図示省略）の欠陥検査をＳＥ
Ｍ又は光学顕微鏡を用いて行う。そして、欠陥パターン
が発見されると、その位置（座標）を、マスク寸法検査
マーク１３に対応するパターンを原点（座標基準）とし
て特定する。
ンのうち、製品パターン（図示省略）の欠陥検査をＳＥ
Ｍ又は光学顕微鏡を用いて行う。そして、欠陥パターン
が発見されると、その位置（座標）を、マスク寸法検査
マーク１３に対応するパターンを原点（座標基準）とし
て特定する。
【００１３】上述のように、パターン欠陥検査において
欠陥パターンの座標を特定する際に、その座標基準とし
てマスク寸法検査マークを利用することは、座標を精度
良く特定するための有効な手段である。
欠陥パターンの座標を特定する際に、その座標基準とし
てマスク寸法検査マークを利用することは、座標を精度
良く特定するための有効な手段である。
【００１４】
【発明が解決しようとする課題】しかしながら、半導体
デバイスすなわち製品パターン２の微細化に伴って、マ
スク寸法検査マーク１３も本来の用途のため、微細化し
てきている。このため、従来のフォトマスク１０を用い
て半導体基板上に露光したマスク寸法検査マーク３は見
えにくいという問題があった。特に、図７（ａ）に示す
ようにマスク寸法検査マーク１３が微細化、すなわちラ
インパターン４が微細化すると、図７（ｂ）に示すよう
に、タングステン膜２６を少量成膜する場合でも開口部
２８が完全に埋め込まれてしまう。さらに、タングステ
ン膜２６を成膜した後ＣＭＰにより平坦化処理すると、
表面が鏡面状態となり、微細なラインパターン４が一層
見えにくくなってしまう。従って、パターン欠陥検査時
に、半導体基板上に露光されたマスク寸法検査マーク
を、座標基準として使用することが困難であった。これ
により、欠陥パターンの座標特定を精度良く行うことが
できないという問題があった。
デバイスすなわち製品パターン２の微細化に伴って、マ
スク寸法検査マーク１３も本来の用途のため、微細化し
てきている。このため、従来のフォトマスク１０を用い
て半導体基板上に露光したマスク寸法検査マーク３は見
えにくいという問題があった。特に、図７（ａ）に示す
ようにマスク寸法検査マーク１３が微細化、すなわちラ
インパターン４が微細化すると、図７（ｂ）に示すよう
に、タングステン膜２６を少量成膜する場合でも開口部
２８が完全に埋め込まれてしまう。さらに、タングステ
ン膜２６を成膜した後ＣＭＰにより平坦化処理すると、
表面が鏡面状態となり、微細なラインパターン４が一層
見えにくくなってしまう。従って、パターン欠陥検査時
に、半導体基板上に露光されたマスク寸法検査マーク
を、座標基準として使用することが困難であった。これ
により、欠陥パターンの座標特定を精度良く行うことが
できないという問題があった。
【００１５】本発明は、上記従来の課題を解決するため
になされたもので、フォトマスクに描画されたマスク寸
法検査マークを利用して、パターン欠陥検査を精度良く
実行することを目的とする。
になされたもので、フォトマスクに描画されたマスク寸
法検査マークを利用して、パターン欠陥検査を精度良く
実行することを目的とする。
【００１６】
【課題を解決するための手段】請求項１の発明に係るフ
ォトマスクは、写真製版に用いられるフォトマスクであ
って、製品パターンと、前記製品パターンの周辺に配置
され、前記製品パターンの線幅と等しい線幅のラインパ
ターンと、前記ラインパターンに隣接して配置され前記
ラインパターンよりも幅が広い基準パターンと、を含む
マスク寸法検査マークと、を含むことを特徴とするもの
である。
ォトマスクは、写真製版に用いられるフォトマスクであ
って、製品パターンと、前記製品パターンの周辺に配置
され、前記製品パターンの線幅と等しい線幅のラインパ
ターンと、前記ラインパターンに隣接して配置され前記
ラインパターンよりも幅が広い基準パターンと、を含む
マスク寸法検査マークと、を含むことを特徴とするもの
である。
【００１７】請求項２の発明に係るフォトマスクは、請
求項１に記載のフォトマスクにおいて、前記基準パター
ンは、幅が２〜３μｍのラインパターンを含むことを特
徴とするものである。
求項１に記載のフォトマスクにおいて、前記基準パター
ンは、幅が２〜３μｍのラインパターンを含むことを特
徴とするものである。
【００１８】請求項３の発明に係るフォトマスクは、請
求項１又は２に記載のフォトマスクにおいて、前記基準
パターンは、幅が２〜３μｍのパッドパターンを含むこ
とを特徴とするものである。
求項１又は２に記載のフォトマスクにおいて、前記基準
パターンは、幅が２〜３μｍのパッドパターンを含むこ
とを特徴とするものである。
【００１９】請求項４の発明に係るフォトマスクは、請
求項１から３何れかに記載のフォトマスクにおいて、前
記マスク寸法検査マークは、前記製品パターンの少なく
とも４隅周辺に配置されることを特徴とするものであ
る。
求項１から３何れかに記載のフォトマスクにおいて、前
記マスク寸法検査マークは、前記製品パターンの少なく
とも４隅周辺に配置されることを特徴とするものであ
る。
【００２０】請求項５の発明に係るパターン欠陥検査方
法は、請求項１から４何れかに記載のフォトマスクを用
いて半導体基板上に前記製品パターン及び前記基準パタ
ーンを露光し、前記基準パターンを座標基準として前記
製品パターンの欠陥を検査することを特徴とするもので
ある。
法は、請求項１から４何れかに記載のフォトマスクを用
いて半導体基板上に前記製品パターン及び前記基準パタ
ーンを露光し、前記基準パターンを座標基準として前記
製品パターンの欠陥を検査することを特徴とするもので
ある。
【００２１】請求項６の発明に係る半導体装置の製造方
法は、請求項１から４何れかに記載のフォトマスクを用
いて、半導体基板上に前記製品パターン及び前記基準パ
ターンを露光する工程と、前記基準パターンを座標基準
として、前記製品パターンの欠陥を検査する工程と、を
含むことを特徴とするものである。
法は、請求項１から４何れかに記載のフォトマスクを用
いて、半導体基板上に前記製品パターン及び前記基準パ
ターンを露光する工程と、前記基準パターンを座標基準
として、前記製品パターンの欠陥を検査する工程と、を
含むことを特徴とするものである。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一又は相当する部
分には同一の符号を付してその説明を簡略化ないし省略
することがある。
施の形態について説明する。図中、同一又は相当する部
分には同一の符号を付してその説明を簡略化ないし省略
することがある。
【００２３】図１は、本発明の実施の形態によるフォト
マスクを説明するための図である。図２（ａ）は、図１
に示したマスク寸法検査マークを説明するための図であ
る。
マスクを説明するための図である。図２（ａ）は、図１
に示したマスク寸法検査マークを説明するための図であ
る。
【００２４】図１及び図２（ａ）において、参照符号１
はフォトマスク、２は製品パターン、３はマスク寸法検
査マーク、４はラインパターン、５は基準パターンを示
している。また、本実施の形態によるフォトマスク１
と、従来のフォトマスク１０との相違点は、マスク寸法
検査マーク３にある。
はフォトマスク、２は製品パターン、３はマスク寸法検
査マーク、４はラインパターン、５は基準パターンを示
している。また、本実施の形態によるフォトマスク１
と、従来のフォトマスク１０との相違点は、マスク寸法
検査マーク３にある。
【００２５】図１に示すように、フォトマスク１は、製
品パターン２と、この製品パターン２の少なくとも４隅
周辺に配置されたマスク寸法検査マーク３と、が描画さ
れたレチクルである。このフォトマスク１は、半導体製
造工程の１つである写真製版工程で用いられる。製品パ
ターン２は、実際の製品の回路パターンである。マスク
寸法検査マーク３は、フォトマスク製造時に、その加工
精度を測定するためのものである（詳細は後述）。
品パターン２と、この製品パターン２の少なくとも４隅
周辺に配置されたマスク寸法検査マーク３と、が描画さ
れたレチクルである。このフォトマスク１は、半導体製
造工程の１つである写真製版工程で用いられる。製品パ
ターン２は、実際の製品の回路パターンである。マスク
寸法検査マーク３は、フォトマスク製造時に、その加工
精度を測定するためのものである（詳細は後述）。
【００２６】また、図２（ａ）に示すように、マスク寸
法検査マーク３は、ラインパターン４と、このラインパ
ターン４に隣接して配置された基準パターン５と、を含
んでいる。
法検査マーク３は、ラインパターン４と、このラインパ
ターン４に隣接して配置された基準パターン５と、を含
んでいる。
【００２７】ラインパターン４は、製品パターン２の線
幅すなわち製品（半導体装置）の加工線幅と等しい幅を
有するものである。例えば、製品パターン２が０．１８
μｍのラインパターンである場合、ラインパターン４の
線幅はこれに対応して０．１８μｍである。このライン
パターン４は、マスク寸法検査マーク３の本来の目的で
あるフォトマスク１の加工精度を測定するためのもので
ある。すなわち、フォトマスク製造後、このラインパタ
ーン４のライン幅を測定することによって、フォトマス
ク１の良品／不良品が判断される。
幅すなわち製品（半導体装置）の加工線幅と等しい幅を
有するものである。例えば、製品パターン２が０．１８
μｍのラインパターンである場合、ラインパターン４の
線幅はこれに対応して０．１８μｍである。このライン
パターン４は、マスク寸法検査マーク３の本来の目的で
あるフォトマスク１の加工精度を測定するためのもので
ある。すなわち、フォトマスク製造後、このラインパタ
ーン４のライン幅を測定することによって、フォトマス
ク１の良品／不良品が判断される。
【００２８】基準パターン５は、ラインパターン４より
も幅の広いラインパターンである。基準パターン５の線
幅は、例えば２〜３μｍである。また、基準パターン５
は、上記フォトマスク１の良品／不良品の判断には使用
されるものではなく、後述するパターン欠陥検査の座標
基準となるためのものである。すなわち、欠陥パターン
の位置特定は、基準パターン５を基準として行われる
（後述）。
も幅の広いラインパターンである。基準パターン５の線
幅は、例えば２〜３μｍである。また、基準パターン５
は、上記フォトマスク１の良品／不良品の判断には使用
されるものではなく、後述するパターン欠陥検査の座標
基準となるためのものである。すなわち、欠陥パターン
の位置特定は、基準パターン５を基準として行われる
（後述）。
【００２９】以上説明したフォトマスク１について要約
すると、フォトマスク１は、製品パターン２と、この製
品パターン２の周辺に配置されるマスク寸法検査マーク
３と、を有している。そして、マスク寸法検査マーク３
は、製品パターン２の線幅と略等しい線幅のラインパタ
ーン４と、このラインパターン４に隣接して配置されラ
インパターン４よりも幅が広い基準パターン５とを含ん
でいる。
すると、フォトマスク１は、製品パターン２と、この製
品パターン２の周辺に配置されるマスク寸法検査マーク
３と、を有している。そして、マスク寸法検査マーク３
は、製品パターン２の線幅と略等しい線幅のラインパタ
ーン４と、このラインパターン４に隣接して配置されラ
インパターン４よりも幅が広い基準パターン５とを含ん
でいる。
【００３０】次に、本実施の形態によるフォトマスクを
用いたパターン欠陥検査方法について説明する。
用いたパターン欠陥検査方法について説明する。
【００３１】図２（ｂ）は、本発明の実施の形態による
フォトマスクを用いたパターン欠陥検査方法について説
明するための断面図である。図２（ｂ）に示すように、
先ず、半導体基板２１上に、シリコン窒化膜２２を５０
０Å程度ＬＰＣＶＤ（low pressure chemical vapor de
position）法により形成する。
フォトマスクを用いたパターン欠陥検査方法について説
明するための断面図である。図２（ｂ）に示すように、
先ず、半導体基板２１上に、シリコン窒化膜２２を５０
０Å程度ＬＰＣＶＤ（low pressure chemical vapor de
position）法により形成する。
【００３２】次に、シリコン窒化膜２２上に、シリコン
酸化膜２３を８０００Å程度ＬＰＣＶＤ法により形成す
る。そして、シリコン酸化膜２３上に、フォトレジスト
膜（図示省略）を形成する。
酸化膜２３を８０００Å程度ＬＰＣＶＤ法により形成す
る。そして、シリコン酸化膜２３上に、フォトレジスト
膜（図示省略）を形成する。
【００３３】次に、図１に示したフォトマスク１を用い
て露光を行い、レジストパターン（図示省略）を形成す
る。そして、このレジストパターンをマスクとして、ド
ライエッチングを行う。このドライエッチングにより、
図２（ａ）に示した製品パターン２に対応するパターン
（図示省略）が形成されるとともに、マスク寸法検査マ
ーク３に対応するパターン、すなわちラインパターン４
に対応する開口部２４ｂ及び基準パターン５に対応する
開口部２４ａがシリコン酸化膜２３内に形成される。
て露光を行い、レジストパターン（図示省略）を形成す
る。そして、このレジストパターンをマスクとして、ド
ライエッチングを行う。このドライエッチングにより、
図２（ａ）に示した製品パターン２に対応するパターン
（図示省略）が形成されるとともに、マスク寸法検査マ
ーク３に対応するパターン、すなわちラインパターン４
に対応する開口部２４ｂ及び基準パターン５に対応する
開口部２４ａがシリコン酸化膜２３内に形成される。
【００３４】続いて、開口部２４ａ，２４ｂの内面およ
びシリコン酸化膜２３上に、例えばＴｉＮ又はＴａＮの
バリアメタル膜２５を１０００Å程度形成する。そし
て、バリアメタル膜２５上に、例えばタングステン膜２
６を４０００Å程度スパッタリング法により形成する。
さらに、シリコン酸化膜２３上の不要なタングステン膜
２６及びバリアメタル膜２５をＣＭＰ法により除去する
と、図２（ｂ）に示すようなパターン構造が得られる。
びシリコン酸化膜２３上に、例えばＴｉＮ又はＴａＮの
バリアメタル膜２５を１０００Å程度形成する。そし
て、バリアメタル膜２５上に、例えばタングステン膜２
６を４０００Å程度スパッタリング法により形成する。
さらに、シリコン酸化膜２３上の不要なタングステン膜
２６及びバリアメタル膜２５をＣＭＰ法により除去する
と、図２（ｂ）に示すようなパターン構造が得られる。
【００３５】次に、以上のようにして形成されたパター
ンのうち、製品パターン（図示省略）の欠陥検査をＳＥ
Ｍ又は光学顕微鏡を用いて行う。そして、欠陥パターン
が発見されると、その欠陥パターンの位置（座標）を、
上記マスク寸法検査マーク３に対応するパターンを原点
（座標基準）として特定する。
ンのうち、製品パターン（図示省略）の欠陥検査をＳＥ
Ｍ又は光学顕微鏡を用いて行う。そして、欠陥パターン
が発見されると、その欠陥パターンの位置（座標）を、
上記マスク寸法検査マーク３に対応するパターンを原点
（座標基準）として特定する。
【００３６】この時、図２（ａ）及び図２（ｂ）に示す
ように、製品パターン２に伴って微細化されたラインパ
ターン４に対応する開口部２４ｂは、完全にタングステ
ン膜２５が埋め込まれている。一方、基準パターン５に
対応する開口部２４ａは、タングステン膜２５が完全に
埋め込まれず、表面に溝２７が残存する。従って、マス
ク寸法検査マーク３が、パターン欠陥検査における座標
基準（原点）として有効に利用される。
ように、製品パターン２に伴って微細化されたラインパ
ターン４に対応する開口部２４ｂは、完全にタングステ
ン膜２５が埋め込まれている。一方、基準パターン５に
対応する開口部２４ａは、タングステン膜２５が完全に
埋め込まれず、表面に溝２７が残存する。従って、マス
ク寸法検査マーク３が、パターン欠陥検査における座標
基準（原点）として有効に利用される。
【００３７】以上説明したように、本実施の形態による
フォトマスク１では、マスク寸法検査マーク３に、製品
パターン２の加工線幅よりも広い幅の基準パターン５を
含ませることとした。そして、このフォトマスク１を用
いて写真製版工程及びエッチング工程を行うことによ
り、基準パターン５に対応するパターンが半導体基板上
に形成される。このパターンの幅は例えば２〜３μｍで
あり、製品パターン２の線幅よりも広い。従って、製品
パターン２が微細化された場合でも、基準パターン５に
対応するパターンを、パターン欠陥検査の座標基準とし
て用いることができる。これにより、欠陥パターンの位
置特定時に、座標の精度を向上させることができる。よ
って、パターン欠陥検査を精度良く行うことができ、信
頼性の高い半導体デバイスを製造することができる。
フォトマスク１では、マスク寸法検査マーク３に、製品
パターン２の加工線幅よりも広い幅の基準パターン５を
含ませることとした。そして、このフォトマスク１を用
いて写真製版工程及びエッチング工程を行うことによ
り、基準パターン５に対応するパターンが半導体基板上
に形成される。このパターンの幅は例えば２〜３μｍで
あり、製品パターン２の線幅よりも広い。従って、製品
パターン２が微細化された場合でも、基準パターン５に
対応するパターンを、パターン欠陥検査の座標基準とし
て用いることができる。これにより、欠陥パターンの位
置特定時に、座標の精度を向上させることができる。よ
って、パターン欠陥検査を精度良く行うことができ、信
頼性の高い半導体デバイスを製造することができる。
【００３８】なお、本実施の形態では、マスク寸法検査
マーク３に含まれる４つの基準パターン５を、図２
（ａ）に示すように配置した。基準パターン５の数又は
配置についてはこれに限られない。例えば、１つの基準
パターン５を、ラインパターン４に隣接して配置しても
よい。また、基準パターン５の配置位置は、ラインパタ
ーン４に隣接する位置に限られない。すなわち、フォト
マスク１上で且つ製品パターン２の周辺であれば、その
配置位置は任意である。また、基準パターン５の幅を２
〜３μｍとしたが、パターン欠陥検査においてその基準
パターン５を認識できる幅であれば任意であってよい。
マーク３に含まれる４つの基準パターン５を、図２
（ａ）に示すように配置した。基準パターン５の数又は
配置についてはこれに限られない。例えば、１つの基準
パターン５を、ラインパターン４に隣接して配置しても
よい。また、基準パターン５の配置位置は、ラインパタ
ーン４に隣接する位置に限られない。すなわち、フォト
マスク１上で且つ製品パターン２の周辺であれば、その
配置位置は任意である。また、基準パターン５の幅を２
〜３μｍとしたが、パターン欠陥検査においてその基準
パターン５を認識できる幅であれば任意であってよい。
【００３９】また、本実施の形態では、平坦化処理工程
後にパターン欠陥検査を行ったが、フォトマスク１を用
いた写真製版工程後であれば、他の製造工程の前後にパ
ターン欠陥検査を行ってもよい。
後にパターン欠陥検査を行ったが、フォトマスク１を用
いた写真製版工程後であれば、他の製造工程の前後にパ
ターン欠陥検査を行ってもよい。
【００４０】次に、本実施の形態によるフォトマスクの
変形例、より詳細にはマスク寸法検査マークの変形例に
ついて説明する。
変形例、より詳細にはマスク寸法検査マークの変形例に
ついて説明する。
【００４１】図３は、本実施の形態によるフォトマスク
に配置されたマスク寸法検査マークの第１の変形例を説
明するための図である。図４は、本実施の形態によるフ
ォトマスクに配置されたマスク寸法検査マークの第２の
変形例を説明するための図である。
に配置されたマスク寸法検査マークの第１の変形例を説
明するための図である。図４は、本実施の形態によるフ
ォトマスクに配置されたマスク寸法検査マークの第２の
変形例を説明するための図である。
【００４２】図３に示すマスク寸法検査マークと、図２
（ａ）に示したマスク寸法検査マークとの相違点は、基
準パターン６がラインパターンではなくパッドパターン
であることである。また、基準パターン６としてのパッ
ドパターンの幅は、例えば２〜３μｍである。このよう
に、基準パターンをパッドパターン６とした場合も、上
記ラインパターン５の場合と同様の効果が得られる。す
なわち、写真製版工程により半導体基板上に形成された
基準パターン６を、パターン欠陥検査の際に座標基準と
して用いることができる。従って、欠陥パターンの座標
特定を精度良く行うことができる。
（ａ）に示したマスク寸法検査マークとの相違点は、基
準パターン６がラインパターンではなくパッドパターン
であることである。また、基準パターン６としてのパッ
ドパターンの幅は、例えば２〜３μｍである。このよう
に、基準パターンをパッドパターン６とした場合も、上
記ラインパターン５の場合と同様の効果が得られる。す
なわち、写真製版工程により半導体基板上に形成された
基準パターン６を、パターン欠陥検査の際に座標基準と
して用いることができる。従って、欠陥パターンの座標
特定を精度良く行うことができる。
【００４３】また、図４に示すマスク寸法検査マークに
おいて、基準パターンは、図２（ａ）に示したラインパ
ターン５と、図３に示したパッドパターン６の両方を含
んでいる。この場合も、写真製版工程により半導体基板
上に形成された基準パターン（ラインパターン）５又は
基準パターン（パッドパターン）６を、パターン欠陥検
査の際に座標基準として用いることができる。従って、
欠陥パターンの座標特定を精度良く行うことができる。
おいて、基準パターンは、図２（ａ）に示したラインパ
ターン５と、図３に示したパッドパターン６の両方を含
んでいる。この場合も、写真製版工程により半導体基板
上に形成された基準パターン（ラインパターン）５又は
基準パターン（パッドパターン）６を、パターン欠陥検
査の際に座標基準として用いることができる。従って、
欠陥パターンの座標特定を精度良く行うことができる。
【００４４】
【発明の効果】請求項１から４何れかの発明によれば、
パターン欠陥検査の座標基準として利用可能なマスク寸
法検査マークを含むフォトマスクを提供することができ
る。
パターン欠陥検査の座標基準として利用可能なマスク寸
法検査マークを含むフォトマスクを提供することができ
る。
【００４５】請求項５の発明によれば、マスク寸法検査
マークを座標基準として、パターン欠陥検査を精度良く
行うことができる。
マークを座標基準として、パターン欠陥検査を精度良く
行うことができる。
【００４６】請求項６の発明によれば、マスク寸法検査
マークを座標基準として、パターン欠陥検査を精度良く
行うことができるため、信頼性の高い半導体装置を製造
することができる。
マークを座標基準として、パターン欠陥検査を精度良く
行うことができるため、信頼性の高い半導体装置を製造
することができる。
【図１】 本発明の実施の形態によるフォトマスクを説
明するための図である。
明するための図である。
【図２】 （ａ）は、図１に示したマスク寸法検査マー
クを説明するための図であり、（ｂ）は、本発明の実施
の形態によるフォトマスクを用いたパターン欠陥検査方
法について説明するための断面図である。
クを説明するための図であり、（ｂ）は、本発明の実施
の形態によるフォトマスクを用いたパターン欠陥検査方
法について説明するための断面図である。
【図３】 本実施の形態によるフォトマスクに配置され
たマスク寸法検査マークの第１の変形例を説明するため
の図である。
たマスク寸法検査マークの第１の変形例を説明するため
の図である。
【図４】 本実施の形態によるフォトマスクに配置され
たマスク寸法検査マークの第２の変形例を説明するため
の図である。
たマスク寸法検査マークの第２の変形例を説明するため
の図である。
【図５】 一般的な半導体デバイスとしてのＤＲＡＭの
構造を説明するための断面図である。
構造を説明するための断面図である。
【図６】 従来のフォトマスクを説明するための図であ
る。
る。
【図７】 （ａ）は、図６で示した従来のマスク寸法検
査マークを説明するための図であり、（ｂ）は、従来の
フォトマスクを用いたパターン欠陥検査方法について説
明するための断面図である。
査マークを説明するための図であり、（ｂ）は、従来の
フォトマスクを用いたパターン欠陥検査方法について説
明するための断面図である。
１ フォトマスク、２ 製品パターン、３ マスク寸法
検査マーク、４ ラインパターン、５ 基準パターン
（ラインパターン）、６ 基準パターン（パッドパター
ン）、２１ 半導体基板、２２ シリコン窒化膜、２３
シリコン酸化膜、２４ 開口部、２５バリアメタル
膜、２６ タングステン膜。
検査マーク、４ ラインパターン、５ 基準パターン
（ラインパターン）、６ 基準パターン（パッドパター
ン）、２１ 半導体基板、２２ シリコン窒化膜、２３
シリコン酸化膜、２４ 開口部、２５バリアメタル
膜、２６ タングステン膜。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/30 ５０２Ｐ ５０２Ｖ
Claims (6)
- 【請求項１】 写真製版に用いられるフォトマスクであ
って、 製品パターンと、 前記製品パターンの周辺に配置され、前記製品パターン
の線幅と等しい線幅のラインパターンと、前記ラインパ
ターンに隣接して配置され前記ラインパターンよりも幅
が広い基準パターンと、を含むマスク寸法検査マーク
と、 を含むことを特徴とするフォトマスク。 - 【請求項２】 請求項１に記載のフォトマスクにおい
て、前記基準パターンは、幅が２〜３μｍのラインパタ
ーンを含むことを特徴とす るフォトマスク。 - 【請求項３】 請求項１又は２に記載のフォトマスクに
おいて、 前記基準パターンは、幅が２〜３μｍのパッドパターン
を含むことを特徴とするフォトマスク。 - 【請求項４】 請求項１から３何れかに記載のフォトマ
スクにおいて、 前記マスク寸法検査マークは、前記製品パターンの少な
くとも４隅周辺に配置されることを特徴とするフォトマ
スク。 - 【請求項５】 請求項１から４何れかに記載のフォトマ
スクを用いて半導体基板上に前記製品パターン及び前記
基準パターンを露光し、前記基準パターンを座標基準と
して前記製品パターンの欠陥を検査することを特徴とす
るパターン欠陥検査方法。 - 【請求項６】 請求項１から４何れかに記載のフォトマ
スクを用いて、半導体基板上に前記製品パターン及び前
記基準パターンを露光する工程と、 前記基準パターンを座標基準として、前記製品パターン
の欠陥を検査する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000384127A JP4873779B2 (ja) | 2000-12-18 | 2000-12-18 | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| US09/843,693 US6562525B2 (en) | 2000-12-18 | 2001-04-30 | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000384127A JP4873779B2 (ja) | 2000-12-18 | 2000-12-18 | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002182368A true JP2002182368A (ja) | 2002-06-26 |
| JP4873779B2 JP4873779B2 (ja) | 2012-02-08 |
Family
ID=18851658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000384127A Expired - Fee Related JP4873779B2 (ja) | 2000-12-18 | 2000-12-18 | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6562525B2 (ja) |
| JP (1) | JP4873779B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934865B1 (ko) | 2008-07-17 | 2009-12-31 | 주식회사 하이닉스반도체 | 설계 패턴 레이아웃의 분리 방법 및 이를 이용한 노광마스크 제조 방법 |
| US9703912B2 (en) | 2015-03-10 | 2017-07-11 | Kabushiki Kaisha Toshiba | Mask set, fabrication method of mask set, manufacturing method of semiconductor device, and recording medium |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7460906B2 (en) * | 2003-12-24 | 2008-12-02 | Cardiac Pacemakers, Inc. | Baroreflex stimulation to treat acute myocardial infarction |
| JP2006039059A (ja) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | フォトマスクデータの作成方法およびフォトマスクの製造方法 |
| US7407729B2 (en) * | 2004-08-05 | 2008-08-05 | Infineon Technologies Ag | EUV magnetic contrast lithography mask and manufacture thereof |
| US8142959B2 (en) * | 2008-09-05 | 2012-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for gating photomask contamination |
| CN102262349B (zh) * | 2010-05-24 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种用于半导体工艺中的掩模板 |
| CN102486604B (zh) * | 2010-12-03 | 2014-06-04 | 中芯国际集成电路制造(北京)有限公司 | 相位移掩模版及其制造方法、雾状缺陷检测方法 |
| CN104037072B (zh) * | 2014-06-12 | 2017-07-25 | 上海华力微电子有限公司 | 离子注入层图形线宽尺寸的优化方法 |
| CN106707697B (zh) * | 2017-01-04 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 芯片的图形尺寸检测方法 |
| CN111077728B (zh) * | 2019-12-20 | 2023-09-12 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
| CN113009775A (zh) * | 2021-02-25 | 2021-06-22 | 广州粤芯半导体技术有限公司 | 光罩及光罩缺陷检查的方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116848A (ja) * | 1988-10-27 | 1990-05-01 | Sony Corp | フォトマスク |
| JPH05142745A (ja) * | 1991-01-07 | 1993-06-11 | Hitachi Ltd | 位相シフトマスク及びマスクの製造方法 |
| JPH07153673A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置の製造方法および測定マークパターン |
| JPH0815854A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0926662A (ja) * | 1995-07-13 | 1997-01-28 | Toshiba Microelectron Corp | 露光用基板 |
| JPH1069066A (ja) * | 1996-08-29 | 1998-03-10 | Nec Corp | マスクおよびその検査方法ならびに露光方法 |
| JPH10189443A (ja) * | 1996-11-07 | 1998-07-21 | Nikon Corp | 位置検出用マーク、マーク検出方法及びその装置並びに露光装置 |
| JPH10335210A (ja) * | 1997-05-29 | 1998-12-18 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JPH1167631A (ja) * | 1997-08-18 | 1999-03-09 | Mitsubishi Electric Corp | 重ね合わせマークおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
| JPH11142108A (ja) * | 1997-11-07 | 1999-05-28 | Toshiba Corp | パターン測定方法 |
| JPH11202472A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | レチクルおよびそれを用いた露光装置ならびに露光方法 |
| JPH11237310A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | レンズの収差測定方法 |
| JP2001093819A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 収差測定方法及び収差測定システム |
| JP2001091214A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | パターン測定方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980042190A (ko) * | 1996-11-07 | 1998-08-17 | 요시다쇼이치로 | 위치검출용 마크, 마크 검출방법 및 그 장치, 및 노광장치 |
| JPH11211432A (ja) | 1998-01-28 | 1999-08-06 | Seiko Epson Corp | 半導体装置及びガラスマスク |
| JP3949853B2 (ja) * | 1999-09-28 | 2007-07-25 | 株式会社東芝 | 露光装置の制御方法及び半導体製造装置の制御方法 |
-
2000
- 2000-12-18 JP JP2000384127A patent/JP4873779B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-30 US US09/843,693 patent/US6562525B2/en not_active Expired - Lifetime
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116848A (ja) * | 1988-10-27 | 1990-05-01 | Sony Corp | フォトマスク |
| JPH05142745A (ja) * | 1991-01-07 | 1993-06-11 | Hitachi Ltd | 位相シフトマスク及びマスクの製造方法 |
| JPH07153673A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置の製造方法および測定マークパターン |
| JPH0815854A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0926662A (ja) * | 1995-07-13 | 1997-01-28 | Toshiba Microelectron Corp | 露光用基板 |
| JPH1069066A (ja) * | 1996-08-29 | 1998-03-10 | Nec Corp | マスクおよびその検査方法ならびに露光方法 |
| JPH10189443A (ja) * | 1996-11-07 | 1998-07-21 | Nikon Corp | 位置検出用マーク、マーク検出方法及びその装置並びに露光装置 |
| JPH10335210A (ja) * | 1997-05-29 | 1998-12-18 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JPH1167631A (ja) * | 1997-08-18 | 1999-03-09 | Mitsubishi Electric Corp | 重ね合わせマークおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
| JPH11142108A (ja) * | 1997-11-07 | 1999-05-28 | Toshiba Corp | パターン測定方法 |
| JPH11202472A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | レチクルおよびそれを用いた露光装置ならびに露光方法 |
| JPH11237310A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | レンズの収差測定方法 |
| JP2001093819A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 収差測定方法及び収差測定システム |
| JP2001091214A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | パターン測定方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934865B1 (ko) | 2008-07-17 | 2009-12-31 | 주식회사 하이닉스반도체 | 설계 패턴 레이아웃의 분리 방법 및 이를 이용한 노광마스크 제조 방법 |
| US9703912B2 (en) | 2015-03-10 | 2017-07-11 | Kabushiki Kaisha Toshiba | Mask set, fabrication method of mask set, manufacturing method of semiconductor device, and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US6562525B2 (en) | 2003-05-13 |
| US20020076623A1 (en) | 2002-06-20 |
| JP4873779B2 (ja) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723181B2 (en) | Overlay alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US7830025B2 (en) | Contact layout structure | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| JP4873779B2 (ja) | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| JP3415551B2 (ja) | 半導体装置の製造方法 | |
| KR20050072980A (ko) | 포토레지스트 패턴 및 그의 형성방법 | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| US20030230550A1 (en) | Lithography process | |
| JPH1144664A (ja) | 重ね合わせ測定方法及び測定装置及び測定パターン | |
| JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
| JP3380941B2 (ja) | 線幅管理パターンおよびこれを用いた線幅管理方法 | |
| US7693682B2 (en) | Method for measuring critical dimensions of a pattern using an overlay measuring apparatus | |
| JP2658841B2 (ja) | フォトレジストチェックパターン | |
| US6818524B1 (en) | Method of improving alignment for semiconductor fabrication | |
| TWI809828B (zh) | 疊對量測標記 | |
| CN111403269B (zh) | 图案化结构的制作方法 | |
| JP2000208392A (ja) | 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 | |
| US20230260924A1 (en) | Overlay metrology mark | |
| US20230259039A1 (en) | Method of determining overlay error during semiconductor fabrication | |
| US20020151131A1 (en) | Method of forming minute pattern and method of manufacturing semiconductor device | |
| TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
| JP2008109078A (ja) | 半導体メモリ素子の製造のためのグローバルマッチング方法 | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |