JP2713982B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2713982B2 JP2713982B2 JP11920288A JP11920288A JP2713982B2 JP 2713982 B2 JP2713982 B2 JP 2713982B2 JP 11920288 A JP11920288 A JP 11920288A JP 11920288 A JP11920288 A JP 11920288A JP 2713982 B2 JP2713982 B2 JP 2713982B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- electrode
- liquid crystal
- crystal display
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、液晶表示装置に関する。
(従来の技術) 最近、平面ディスプレイとしてアクティブマトリック
ス型液晶表示装置が広く市販され、その軽量性、低消費
電力から注目されている。中でも、スイッチ素子として
薄膜トランジスタを用いた液晶表示装置は、高コントラ
ストで画質が良好であるため、小形カラーテレビに広く
使用されている。かかる液晶表示装置は、通常、第3図
に示す構造になっている。即ち、図中の1はガラス基板
である。この基板1の表面上には、マトリックス状の薄
膜トランジスタアレイ2及び画素電極(図示せず)が形
成されている。また、前記基板1の表面上には前記薄膜
トランジスタアレイ2及び画素電極を囲むように枠状の
スペーサ3が設けられている。前記基板1上の前記スペ
ーサ3で囲まれた領域内には、液晶4が収容されてい
る。前記スペーサ3上には、ITO(In−Sn−O化合物)
からなる対向電極5、保護層6及びカラーフィルタ7が
順次設けられている。前記カラーフィルタ7上及び前記
基板1の裏面には、夫々偏光板8a、8bが設けられてい
る。
ス型液晶表示装置が広く市販され、その軽量性、低消費
電力から注目されている。中でも、スイッチ素子として
薄膜トランジスタを用いた液晶表示装置は、高コントラ
ストで画質が良好であるため、小形カラーテレビに広く
使用されている。かかる液晶表示装置は、通常、第3図
に示す構造になっている。即ち、図中の1はガラス基板
である。この基板1の表面上には、マトリックス状の薄
膜トランジスタアレイ2及び画素電極(図示せず)が形
成されている。また、前記基板1の表面上には前記薄膜
トランジスタアレイ2及び画素電極を囲むように枠状の
スペーサ3が設けられている。前記基板1上の前記スペ
ーサ3で囲まれた領域内には、液晶4が収容されてい
る。前記スペーサ3上には、ITO(In−Sn−O化合物)
からなる対向電極5、保護層6及びカラーフィルタ7が
順次設けられている。前記カラーフィルタ7上及び前記
基板1の裏面には、夫々偏光板8a、8bが設けられてい
る。
ところで、前記液晶表示装置におけるガラス基板上に
形成された薄膜トランジスタアレイ及び画素電極は従来
より第4図及び第5図に示す構造になっている。即ち、
第4図はガラス基板上に形成された薄膜トランジスタア
レイ及び画素電極を示す平面図、第5図は液晶表示装置
の薄膜トランジスタ周辺を示す断面図である。図中の11
は、ガラス基板であり、この基板11上には複数のゲート
電極12が設けられている。これらのゲート電極12は、前
記ガラス基板11表面に設けられた行選択線13が一体的に
接続されている。前記ゲート電極12及び行選択線13を含
むガラス基板11上には、ゲート絶縁膜14が被覆されてい
る。このゲート絶縁膜14の前記各ゲート電極12に対向す
る部分には、例えばアモルファスシリコンからなるチャ
ンネル領域15が形成されており、かつ該チャンネル領域
15上には互いに電気的に分離された不純物ドープアモル
ファスシリコンからなるソース、ドレイン領域16、17が
設けられている。前記各チャンネル領域12のソース領域
16側に隣接する前記ゲート絶縁膜14上には、矩形状をな
す透明導電材料(例えばITO)からなる画素電極18が夫
々設けられている。前記ソース領域16にはソース電極19
の一端が接続され、かつ該ソース電極19の他端は前記画
素電極18上に延在して接続されている。また、前記行選
択線13は直交する方向の前記各画素電極18間には列選択
線を兼ねるドレイン電極20が前記ドレイン領域17と接続
するように設けられている。なお、図中の21はITO対向
電極、22は保護層、23はガラス基板11とITO対向電極21
の間に収容された液晶である。こうした構成の液晶表示
装置において、特定の行選択線13及び列選択線を兼ねる
ドレイン電極20に所定の電圧を印加すると、それら行選
択線13のゲート電極12とドレイン電極20とが交差する薄
膜トランジスタのドレイン領域17からからソース領域16
に電流が流れ、これと接続される画素電極18、共通電極
としてのITO対向電極21及びこれら電極18、21の間に位
置する液晶23で構成されたコンデンサに電荷がチャージ
される。この電荷のチャージにより画素電極18とITO対
向電極21の間に電界が加わり、液晶23は光スイッチの働
きがなされて画像を表示する。
形成された薄膜トランジスタアレイ及び画素電極は従来
より第4図及び第5図に示す構造になっている。即ち、
第4図はガラス基板上に形成された薄膜トランジスタア
レイ及び画素電極を示す平面図、第5図は液晶表示装置
の薄膜トランジスタ周辺を示す断面図である。図中の11
は、ガラス基板であり、この基板11上には複数のゲート
電極12が設けられている。これらのゲート電極12は、前
記ガラス基板11表面に設けられた行選択線13が一体的に
接続されている。前記ゲート電極12及び行選択線13を含
むガラス基板11上には、ゲート絶縁膜14が被覆されてい
る。このゲート絶縁膜14の前記各ゲート電極12に対向す
る部分には、例えばアモルファスシリコンからなるチャ
ンネル領域15が形成されており、かつ該チャンネル領域
15上には互いに電気的に分離された不純物ドープアモル
ファスシリコンからなるソース、ドレイン領域16、17が
設けられている。前記各チャンネル領域12のソース領域
16側に隣接する前記ゲート絶縁膜14上には、矩形状をな
す透明導電材料(例えばITO)からなる画素電極18が夫
々設けられている。前記ソース領域16にはソース電極19
の一端が接続され、かつ該ソース電極19の他端は前記画
素電極18上に延在して接続されている。また、前記行選
択線13は直交する方向の前記各画素電極18間には列選択
線を兼ねるドレイン電極20が前記ドレイン領域17と接続
するように設けられている。なお、図中の21はITO対向
電極、22は保護層、23はガラス基板11とITO対向電極21
の間に収容された液晶である。こうした構成の液晶表示
装置において、特定の行選択線13及び列選択線を兼ねる
ドレイン電極20に所定の電圧を印加すると、それら行選
択線13のゲート電極12とドレイン電極20とが交差する薄
膜トランジスタのドレイン領域17からからソース領域16
に電流が流れ、これと接続される画素電極18、共通電極
としてのITO対向電極21及びこれら電極18、21の間に位
置する液晶23で構成されたコンデンサに電荷がチャージ
される。この電荷のチャージにより画素電極18とITO対
向電極21の間に電界が加わり、液晶23は光スイッチの働
きがなされて画像を表示する。
しかしながら、上述した従来の液晶表示装置ではガラ
ス基板上に形成された透明導電材料からなる画像電極が
べた膜であるため、第5図に示すようにガラス基板11と
ITO対向電極21の間の液晶23に導電性異物24が混入する
と、画素電極18と対向電極21の間でショートして一画素
全体が点欠陥不良を生じる。また、前記導電性異物が画
素電極と列選択線を兼ねるドレイン電極に跨って付着し
た場合にも同様にそれらの間のショートにより一画素全
体が点欠陥不良を生じる。
ス基板上に形成された透明導電材料からなる画像電極が
べた膜であるため、第5図に示すようにガラス基板11と
ITO対向電極21の間の液晶23に導電性異物24が混入する
と、画素電極18と対向電極21の間でショートして一画素
全体が点欠陥不良を生じる。また、前記導電性異物が画
素電極と列選択線を兼ねるドレイン電極に跨って付着し
た場合にも同様にそれらの間のショートにより一画素全
体が点欠陥不良を生じる。
このようなことから、導電性異物が付着された画素電
極周辺をレーザ光の照射によりカットする技術が開発さ
れつつある。しかしながら、かかる技術では画素電極に
付着した導電性異物の大小によってカットのパターンが
変動するため、カット作業が繁雑となり、かつ時間がか
かるばかりか、画素電極のカット領域が広くなると、そ
の溶融物の周囲への飛散、付着によって再び画素電極と
列選択線を兼ねるドレイン電極とがショートを起こす恐
れがある。
極周辺をレーザ光の照射によりカットする技術が開発さ
れつつある。しかしながら、かかる技術では画素電極に
付着した導電性異物の大小によってカットのパターンが
変動するため、カット作業が繁雑となり、かつ時間がか
かるばかりか、画素電極のカット領域が広くなると、そ
の溶融物の周囲への飛散、付着によって再び画素電極と
列選択線を兼ねるドレイン電極とがショートを起こす恐
れがある。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされた
もので、導電性異物の付着により画素電極と対向電極又
は列選択線を兼ねるドレイン電極との間のショートが生
じた場合、該導電性異物が付着された画素電極の周辺を
簡単な操作でかつ周辺への溶融物の飛散を招くことなく
カットして点欠陥不良を修復し得る液晶表示装置を提供
しようとするものである。
もので、導電性異物の付着により画素電極と対向電極又
は列選択線を兼ねるドレイン電極との間のショートが生
じた場合、該導電性異物が付着された画素電極の周辺を
簡単な操作でかつ周辺への溶融物の飛散を招くことなく
カットして点欠陥不良を修復し得る液晶表示装置を提供
しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明は、透明絶縁基板上にマトリックス状に配置し
た複数のスイッチ素子と、前記各スイッチ素子のソース
電極と接続される透明導電材料からなる画素電極とを備
えたアクティブマトリックスタイプの液晶表示装置にお
いて、 前記画素電極は、複数のスリットがマトリックス状に
形成され、前記スリット間の電極部分を切断することに
よりこの切断箇所と前記スリットで囲まれた領域を分離
可能とした構造を有することを特徴とする液晶表示装置
である。
た複数のスイッチ素子と、前記各スイッチ素子のソース
電極と接続される透明導電材料からなる画素電極とを備
えたアクティブマトリックスタイプの液晶表示装置にお
いて、 前記画素電極は、複数のスリットがマトリックス状に
形成され、前記スリット間の電極部分を切断することに
よりこの切断箇所と前記スリットで囲まれた領域を分離
可能とした構造を有することを特徴とする液晶表示装置
である。
(作用) 本発明によれば、透明絶縁基板上に設けられた画素電
極に複数のスリットをマトリックス状に形成することに
よって、前記画素電極に導電性異物が付着した場合、前
記異物周辺のスリット間の画素電極部分に例えばレーザ
光を照射して切断することにより前記異物が付着した画
素電極の一部の領域を分離することができる。その結
果、導電性異物の付着による画素電極と対向電極又は列
選択線を兼ねるドレイン電極との間のショートを解消し
て一画素電極全体の点欠陥不良を防止できる。また、前
記レーザ光によるカットは画素電極に形成されたスリッ
ト間の微小領域にレーザ光を照射することによって行な
うことができるため、導電性異物が付着された画素電極
部分の切離操作を著しく簡単かつ短時間で行なうことが
できる。更に、前記レーザ光の照射、カットに際しての
溶融物の飛散量を著しく低減できるため、画素電極と列
選択線を兼ねるドレイン電極とに前記溶融物が付着して
それらの間でショートを起こすという問題を回避でき
る。
極に複数のスリットをマトリックス状に形成することに
よって、前記画素電極に導電性異物が付着した場合、前
記異物周辺のスリット間の画素電極部分に例えばレーザ
光を照射して切断することにより前記異物が付着した画
素電極の一部の領域を分離することができる。その結
果、導電性異物の付着による画素電極と対向電極又は列
選択線を兼ねるドレイン電極との間のショートを解消し
て一画素電極全体の点欠陥不良を防止できる。また、前
記レーザ光によるカットは画素電極に形成されたスリッ
ト間の微小領域にレーザ光を照射することによって行な
うことができるため、導電性異物が付着された画素電極
部分の切離操作を著しく簡単かつ短時間で行なうことが
できる。更に、前記レーザ光の照射、カットに際しての
溶融物の飛散量を著しく低減できるため、画素電極と列
選択線を兼ねるドレイン電極とに前記溶融物が付着して
それらの間でショートを起こすという問題を回避でき
る。
(実施例) 以下、本発明の実施例を第1図を参照して詳細に説明
する。
する。
図中の31は、厚さ500〜1500Åの透明導電材料(例え
ばITO)からなる長方形状の画素電極である。この画素
電極31は、前述した第4図に示すのと同様に透明絶縁基
板であるガラス基板上に薄膜トランジスタと共に設けら
れ、かつ該トランジスタのソース電極と接続されてい
る。前記画素電極31には、スリット32が2次元方向に形
成されている。こうしたスリット32の形成により前記画
素電極31は、該スリット32間のブリッジ33で繋がった複
数の小画素領域34a〜34lに分割された形状になってい
る。
ばITO)からなる長方形状の画素電極である。この画素
電極31は、前述した第4図に示すのと同様に透明絶縁基
板であるガラス基板上に薄膜トランジスタと共に設けら
れ、かつ該トランジスタのソース電極と接続されてい
る。前記画素電極31には、スリット32が2次元方向に形
成されている。こうしたスリット32の形成により前記画
素電極31は、該スリット32間のブリッジ33で繋がった複
数の小画素領域34a〜34lに分割された形状になってい
る。
このような構成によれば、例えば第2図(A)に示す
ように画素電極31の小画素領域34dに導電性異物35が付
着した場合、該小画素領域34dを分割するスリット32間
のブリッジ33に例えばYAGレーザの微細に集光したレー
ザ光を図示しないガラス基板を通して照射、溶融し、カ
ット部36を形成する。かかる操作によって該異物35が付
着した小画素領域34dを画素電極31から分離できるた
め、画素電極31とITO対向電極(図示せず)との間のシ
ョートを解消して一画素電極全体の点欠陥不良を防止す
ることができる。
ように画素電極31の小画素領域34dに導電性異物35が付
着した場合、該小画素領域34dを分割するスリット32間
のブリッジ33に例えばYAGレーザの微細に集光したレー
ザ光を図示しないガラス基板を通して照射、溶融し、カ
ット部36を形成する。かかる操作によって該異物35が付
着した小画素領域34dを画素電極31から分離できるた
め、画素電極31とITO対向電極(図示せず)との間のシ
ョートを解消して一画素電極全体の点欠陥不良を防止す
ることができる。
また、第2図(B)に示すように画素電極31の小画素
領域34aと列選択線を兼ねるドレイン電極20とに跨って
導電性異物35が付着した場合、該小画素領域34aを分割
するスリット32間のブリッジ33に例えばYAGレーザの微
細に集光したレーザ光を照射、溶融してカット部36を形
成する。かかる操作により該異物35が付着した小画素領
域34aを画素電極31から分離できるため、画素電極31と
ドレイン電極20との間のショートを解消して一画素電極
全体の点欠陥不良を防止することができる。
領域34aと列選択線を兼ねるドレイン電極20とに跨って
導電性異物35が付着した場合、該小画素領域34aを分割
するスリット32間のブリッジ33に例えばYAGレーザの微
細に集光したレーザ光を照射、溶融してカット部36を形
成する。かかる操作により該異物35が付着した小画素領
域34aを画素電極31から分離できるため、画素電極31と
ドレイン電極20との間のショートを解消して一画素電極
全体の点欠陥不良を防止することができる。
更に、第2図(C)に示すように画素電極31の小画素
領域34d、34gに跨って導電性異物35が付着した場合、該
小画素領域34d、34gを分割するスリット32間のブリッジ
33に例えばYAGレーザの微細に集光したレーザ光を図示
しないガラス基板を通して照射、溶融し、カット部36を
形成する。かかる操作によって該異物35が付着した小画
素領域34d、34gを画素電極31から分離できるため、画素
電極31とITO対向電極(図示せず)との間のショートを
解消して一画素電極全体の点欠陥不良を防止することが
できる。
領域34d、34gに跨って導電性異物35が付着した場合、該
小画素領域34d、34gを分割するスリット32間のブリッジ
33に例えばYAGレーザの微細に集光したレーザ光を図示
しないガラス基板を通して照射、溶融し、カット部36を
形成する。かかる操作によって該異物35が付着した小画
素領域34d、34gを画素電極31から分離できるため、画素
電極31とITO対向電極(図示せず)との間のショートを
解消して一画素電極全体の点欠陥不良を防止することが
できる。
また、前述したレーザ光によるカットは画素電極31に
形成されたスリット32間のブリッジ33(微小領域)にレ
ーザ光を照射することによって行なうことができるた
め、導電性異物が付着された画素電極部分の切離操作を
著しく簡単かつ短時間で行なうことができる。更に、前
記レーザ光の照射、カットに際しての溶融物の飛散量を
著しく低減できるため、画素電極31と列選択線を兼ねる
ドレイン電極とに前記溶融物が付着してそれらの間でシ
ョートを起こすという問題を回避できる。
形成されたスリット32間のブリッジ33(微小領域)にレ
ーザ光を照射することによって行なうことができるた
め、導電性異物が付着された画素電極部分の切離操作を
著しく簡単かつ短時間で行なうことができる。更に、前
記レーザ光の照射、カットに際しての溶融物の飛散量を
著しく低減できるため、画素電極31と列選択線を兼ねる
ドレイン電極とに前記溶融物が付着してそれらの間でシ
ョートを起こすという問題を回避できる。
なお、上記実施例では画素電極を長方形状としたが、
これに限定されず正方形状等任意である。
これに限定されず正方形状等任意である。
[発明の効果] 以上詳述した如く、本発明によれば導電性異物の付着
により画素電極と対向電極又は列選択線を兼ねるドレイ
ン電極との間のショートが生じた場合、該導電性異物が
付着された画素電極の周辺を簡単な操作でかつ周辺への
溶融物の飛散を招くことなくカットして点欠陥不良を修
復でき、しかも該修復作業の自動化が容易な液晶表示装
置を提供できる。
により画素電極と対向電極又は列選択線を兼ねるドレイ
ン電極との間のショートが生じた場合、該導電性異物が
付着された画素電極の周辺を簡単な操作でかつ周辺への
溶融物の飛散を招くことなくカットして点欠陥不良を修
復でき、しかも該修復作業の自動化が容易な液晶表示装
置を提供できる。
第1図は本発明の一実施例を示す画素電極の平面図、第
2図(A)〜(C)は画素電極に導電性異物が付着した
場合におけるレーザ光の照射による修復を説明するため
の平面図、第3図はスイッチ素子として薄膜トランジス
タアレイを用いた一般的なアクティブマトリックス型液
晶表示装置を示す概略図、第4図は第3図のガラス基板
表面に設けられた薄膜トランジスタアレイ及び画素電極
を示す平面図、第5図は第4図の薄膜トランジスタアレ
イ等が形成されたガラス基板を組込んだ液晶表示装置の
要部断面図である。 11……ガラス基板、12……ゲート電極、13……行選択
線、14……ゲート絶縁膜、16……n+a−Siのソース領
域、17……n+a−Siのドレイン領域、19……ソース電
極、20……ドレイン電極(列選択線)、31……画素電
極、32……スリット、33……ブリッジ、34a〜34l……小
画素領域、35……導電性異物、36……カット部。
2図(A)〜(C)は画素電極に導電性異物が付着した
場合におけるレーザ光の照射による修復を説明するため
の平面図、第3図はスイッチ素子として薄膜トランジス
タアレイを用いた一般的なアクティブマトリックス型液
晶表示装置を示す概略図、第4図は第3図のガラス基板
表面に設けられた薄膜トランジスタアレイ及び画素電極
を示す平面図、第5図は第4図の薄膜トランジスタアレ
イ等が形成されたガラス基板を組込んだ液晶表示装置の
要部断面図である。 11……ガラス基板、12……ゲート電極、13……行選択
線、14……ゲート絶縁膜、16……n+a−Siのソース領
域、17……n+a−Siのドレイン領域、19……ソース電
極、20……ドレイン電極(列選択線)、31……画素電
極、32……スリット、33……ブリッジ、34a〜34l……小
画素領域、35……導電性異物、36……カット部。
Claims (1)
- 【請求項1】透明絶縁基板上にマトリックス状に配置し
た複数のスイッチ素子と、前記各スイッチ素子のソース
電極と接続される透明導電材料からなる画素電極とを備
えたアクティブマトリックスタイプの液晶表示装置にお
いて、 前記画素電極は、複数のスリットがマトリックス状に形
成され、前記スリット間の電極部分を切断することによ
りこの切断箇所と前記スリットで囲まれた領域を分離可
能とした構造を有することを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11920288A JP2713982B2 (ja) | 1988-05-18 | 1988-05-18 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11920288A JP2713982B2 (ja) | 1988-05-18 | 1988-05-18 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01291215A JPH01291215A (ja) | 1989-11-22 |
JP2713982B2 true JP2713982B2 (ja) | 1998-02-16 |
Family
ID=14755457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11920288A Expired - Lifetime JP2713982B2 (ja) | 1988-05-18 | 1988-05-18 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2713982B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
JP3367902B2 (ja) * | 1998-07-24 | 2003-01-20 | シャープ株式会社 | 液晶表示装置 |
JP3386374B2 (ja) * | 1998-07-24 | 2003-03-17 | シャープ株式会社 | 液晶表示装置 |
US6384889B1 (en) | 1998-07-24 | 2002-05-07 | Sharp Kabushiki Kaisha | Liquid crystal display with sub pixel regions defined by sub electrode regions |
JP2000250045A (ja) | 1999-02-26 | 2000-09-14 | Sharp Corp | 液晶表示装置およびその製造方法 |
KR100512071B1 (ko) * | 1999-12-09 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | 광시야각을 갖는 액정표시장치 |
KR20010063302A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 수직 배향 모드 액정 표시 장치 |
JP4550529B2 (ja) * | 2004-09-02 | 2010-09-22 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP4689352B2 (ja) * | 2005-05-30 | 2011-05-25 | シャープ株式会社 | 表示装置用基板及びそれを備えた液晶表示装置 |
JP4799926B2 (ja) * | 2005-06-28 | 2011-10-26 | 三菱電機株式会社 | 半透過型tftアレイ基板、および半透過型液晶表示装置 |
US8094256B2 (en) | 2005-11-24 | 2012-01-10 | Sharp Kabushiki Kaisha | Active matrix substrate, a liquid crystal panel, a display device, a television receiver, and methods of correcting and producing the substrate and panel |
JP4678291B2 (ja) * | 2005-11-29 | 2011-04-27 | 三菱電機株式会社 | 表示装置及び表示装置の修復方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61230118A (ja) * | 1985-04-04 | 1986-10-14 | Seiko Epson Corp | 液晶パネル |
-
1988
- 1988-05-18 JP JP11920288A patent/JP2713982B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01291215A (ja) | 1989-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0390225B1 (en) | Liquid-crystal display device | |
KR100209281B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
JP2713982B2 (ja) | 液晶表示装置 | |
JPH0421823A (ja) | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 | |
JP3285011B2 (ja) | 液晶表示装置 | |
EP0373586A2 (en) | Liquid crystal display device | |
EP0539981B1 (en) | Active matrix liquid crystal display panel | |
JPH02275927A (ja) | アクティブマトリクス表示装置 | |
JPH0545034B2 (ja) | ||
KR980010575A (ko) | 액정표시장치의 제조방법 | |
JP2867455B2 (ja) | アクティブマトリクス型液晶表示パネル | |
JPH055896A (ja) | アクテイブマトリクス表示装置 | |
JPH10228031A (ja) | 薄膜トランジスタアレイ基板 | |
JPH0324524A (ja) | アクティブマトリクス表示装置 | |
JPH083587B2 (ja) | アクテイブマトリツクス型液晶表示装置の製造方法 | |
JP2894911B2 (ja) | アクティブマトリクス表示装置 | |
JPH08148770A (ja) | 配線基板 | |
JPH02284120A (ja) | アクティブマトリクス表示装置 | |
JP2502400B2 (ja) | アクティブマトリクス表示装置 | |
JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
JP2514703B2 (ja) | アクティブマトリクス基板 | |
JPH11212480A (ja) | 平面表示装置及びその製造方法 | |
JPS6392923A (ja) | 液晶表示装置 | |
JPH09318958A (ja) | 液晶表示装置およびその製造方法 | |
JPH02294623A (ja) | アクティブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |