JP3008382B2 - Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 - Google Patents
Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法Info
- Publication number
- JP3008382B2 JP3008382B2 JP2291907A JP29190790A JP3008382B2 JP 3008382 B2 JP3008382 B2 JP 3008382B2 JP 2291907 A JP2291907 A JP 2291907A JP 29190790 A JP29190790 A JP 29190790A JP 3008382 B2 JP3008382 B2 JP 3008382B2
- Authority
- JP
- Japan
- Prior art keywords
- pal
- clock pulse
- circuit
- signal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明はPAL用同期変換回路およびそれを用いたPAL
用ビデオ信号生成方法に関する。
用ビデオ信号生成方法に関する。
従来の技術 テレビジョン標準方式には我国等が採用しているNTSC
（National Television System Committee）方式，西ド
イツ等のヨーロッパ諸国が採用しているPAL（Phase Alt
eration Line）方式などがある。これらの方式では次の
ように同期信号の規格が異なっている。
（National Television System Committee）方式，西ド
イツ等のヨーロッパ諸国が採用しているPAL（Phase Alt
eration Line）方式などがある。これらの方式では次の
ように同期信号の規格が異なっている。
したがって，画像データからR,G,Bのアナログ色信号
またはカラー・ビデオ信号を生成するエンコーダでは必
ず同期信号が必要であり．そのため従来はNTSC方式用の
エンコーダとPAL方式用のエンコーダとを別個に用意す
る必要があった。
またはカラー・ビデオ信号を生成するエンコーダでは必
ず同期信号が必要であり．そのため従来はNTSC方式用の
エンコーダとPAL方式用のエンコーダとを別個に用意す
る必要があった。
発明が解決しようとする課題 この発明はNTSC方式用のビデオ・カラー・エンコーダ
を流用してPAL方式のカラー・ビデオ信号を生成するた
めのPAL用同期変換回路およびそれを用いたPAL用ビデオ
信号生成方法を提供するものである。
を流用してPAL方式のカラー・ビデオ信号を生成するた
めのPAL用同期変換回路およびそれを用いたPAL用ビデオ
信号生成方法を提供するものである。
課題を解決するための手段 この発明によるPAL用同期変換回路は,PAL用クロック
・パルスを発生するクロック・パルス発生回路,PAL用ク
ロック・パルスを分周してPAL用水平同期信号を作成す
る水平同期信号作成回路,PAL用クロック・パルスを分周
してPAL用垂直同期信号を作成する垂直同期信号作成回
路,PAL用クロック・パルス所定数分周する分周回路,PAL
用クロック・パルスと上記分周回路から出力される分周
クロック・パルスとを選択的に出力するセレクタ，およ
び上記セレクタが分周クロック・パルスを選択する期間
が垂直帰線期間内にあるように上記セレクタを制御する
手段を備え，上記分周回路の分周比と上記セレクタにお
ける分周クロック・パルスを選択する期間がNTSC方式の
垂直走査期間をPAL方式の垂直走査期間に変換するよう
に設定されているものである。
・パルスを発生するクロック・パルス発生回路,PAL用ク
ロック・パルスを分周してPAL用水平同期信号を作成す
る水平同期信号作成回路,PAL用クロック・パルスを分周
してPAL用垂直同期信号を作成する垂直同期信号作成回
路,PAL用クロック・パルス所定数分周する分周回路,PAL
用クロック・パルスと上記分周回路から出力される分周
クロック・パルスとを選択的に出力するセレクタ，およ
び上記セレクタが分周クロック・パルスを選択する期間
が垂直帰線期間内にあるように上記セレクタを制御する
手段を備え，上記分周回路の分周比と上記セレクタにお
ける分周クロック・パルスを選択する期間がNTSC方式の
垂直走査期間をPAL方式の垂直走査期間に変換するよう
に設定されているものである。
この発明によるPAL用同期変換回路を用いたPAL用ビデ
オ信号生成方法は，与えられる原クロック信号を分周し
て水平同期信号および垂直同期信号を作成するように構
成されかつ与えられる画像データをR,G,Bのアナログ色
信号に変換するNTSC用にビデオ・カラー・エンコーダ，
上記ビデオ・カラー・エンコーダから与えられる水平同
期信号および垂直同期信号によって表わされる画面上の
位置における画像データをメモリから読出して上記ビデ
オ・カラー・エンコーダに与える画像データ読出手段，
および上記ビデオ・カラー・エンコーダから与えられる
R,G,B色信号をPAL用ビデオ信号に変換するR,G,Bエンコ
ーダを用い，上記PAL用同期変換回路におけるセレクタ
の出力クロック・パルスを原クロック・パルスとして上
記ビデオ・カラー・エンコーダに与え，上記PAL用同期
変換回路から出力されるPAL用水平および垂直同期信号
を同期信号として上記R,G,Bエンコーダに与えるもので
ある。
オ信号生成方法は，与えられる原クロック信号を分周し
て水平同期信号および垂直同期信号を作成するように構
成されかつ与えられる画像データをR,G,Bのアナログ色
信号に変換するNTSC用にビデオ・カラー・エンコーダ，
上記ビデオ・カラー・エンコーダから与えられる水平同
期信号および垂直同期信号によって表わされる画面上の
位置における画像データをメモリから読出して上記ビデ
オ・カラー・エンコーダに与える画像データ読出手段，
および上記ビデオ・カラー・エンコーダから与えられる
R,G,B色信号をPAL用ビデオ信号に変換するR,G,Bエンコ
ーダを用い，上記PAL用同期変換回路におけるセレクタ
の出力クロック・パルスを原クロック・パルスとして上
記ビデオ・カラー・エンコーダに与え，上記PAL用同期
変換回路から出力されるPAL用水平および垂直同期信号
を同期信号として上記R,G,Bエンコーダに与えるもので
ある。
作 用 この発明によるPAL用同期変換回路によると,PAL用の
水平同期信号および垂直同期信号が得られるとともに,N
TSC/PAL変換用クロック・パルスが得られる。このNTSC/
PAL変換用クロック・パルスは，画像データがある期間
ではPAL用クロック・パルスを含み，垂直帰線期間の一
部または全部では所定分周比で分周されたクロック・パ
ルスを含んでいる。
水平同期信号および垂直同期信号が得られるとともに,N
TSC/PAL変換用クロック・パルスが得られる。このNTSC/
PAL変換用クロック・パルスは，画像データがある期間
ではPAL用クロック・パルスを含み，垂直帰線期間の一
部または全部では所定分周比で分周されたクロック・パ
ルスを含んでいる。
この発明によるPAL用ビデオ信号生成方法によると，
上記NTSC/PAL変換用クロック・パルスがNTSC用同期発生
回路をもつビデオ・カラー・エンコーダにその原クロッ
ク・パルスとして与えられるので，ビデオ・カラー・エ
ンコーダからはPAL用のものに等しい同期をもつ水平，
垂直同期信号が得られ，この水平，垂直同期信号を用い
て画像データを読出すことができる。このようにして読
出された画像データからPALビデオ信号を生成するR,G,B
エンコーダにはこの発明によるPAL用同期変換回路から
出力されるPAL用水平，垂直同期信号が与えられるの
で，このエンコーダからは正しいPALビデオ信号が得ら
れる。
上記NTSC/PAL変換用クロック・パルスがNTSC用同期発生
回路をもつビデオ・カラー・エンコーダにその原クロッ
ク・パルスとして与えられるので，ビデオ・カラー・エ
ンコーダからはPAL用のものに等しい同期をもつ水平，
垂直同期信号が得られ，この水平，垂直同期信号を用い
て画像データを読出すことができる。このようにして読
出された画像データからPALビデオ信号を生成するR,G,B
エンコーダにはこの発明によるPAL用同期変換回路から
出力されるPAL用水平，垂直同期信号が与えられるの
で，このエンコーダからは正しいPALビデオ信号が得ら
れる。
実施例 第１図はこの発明によるPAL用同期変換回路の実施例
を示している。
を示している。
このPAL用同期変換回路は，カウンタ11,デコーダ12,1
3,14,ミキサ15,立上り検出回路16,分周器17およびセレ
クタ18から構成されている。
3,14,ミキサ15,立上り検出回路16,分周器17およびセレ
クタ18から構成されている。
入力クロック・パルスの周波数はこの実施例では約2
1.3MHzであり，このクロック・パルスはカウンタ11に与
えられ，計数される。一方，後述するビデオ・カラー・
エンコーダ20（第２図）から与えられるPAL用垂直同期
信号Vsyncの立上りが立上り検出回路16で検出され，こ
の立上り検出回路16の出力によって立上りの検出のタイ
ミングでカウンタ11がクリアされる。カウンタ11はクリ
アされるごとに入力クロック・パルスの計数を零から開
始する。
1.3MHzであり，このクロック・パルスはカウンタ11に与
えられ，計数される。一方，後述するビデオ・カラー・
エンコーダ20（第２図）から与えられるPAL用垂直同期
信号Vsyncの立上りが立上り検出回路16で検出され，こ
の立上り検出回路16の出力によって立上りの検出のタイ
ミングでカウンタ11がクリアされる。カウンタ11はクリ
アされるごとに入力クロック・パルスの計数を零から開
始する。
カウンタ11の計数値はデコーダ12,13および14に与え
られる。デコーダ12はカウンタ11の計数値が1365の倍数
になる毎にPAL用水平同期信号Hsyncを発生する。デコー
ダ13はカウンタ11の計数値が1365×312の倍数になる毎
にPAL用垂直同期信号Vsyncを発生する。これらの同期信
号HsyncとVsyncはミキサ15でミックスされ,PAL用混成同
期信号SYNCとして出力される。
られる。デコーダ12はカウンタ11の計数値が1365の倍数
になる毎にPAL用水平同期信号Hsyncを発生する。デコー
ダ13はカウンタ11の計数値が1365×312の倍数になる毎
にPAL用垂直同期信号Vsyncを発生する。これらの同期信
号HsyncとVsyncはミキサ15でミックスされ,PAL用混成同
期信号SYNCとして出力される。
入力クロック・パルスはまた分周器17およびセレクタ
18の一方の入力端子に与えられている。分周器17は入力
クロック・パルスを所定数ｎ分周（この実施例では８分
周）して出力するもので，分周されたクロック・パルス
（周波数2.67MHz）はセレクタ18の他方の入力端子に与
えられる。
18の一方の入力端子に与えられている。分周器17は入力
クロック・パルスを所定数ｎ分周（この実施例では８分
周）して出力するもので，分周されたクロック・パルス
（周波数2.67MHz）はセレクタ18の他方の入力端子に与
えられる。
セレクタ18はデコーダ14の出力によって切換制御され
る。デコーダ14はカウンタ11の計数値に基づいて，垂直
帰線期間内の所定期間セレクタ18が分周クロック・パル
スを選択し，他の期間では入力クロック・パルスを選択
するように制御する。
る。デコーダ14はカウンタ11の計数値に基づいて，垂直
帰線期間内の所定期間セレクタ18が分周クロック・パル
スを選択し，他の期間では入力クロック・パルスを選択
するように制御する。
以上のようにして，この同期変換回路からはPAL用の
水平同期信号Hsyncと垂直同期信号Vsyncとを含む同期信
号SYNCが出力されるとともに,PAL用の同期信号作成用の
クロック・パルスCCKが発生する。しかも，このクロッ
ク・パルスCCKには所定の期間においてｎ分周された周
波数の低いクロック・パルスが含まれている。このクロ
ック・パルスCCKが後述するNTSC用のビデオ・カラー・
エンコーダの原クロック・パルスとして使用されると，
セレクタ18がｎ分周されたクロック・パルスを選択して
いる間クロック周波数が遅くなるので,1フィールドの時
間（垂直走査期間）が長くなる。ｎ分周されたクロック
・パルスが選択されている時間帯を適当に設定すること
により,1フィールド時間をPAL方式の1/50秒（＝20ms）
とすることが可能となる。
水平同期信号Hsyncと垂直同期信号Vsyncとを含む同期信
号SYNCが出力されるとともに,PAL用の同期信号作成用の
クロック・パルスCCKが発生する。しかも，このクロッ
ク・パルスCCKには所定の期間においてｎ分周された周
波数の低いクロック・パルスが含まれている。このクロ
ック・パルスCCKが後述するNTSC用のビデオ・カラー・
エンコーダの原クロック・パルスとして使用されると，
セレクタ18がｎ分周されたクロック・パルスを選択して
いる間クロック周波数が遅くなるので,1フィールドの時
間（垂直走査期間）が長くなる。ｎ分周されたクロック
・パルスが選択されている時間帯を適当に設定すること
により,1フィールド時間をPAL方式の1/50秒（＝20ms）
とすることが可能となる。
また,n分周されたクロック・パルスが選択されている
期間においては，上記NTSCビデオ・カラー・エンコーダ
から出力される同期信号のパルス幅などがｎ倍となって
しまいこれを使うことができなくなってしまう。そこ
で，同期変換回路から出力される同期信号SYNCが後述す
るRGBエンコーダにおいて用いられることとなる。この
同期信号SYNCはPAL用のもので，水平走査期間は64μｓ
に設定されている。
期間においては，上記NTSCビデオ・カラー・エンコーダ
から出力される同期信号のパルス幅などがｎ倍となって
しまいこれを使うことができなくなってしまう。そこ
で，同期変換回路から出力される同期信号SYNCが後述す
るRGBエンコーダにおいて用いられることとなる。この
同期信号SYNCはPAL用のもので，水平走査期間は64μｓ
に設定されている。
第２図は上述した同期変換回路を用いて画像データを
PAL方式にしたがうビデオ信号に変換して出力する回路
を示している。第３図はこの回路の動作，とくにNTSC方
式の同期信号がPAL方式の同期信号に変換される様子を
示している。
PAL方式にしたがうビデオ信号に変換して出力する回路
を示している。第３図はこの回路の動作，とくにNTSC方
式の同期信号がPAL方式の同期信号に変換される様子を
示している。
第２図に示す回路は，同１図に示すPAL用同期変換回
路10,画像データを記憶するメモリ31,メモリ31から画像
データを読出すビデオ・ディスプレイ・コントローラ
（以下VDCという）30,このVDC30を制御するCPU50,VDC30
から与えられる画像データをR,G,Bのアナログ色信号に
変換するビデオ・カラー・エンコーダ（以下VCEとい
う）20,およびVCE20から与えられるR,G,B信号をPAL用の
ビデオ信号に変換するRGBエンコーダ（以下RGBEとい
う）40を含んでいる。CPU50,VDC30およびVCE20はTNSC方
式のビデオ信号用のものをそのまま用いることができ
る。
路10,画像データを記憶するメモリ31,メモリ31から画像
データを読出すビデオ・ディスプレイ・コントローラ
（以下VDCという）30,このVDC30を制御するCPU50,VDC30
から与えられる画像データをR,G,Bのアナログ色信号に
変換するビデオ・カラー・エンコーダ（以下VCEとい
う）20,およびVCE20から与えられるR,G,B信号をPAL用の
ビデオ信号に変換するRGBエンコーダ（以下RGBEとい
う）40を含んでいる。CPU50,VDC30およびVCE20はTNSC方
式のビデオ信号用のものをそのまま用いることができ
る。
同期変換回路10の入出力信号の符号OSC,Vsync,SYNCお
よびCCKは第１図に示すものと同じである。この回路10
の入力クロック・パルスは，この実施例では，電圧制御
発振器（VCO）3,低域通過フィルタ（LPF）２および基準
発振器１を含むPLL（Phase Locked Loop）回路により作
成されている。PLL回路の他の構成要素，すなわち位相
比較器等は同期変換回路10に含まれている。入力クロッ
ク・パルスと同周波数（約21.3MHz）のクロック・パル
スがCPU50に与えられている。また，同期変換回路10か
ら出力されるクロック・パルスCCKはVCE20にその原クロ
ック・パルスとして与えられる。VCE20ではこの原クロ
ック・パルスを用いてそれを分周することにより水平，
垂直同期信号Hsync,Vsyncが作成されるが、そのうちV
syncは同期変換回路10に与えられる。また，同期変換回
路10の出力同期信号SYNCはRGBE40に与えられる。
よびCCKは第１図に示すものと同じである。この回路10
の入力クロック・パルスは，この実施例では，電圧制御
発振器（VCO）3,低域通過フィルタ（LPF）２および基準
発振器１を含むPLL（Phase Locked Loop）回路により作
成されている。PLL回路の他の構成要素，すなわち位相
比較器等は同期変換回路10に含まれている。入力クロッ
ク・パルスと同周波数（約21.3MHz）のクロック・パル
スがCPU50に与えられている。また，同期変換回路10か
ら出力されるクロック・パルスCCKはVCE20にその原クロ
ック・パルスとして与えられる。VCE20ではこの原クロ
ック・パルスを用いてそれを分周することにより水平，
垂直同期信号Hsync,Vsyncが作成されるが、そのうちV
syncは同期変換回路10に与えられる。また，同期変換回
路10の出力同期信号SYNCはRGBE40に与えられる。
理解を容易にするために，同期変換回路10を考慮しな
いときのVCE20の動作について説明しておく。VCE20はNT
SC用の回路であり，その原クロック・パルス入力端子OS
CにはNTSC用の原クロック・パルスが与えられているも
のとする。このNTSC用の原クロック・パルスはたとえば
VCE20内部の同期発生回路用のものを用いることがで
き，その周波数はたとえば6fsc（約21.47MHz）であって
PAL用の原クロック・パルスの周波数約21.3MHzよりも少
し高い値である。
いときのVCE20の動作について説明しておく。VCE20はNT
SC用の回路であり，その原クロック・パルス入力端子OS
CにはNTSC用の原クロック・パルスが与えられているも
のとする。このNTSC用の原クロック・パルスはたとえば
VCE20内部の同期発生回路用のものを用いることがで
き，その周波数はたとえば6fsc（約21.47MHz）であって
PAL用の原クロック・パルスの周波数約21.3MHzよりも少
し高い値である。
VCE20は，この原クロック・パルスを分周することに
よりNTSC用の垂直同期信号Vsyncと水平同期信号Hsyncを
作成してVDC30に与える。VDCでは，これらの同期信号V
syncとHsyncとによって画面上の位置が分るから，その
位置に対応した画像データがメモリ31から読出される。
VCE20はまたNTSC用のドット・クロック・パルスを発生
しVDC30に与えるので,VDC30は読出した画像データをこ
のドット・クロック・パルスに同期してVCE20に転送す
る。VCE20は与えられる画像データをR,G,B信号に変換し
て出力する。したがって,VCE20が出力するR,G,B信号か
らNTSC方式のビデオ信号を作成する回路を設ければ,NTS
Cビデオ信号が得られることになる。
よりNTSC用の垂直同期信号Vsyncと水平同期信号Hsyncを
作成してVDC30に与える。VDCでは，これらの同期信号V
syncとHsyncとによって画面上の位置が分るから，その
位置に対応した画像データがメモリ31から読出される。
VCE20はまたNTSC用のドット・クロック・パルスを発生
しVDC30に与えるので,VDC30は読出した画像データをこ
のドット・クロック・パルスに同期してVCE20に転送す
る。VCE20は与えられる画像データをR,G,B信号に変換し
て出力する。したがって,VCE20が出力するR,G,B信号か
らNTSC方式のビデオ信号を作成する回路を設ければ,NTS
Cビデオ信号が得られることになる。
このようなNTSC用VCE20に同期変換回路10からクロッ
ク・パルスCCKが原クロック・パルスとして与えられる
ことにより,VCE20はPAL用のビデオ・カラー・エンコー
ダとして動作するようになる。
ク・パルスCCKが原クロック・パルスとして与えられる
ことにより,VCE20はPAL用のビデオ・カラー・エンコー
ダとして動作するようになる。
次にPAL方式にしたがう動作について説明する。
VCE20には同期変換回路10からクロック・パルスCCKが
その原クロック・パルスとして与えられている。クロッ
ク・パルスCCKは期間に応じて21.3MHzまたは2.67MHzに
切換えられる。
その原クロック・パルスとして与えられている。クロッ
ク・パルスCCKは期間に応じて21.3MHzまたは2.67MHzに
切換えられる。
クロック・パルスCCKが21.3MHzの場合について説明す
る。VCE20は上述のようにNTSC用の原クロック・パルス
（厳密には21.47727MHz）を分周することによりNTSC用
の水平同期信号を作成している。PAL用の原クロック・
パルス（厳密には21.328125MHz）を与えるとVCE20は同
じ分周回路を用いて同じ分周比でPAL用の水平同期信号
を作成して出力する。NTSC用の水平同期信号とPAL用の
水平同期信号は上述のように周期が異なるので，この周
期の違いに応じて原クロック・パルスの周波数を定めれ
ばよい。
る。VCE20は上述のようにNTSC用の原クロック・パルス
（厳密には21.47727MHz）を分周することによりNTSC用
の水平同期信号を作成している。PAL用の原クロック・
パルス（厳密には21.328125MHz）を与えるとVCE20は同
じ分周回路を用いて同じ分周比でPAL用の水平同期信号
を作成して出力する。NTSC用の水平同期信号とPAL用の
水平同期信号は上述のように周期が異なるので，この周
期の違いに応じて原クロック・パルスの周波数を定めれ
ばよい。
再度繰返すと,NTSC用の21.47727MHzのクロック・パル
スを1365分周すると，周期63.5μｓのNTSC用の水平同期
信号が得られ,PAL用の21.328125MHzを同じく1365分周す
ると周期64μｓのPAL用の水平同期信号が得られる。
スを1365分周すると，周期63.5μｓのNTSC用の水平同期
信号が得られ,PAL用の21.328125MHzを同じく1365分周す
ると周期64μｓのPAL用の水平同期信号が得られる。
次に，クロック・パルスCCKが約2.67MHz（約21.3MHz
を８分周した周波数）の場合について説明する。この分
周されたクロック・パルスはPAL用の垂直同期信号を作
成するためのものである。PAL用の垂直同期信号の同期
は1/50秒でNTSC用の垂直同期信号の周期1/60秒よりも長
い。したがって,21.3MHzのクロック・パルスに代えて，
ある期間だけ,8分周された2.67MHzのクロック・パルス
を原クロック・パルスとしてVCE20に与えることにより,
VCE20から発生する垂直同期信号の周期をPAL用の1/50秒
にすることができる。
を８分周した周波数）の場合について説明する。この分
周されたクロック・パルスはPAL用の垂直同期信号を作
成するためのものである。PAL用の垂直同期信号の同期
は1/50秒でNTSC用の垂直同期信号の周期1/60秒よりも長
い。したがって,21.3MHzのクロック・パルスに代えて，
ある期間だけ,8分周された2.67MHzのクロック・パルス
を原クロック・パルスとしてVCE20に与えることにより,
VCE20から発生する垂直同期信号の周期をPAL用の1/50秒
にすることができる。
分周されたクロック・パルスを選択する期間は垂直帰
線期間内とすることが好ましい。これによって，クロッ
ク・パルスが遅くなることによりR,G,Bの画像データに
生じる悪影響をなくすことができる。すなわち，クロッ
ク・パルスが遅くなるために水平同期信号およびドット
・クロック信号も遅くなり，これによってR,G,Bデータ
も間のびしたものとなる。垂直帰線期間内には画像デー
タがない（黒レベル・データ）から画像データに対する
悪影響は生じない。
線期間内とすることが好ましい。これによって，クロッ
ク・パルスが遅くなることによりR,G,Bの画像データに
生じる悪影響をなくすことができる。すなわち，クロッ
ク・パルスが遅くなるために水平同期信号およびドット
・クロック信号も遅くなり，これによってR,G,Bデータ
も間のびしたものとなる。垂直帰線期間内には画像デー
タがない（黒レベル・データ）から画像データに対する
悪影響は生じない。
以上のようにして,VCE20に同期変換回路10から発生す
るクロック・パルスCCKを与えることにより,VCE20から
はPAL方式に合致した同期をもつ水平同期信号（垂直帰
線期間を除く）Hsyncおよび垂直同期信号Vsyncならびに
ドット・クロック・パルスが出力されVDC30に与えられ
るので，これらの同期信号によって指定される位置の画
像データがVDC30によって読出され,VCE20に与えられる
ことになる。
るクロック・パルスCCKを与えることにより,VCE20から
はPAL方式に合致した同期をもつ水平同期信号（垂直帰
線期間を除く）Hsyncおよび垂直同期信号Vsyncならびに
ドット・クロック・パルスが出力されVDC30に与えられ
るので，これらの同期信号によって指定される位置の画
像データがVDC30によって読出され,VCE20に与えられる
ことになる。
第３図の最上段の波形はVCE20から出力されるNTSC用
の同期信号を示している。第２段目の波形はVCE20から
出力されるPAL用の同期信号を示している。第３段目は
セレクタ18によるクロック信号の切換えを示している。
第１段および第２段の同期信号はいずれも１フレーム26
2ライン（簡単のために，インインタレースの場合）で
ある。
の同期信号を示している。第２段目の波形はVCE20から
出力されるPAL用の同期信号を示している。第３段目は
セレクタ18によるクロック信号の切換えを示している。
第１段および第２段の同期信号はいずれも１フレーム26
2ライン（簡単のために，インインタレースの場合）で
ある。
このように１フレーム262ラインでは正しいPAL方式の
ビデオ信号は得られない。そこで上述のように同期変換
回路10からは正しくPAL方式に適合した同期信号SYNCが
出力されているから，これがRGBエンコーダ40に与えら
れて,PALビデオ信号の作成のために用いられる。同期信
号SYNCとVCE20から出力される同期信号とは同期変換回
路10の同じクロック・パルスを用いて作成されているの
で，これらのタイミングは相互に合っている。第３図の
最下段に示された同期信号がPAL用同期信号SYNCであ
る。ここでは１フレーム312ラインとなっている。帰線
期間における追加された水平走査期間には黒レベル・デ
ータが与えられる。
ビデオ信号は得られない。そこで上述のように同期変換
回路10からは正しくPAL方式に適合した同期信号SYNCが
出力されているから，これがRGBエンコーダ40に与えら
れて,PALビデオ信号の作成のために用いられる。同期信
号SYNCとVCE20から出力される同期信号とは同期変換回
路10の同じクロック・パルスを用いて作成されているの
で，これらのタイミングは相互に合っている。第３図の
最下段に示された同期信号がPAL用同期信号SYNCであ
る。ここでは１フレーム312ラインとなっている。帰線
期間における追加された水平走査期間には黒レベル・デ
ータが与えられる。
発明の効果 この発明によるPAL用同期変換回路によると,PAL用の
水平同期信号および垂直同期信号が得られるとともに,N
TSC/PAL用クロック・パルスが得られる。このNTSC/PAL
変換用クロック・パルスは，画像データがある期間では
PAL用クロック・パルスを含み，垂直帰線期間の一部ま
たは全部では所定分周比で分周されたクロック・パルス
を含んでいる。
水平同期信号および垂直同期信号が得られるとともに,N
TSC/PAL用クロック・パルスが得られる。このNTSC/PAL
変換用クロック・パルスは，画像データがある期間では
PAL用クロック・パルスを含み，垂直帰線期間の一部ま
たは全部では所定分周比で分周されたクロック・パルス
を含んでいる。
この発明によるPAL用ビデオ信号生成方法によると，
上記NTSC/PAL変換用クロック・パルスがNTSC用同期発生
回路をもつビデオ・カラー・エンコーダにその原クロッ
ク・パルスとして与えられるので，ビデオ・カラー・エ
ンコーダからはPAL用のものに等しい同期をもつ水平，
垂直同期信号が得られ，この水平，垂直同期信号を用い
て画像データを読出すことができる。このようにして読
出された画像データからPALビデオ信号を作成するR,G,B
エンコーダにはこの発明によるPAL用同期変換回路から
出力されるPAL用水平，垂直同期信号が与えられるの
で，このエンコーダからは正しいPALビデオ信号が得ら
れる。
上記NTSC/PAL変換用クロック・パルスがNTSC用同期発生
回路をもつビデオ・カラー・エンコーダにその原クロッ
ク・パルスとして与えられるので，ビデオ・カラー・エ
ンコーダからはPAL用のものに等しい同期をもつ水平，
垂直同期信号が得られ，この水平，垂直同期信号を用い
て画像データを読出すことができる。このようにして読
出された画像データからPALビデオ信号を作成するR,G,B
エンコーダにはこの発明によるPAL用同期変換回路から
出力されるPAL用水平，垂直同期信号が与えられるの
で，このエンコーダからは正しいPALビデオ信号が得ら
れる。
したがって，この発明によると,NTSC同期発生回路を
もつNTSC用ビデオ・カラー・エンコーダをPAL用に流用
することが可能となる。
もつNTSC用ビデオ・カラー・エンコーダをPAL用に流用
することが可能となる。
【図面の簡単な説明】 第１図はこの発明によるPAL用同期変換回路を示すブロ
ック図である。 第２図は上記PAL用同期変換回路を用いてNTSC用ビデオ
・カラー・エンコーダを制御することによりPAL用ビデ
オ信号を生成する回路を示すブロック図であり，第３図
はその動作を示す波形図である。 ３……電圧制御発振器， 10……PAL用同期変換回路， 11……カウンタ， 12,13,14……デコーダ， 16……立上り検出回路， 17……分周器， 18……セレクタ， 20……ビデオ・カラー・エンコーダ， 30……ビデオ・ディスプレイ・コントローラ， 40……R,G,Bエンコーダ。
ック図である。 第２図は上記PAL用同期変換回路を用いてNTSC用ビデオ
・カラー・エンコーダを制御することによりPAL用ビデ
オ信号を生成する回路を示すブロック図であり，第３図
はその動作を示す波形図である。 ３……電圧制御発振器， 10……PAL用同期変換回路， 11……カウンタ， 12,13,14……デコーダ， 16……立上り検出回路， 17……分周器， 18……セレクタ， 20……ビデオ・カラー・エンコーダ， 30……ビデオ・ディスプレイ・コントローラ， 40……R,G,Bエンコーダ。
Claims (2)
- 【請求項１】PAL用クロック・パルスを発生するクロッ
ク・パルス発生回路， PAL用クロック・パルスを分周してPAL用水平同期信号を
作成する水平同期信号作成回路， PAL用クロック・パルスを分周してPAL用垂直同期信号を
作成する垂直同期信号作成回路， PAL用クロック・パルスを所定数分周する分周回路， PAL用クロック・パルスと上記分周回路から出力される
分周クロック・パルスとを選択的に出力するセレクタ，
および 上記セレクタが分周クロック・パルスを選択する期間が
垂直帰線期間内にあるように上記セレクタを制御する手
段を備え， 上記分周回路の分周比と上記セレクタにおける分周クロ
ック・パルスを選択する期間がNTSC方式の垂直走査期間
をPAL方式の垂直走査期間に変換するように設定されて
いることを特徴とする， PAL用同期変換回路。 - 【請求項２】与えられる原クロック信号を分周して水平
同期信号および垂直同期信号を作成するように構成され
かつ与えられる画像データをR,G,Bのアナログ色信号に
変換するNTSC用のビデオ・カラー・エンコーダ， 上記ビデオ・カラー・エンコーダから与えられる水平同
期信号および垂直同期信号によって表わされる画面上の
位置における画像データをメモリから読出して上記ビデ
オ・カラー・エンコーダに与える画像データ読出手段，
および 上記ビデオ・カラー・エンコーダから与えられるR,G,B
色信号をPAL用ビデオ信号に変換するR,G,Bエンコーダを
用い， 請求項（１）に記載のPAL用同期変換回路におけるセレ
クタの出力クロック・パルスを原クロック・パルスとし
て上記ビデオ・カラー・エンコーダに与え， 上記PAL用同期変換回路から出力されるPAL用水平および
垂直同期信号を同期信号として上記R,G,Bエンコーダに
与える， PAL用同期変換回路を用いたことを特徴とするPAL用ビデ
オ信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291907A JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291907A JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167767A JPH04167767A (ja) | 1992-06-15 |
| JP3008382B2 true JP3008382B2 (ja) | 2000-02-14 |
Family
ID=17775003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291907A Expired - Lifetime JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008382B2 (ja) |
-
1990
- 1990-10-31 JP JP2291907A patent/JP3008382B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04167767A (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1129543A (en) | Video signal processing circuit | |
| US5043813A (en) | Display locked timing signals for video processing | |
| EP0297847A1 (en) | Television synchronising apparatus | |
| US4498106A (en) | Pulse generator for solid-state television camera | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| EP0692908B1 (en) | Synchronizing circuit | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| KR100256160B1 (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| US7432982B2 (en) | OSD insert circuit | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JP4540246B2 (ja) | 偏向回路 | |
| KR0149294B1 (ko) | 디지탈 엔코더와 프레임 버퍼간의 영상제어신호 출력장치 | |
| JPH05143040A (ja) | 映像合成方法および外部同期表示装置 |