JP2707970B2

JP2707970B2 - 不揮発性半導体記憶装置の消去方法

Info

Publication number: JP2707970B2
Application number: JP7171694A
Authority: JP
Inventors: 哲也大月
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-04-11
Filing date: 1994-04-11
Publication date: 1998-02-04
Anticipated expiration: 2013-02-04
Also published as: GB2288895A; JPH07282592A; KR0149112B1; GB9507552D0; US5668759A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は不揮発性半導体記憶装置
に係わり、特に電気的にその内容を消去することが可能
な不揮発性半導体記憶装置に関する。

【０００２】

【従来の技術】不揮発性半導体記憶装置であるフラッシ
ュメモリにより従来の技術を説明する。フラッシュメモ
リでは、紫外線を照射することにより記憶した情報の内
容を消去する紫外線消去型ＥＰＲＯＭと違って、外部か
らコマンドを入力して、記憶した情報の内容を電気的に
消去することが可能となっている。通常用いられている
ＮＯＲ型フラッシュメモリの書き込み方式および消去方
式について説明する。書き込みの際には、ドレインに書
き込み電圧を与え、ソースは接地する。この電界により
加速されて発生したホットエレクトロンは、制御ゲート
に加えた高電圧により浮遊ゲートに注入され、メモリセ
ルの閾値電圧は上昇する。消去の際には、ソースにより
高電圧を加えて浮遊ゲートとの間に高電界を発生させ
て、ファウラー−ノルドハイム・トンネリングにより浮
遊ゲートに存在する電子を引き抜く。この場合、浮遊ゲ
ートから電子が無くなるため、メモリセルの閾値電圧は
下降する。メモリセルの閾値電圧が高いほうが書き込み
セル（情報“０”に対応）、メモリセルの閾値電圧が低
いほうが消去セル（情報“１”に対応）になる。

【０００３】フラッシュメモリを消去する場合、メモリ
セルの閾値電圧が０Ｖ以下になるまで消去してしまう過
消去に注意する必要がある。メモリセルの閾値電圧が０
Ｖ以下になったとき、メモリセルはデプレッション状態
であると呼ぶ。メモリセルがデプレッション状態になる
と、そのメモリセルには選択時のみならず、非選択時に
も導通電流が流れる。よって、そのメモリセルとビット
線を共有する全てのメモリセルに対して、非選択リーク
による誤読み出しの危険性が存在する。

【０００４】図２に非選択リークによる誤読み出しの原
理を示す。図２において、メモリ９，１０，１１にビッ
ト線１３，ワード線１２が接続され、ビット線１３には
バイアス回路６が接続されている。バイアス回路６に
は、負荷Ｐチャネル・エンハンスメント型ＭＯＳトラン
ジスタ５および差動増幅器８が接続され、差動増幅器８
にはリファレンス入力生成回路７が接続されている。Ｖ
_CCは、外部電源を示す。

【０００５】図２において、メモリセル９はデプレッシ
ョン状態で、メモリセル９とビット線１３を共有するメ
モリセル１１は書き込みセルとする。各ワード線１２に
非選択入力信号（０Ｖ）１４，選択入力信号（５Ｖ）１
５を入力し、メモリセル１１を選択して読み出す場合、
メモリセル９を通して導通電流が流れるので、メモリセ
ル１１は消去セルと間違って判断されてしまう。消去動
作を行う場合にも、このように誤読み出しが起こって、
消去されていないにもかかわらず消去されていると判断
されて、消去動作を止めてしまう場合が存在する。ま
た、デプレッション状態となったメモリセル９とビット
線１３を共有する全てのメモリセルについては、非選択
リークによる書き込み不良の危険性が存在する。

【０００６】図３に非選択リークによる書き込み不良の
原理を示す。図３において、メモリセル１８はデプレッ
ション状態で、メモリセル１８とビット線１７を共有す
るメモリセル２０を選択して“０”書き込みを行うもの
とする。書き込み回路１６からドレインに高電圧を発生
しても、メモリセル１８を通して導通電流が流れるの
で、メモリセル２０のドレイン電圧は降下して、メモリ
セル２０の書き込みが行われないおそれがある。

【０００７】過消去を避けるためには、消去時間を細か
く分割する必要がある。ある単位時間の幅を持つ消去パ
ルス電圧を発生して、消去したいメモリセルのソースに
印加することで、メモリセルの閾値電圧を下げる消去動
作を行った後、その都度そのメモリセルのデータを読み
出して、ある基準電圧よりも低いかどうかを判断して消
去確認動作を行う過程を繰り返すわけである。この消去
確認動作を消去ベリファイ動作と呼ぶ。フラッシュメモ
リでは、この一連の動作過程をチップ内部で自動的に行
うコマンドが用意されている。このコマンドを自動消去
コマンドと呼び、このコマンドに応答してチップ内部で
行われる動作の流れを自動消去ルーチンと呼ぶ。

【０００８】自動消去ルーチンの第１の従来例を図４に
示す。まず、消去したい部分に存在する全てのメモリセ
ルについて、消去する前に“０”書き込み動作を行う
（ステップＳ１）。この動作を消去前書き込みと呼ぶ。
消去したい部分のメモリセルの中には、記憶していた情
報により、消去セルも存在すれば書き込みセルも存在す
るので、その閾値電圧には著しい差があらかじめ生じて
いる。一般に、メモリセルに書き込み動作を行うと、最
初のうちはメモリセルの閾値電圧は時間と共に上昇して
いくが、その上昇に従ってチャネルと浮遊ゲートとの電
界が弱まるので、書き込み時間が経過するにつれて閾値
電圧は飽和しはじめる。消去前書き込みを行うことによ
り、消去セルの閾値電圧は上昇して書き込みセルとなる
が、書き込みセルの閾値電圧はこの閾値電圧の上限に制
限される。よって、消去したい部分のメモリセルの閾値
電圧を消去前にあらかじめある一定範囲内に抑えること
もできる。

【０００９】メモリセルに書き込む場合にも、消去の場
合と同じく、書き込み時間を細かく分割している。ある
単位時間の幅を持つ書き込みパルス電圧をドレインやゲ
ートに印加して、メモリセルの閾値電圧を上げる書き込
み動作を行った後、その都度そのメモリセルのデータを
読み出して、ある基準電圧よりも高いかどうかを判断し
て書き込み確認を行っている（ステップＳ２）。この書
き込み確認動作を書き込みベリファイ動作と呼ぶ。書き
込みベリファイにフェイルすれば、書き込み時間（この
値は書き込みパルス幅と書き込みパルス回数との積で与
えられる）が、ある与えられた限界値を越えていないか
を判断し（ステップＳ３）、越えていない場合には再度
消去前書き込みを行う。書き込み時間がある与えられた
限界値を越えている場合には、そのチップは消去前書き
込み不良品とみなして、全体の自動消去ルーチンを止め
る。

【００１０】書き込みベリファイにパスすれば、消去前
書き込みを終了して、消去に移る。消去の際、先に述べ
たように、消去時間を分割して、ある単位時間の幅を持
つ消去パルスを印加する（ステップＳ４）ごとに、消去
ベリファイを行っている（ステップＳ５）。消去ベリフ
ァイにフェイルすれば、消去時間（この値は消去パルス
幅と消去パルス回数との積で与えられる）がある与えら
れた限界値を越えていないかを判断し（ステップＳ
６）、越えていない場合には再度消去動作を行う。消去
時間がある与えられた限界値を越えている場合には、そ
のチップは消去不良品とみなして、全体の自動消去ルー
チンを止める。消去ベリファイにパスすれば、全体の自
動消去ルーチンを終了して、そのチップは消去にパスし
たとみなす。

【００１１】自動消去ルーチンの第２の従来例を図５に
示す。この消去ルーチンでも、第１の従来例と同様に、
消去前書き込みを行う（ステップＳ１）。書き込みベリ
ファイ（ステップＳ２）にフェイルすれば、書き込み時
間がある与えられた限界値を越えていないかを判断し
（ステップＳ３）、越えていない場合には再度消去前書
き込みを行う。書き込み時間がある与えられた限界値を
越えている場合には、そのチップは消去前書き込み不良
品とみなして、全体の自動消去ルーチンを止める。書き
込みベリファイにパスし消去前書き込みを終えると、消
去したい部分のメモリセルがデプレッション状態になる
まで消去パルスを適当な時間印加する（ステップＳ
４）。メモリセルを消去すると、最初のうちはメモリセ
ルの閾値電圧は時間と共に下降していくが、それに従っ
てソースと浮遊ゲートとの電界が弱まるので、消去した
いメモリセルがすべてデプレッション状態になるころに
は、閾電圧は飽和しはじめる。この結果、消去したい部
分のメモリセルの閾値電圧のばらつきはある一定範囲内
に抑えることができる。

【００１２】この動作の後、適当な時間、全ワード線に
適当な正の高電圧を加える動作や全ビット線に適当な正
の高電圧を加える動作を行う（ステップＳ５）。全ワー
ド線に適当な正の高電圧を加える動作では、制御ゲート
に正の高電圧を加え、ソースを接地状態（ドレインは浮
遊状態にするので、ドレインはチャネルと共に接地状態
と考えてよい）にすることにより、浮遊ゲートとチャネ
ルとの間に高電界を発生させ、チャネルに存在する電子
がファウラー−ノードハイム・トンネリングにより浮遊
ゲートに注入され、消去セルの閾値電圧は上昇する。こ
の動作を行うと、上昇させる前のメモリセルの閾値電圧
の値によって、閾値電圧の上昇幅が異なる。メモリセル
の閾値電圧が低い場合には、メモリセルの閾値電圧が高
い場合に比べて、メモリセルの閾値電圧の上昇幅が大き
いことが文献（ＩＥＤＭ’９２ＴｅｃｈｎｉｃａｌＤ
ｉｇｅｓｔｓ，ｐｐ．６０７−６１０）で報告されてい
る。メモリセルの閾値電圧のばらつきは、以上の動作に
よって更に縮まるので、全体として消去セルの閾値電圧
のばらつきが抑えられる。その結果として、消去セルの
デプレッション不良を防ぐ効果があり、また導通電流を
多く確保でき高速動作を可能とする。

【００１３】全ビット線に適当な正の高電圧を加える動
作では、ドレインに正の高電圧を加え、制御ゲートとソ
ースを接地状態にする。ドレインとソース間に存在する
電界により、ホットキャリア（電子正孔対）が発生す
る。メモリセルの閾値電圧が、浮遊ゲートに電荷がない
ときの閾値電圧よりも高い場合には、チャネルから浮遊
ゲート方向に電界が発生するので、発生したホットキャ
リアのうちの正孔が浮遊ゲートに注入される。メモリセ
ルの閾値電圧が、浮遊ゲートに電荷がないときの閾値電
圧よりも低い場合には、逆に浮遊ゲートからチャネル方
向に電界が発生するので、電子が浮遊ゲートに注入れ
る。メモリセルがデプレッション状態のときには、電子
が浮遊ゲートに注入されるので、消去セルの閾値電圧は
上昇する。この動作は、メモリセルの閾値電圧を、浮遊
ゲートに電荷がないときの閾値電圧に収束させる効果が
あるので、全体として消去セルの閾値電圧のばらつきが
抑えられる。その結果として、消去セルのデプレッショ
ン不良を防ぐ効果があり、また導通電流を多く確保でき
高速動作を可能とする。この動作については、文献（Ｉ
ＥＤＭ’９１ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ，ｐ
ｐ．３０７−３１０）に詳しく述べられている。

【００１４】こうした動作を行うことにより消去セルの
閾値電圧を引き上げた後に、セルの閾値電圧下限チェッ
ク動作を行う（ステップＳ６）。セルの閾値電圧下限チ
ェック動作は、メモリセルの全ワード線に適当な電圧
（いま、Ｖ₁とするが、通常０Ｖ近辺である）を加えて
ビット線からメモリセルの情報を読み出すことで、読み
出したビット線につながる全メモリセルの閾値電圧がＶ
₁以上であるかどうかを判定する。消去セルの閾値電圧
がＶ₁未満であると、図３に説明したように非線形リー
クによる書き込み不良の危険性があるからである。そし
て、セルの閾値電圧下限チェック動作にパスするまで、
消去セルの閾値電圧を引き上げる動作を行う。セルの閾
値電圧下限チェック動作にパスすると、消去ベリファイ
動作を行う（ステップＳ７）。消去ベリファイ動作にパ
スすると、全体の自動消去動作ルーチンを終了して、そ
のチップは消去に成功したとみなす。消去ベリファイ動
作にフェイルすると、そのチップは消去不良品とみなし
て、全体の自動消去ルーチンを止める。

【００１５】この消去ルーチンのうち、点線で囲まれた
２４の部分は、存在しない場合がある。この場合には、
消去前書き込みの部分を省略している。デプレッション
状態になるまでメモリセルを過消化すると、消去したい
部分のメモリセルの閾値電圧のばらつきはある一定範囲
内に抑えることができるので、消去前に消去したい部分
のメモリセルの閾値電圧のばらつきを抑える動作（消去
前書き込みを指す）を行わず、全体の自動消去にかかる
時間を短縮したものである。

【００１６】

【発明が解決しようとする課題】自動消去ルーチンの第
１の従来例では、消去ベリファイ動作時に、デプレッシ
ョン状態となったメモリセルが存在する場合、デプレッ
ション状態となったメモリセルとビット線を共有する全
メモリセルは消去が完了したものとみなされる。この場
合、メモリセルが正しく消去されていないにもかかわら
ず、デバイス側では消去不良として検出できない。その
ため、セルの閾値電圧下限チェック動作を行わない限
り、デプレッション不良を検出できず、書き込み不良お
よび誤読み出しを招くおそれがあった。

【００１７】自動消去ルーチンの第２の従来例では、デ
プレッション状態になるまでメモリセルを過消去した後
に、全ワード線に適当な正の高電圧を加える動作や全ビ
ット線に適当な正の高電圧を加える動作を行うことで、
消去セルの閾値電圧のばらつきが抑えられて、消去セル
のデプレッション不良を防ぐことができる。しかし、自
動消去にかかる時間は、メモリセルの閾値電圧のばらつ
きいかんにかかわらず、デプレッション状態になるまで
メモリセルを過消去し、全ワード線に適当な正の高電圧
を加える動作や全ビット線に適当な正の高電圧を加える
動作を行う分だけ増加する。全ワード線に適当な高電圧
を加える動作や全ビット線に適当な高電圧を加える動作
は、消去そのものの動作に比べて時間がかかるので、自
動消去にかかる時間が大幅に増加してしまうという問題
点が存在する。

【００１８】本発明の目的は、消去時のデプレッション
不良セルを検出し、なおかつ従来の自動消去ルーチンほ
ど自動消去に時間をかけることなく、デプレッション不
良セルを救済可能とする不揮発性半導体記憶装置の消去
方法を提供することにある。

【００１９】

【課題を解決するための手段】本発明は、電気的にその
内容を消去することが可能な不揮発性半導体記憶装置の
消去方法において、（ａ）消去したい複数個のメモリセ
ルを消去する前に、書き込みサイクルの間に書き込み動
作を行うステップと、（ｂ）前記メモリセルのデータを
読み取り、前記メモリセル全ての閾値電圧が第一の基準
電圧よりも高いかどうかを判断して前記メモリセル全て
が書き込まれているかどうかを確認するステップと、
（ｃ）ステップ（ｂ）において前記メモリセル全てが書
き込まれていない場合に、前記書き込みサイクルの持続
時間を増分し、累計された前記書き込み時間がある定め
られた時間よりも長いかどうかを判断し、その際に長い
と判断すると書き込み不良品とみなして書き込み動作を
止め、短いと判断すると前記メモリセル全てが書き込ま
れるまでステップ（ａ）〜（ｃ）を繰り返すステップ
と、（ｄ）前記メモリセル全てを消去サイクルの間に消
去動作を行うステップと、（ｅ）前記メモリセルのデー
タを読み取り、前記メモリセル全ての閾値電圧が第二の
基準電圧よりも低いかどうかを判断して前記メモリセル
全てが消去されているかどうかを確認するステップと、
（ｆ）ステップ（ｅ）において前記メモリセル全てが消
去されていない場合に、前記消去サイクルの持続時間を
増分し、累計された消去時間がある定められた時間より
も長いかどうかを判断し、その際に長いと判断すると消
去不良品とみなして消去動作を止め、短いと判断すると
前記メモリセル全てが消去されるまでステップ（ｄ）〜
（ｆ）を繰り返すステップと、（ｇ）消去された前記メ
モリセルの閾値電圧が第三の基準電圧よりも高いかどう
かを判定するステップと、（ｈ）ステップ（ｇ）におい
て前記メモリセル全ての閾値電圧が第三の基準電圧より
も高い場合には、消去成功とみなして全体の動作を終え
るステップと、（ｉ）ステップ（ｇ）において前記メモ
リセル全ての閾値電圧が第三の基準電圧よりも高くない
場合には、前記メモリセル全てを適当な時間消去動作を
行うステップと、（ｊ）全ワード線に適当な正の高電圧
を加えることや全ビット線に適当な正の高電圧を加える
ことにより、前記メモリセル全ての閾値電圧を引き上げ
るステップと、（ｋ）前記メモリセルの閾値電圧が第三
の基準電圧よりも高いかどうかを判定し、その際に前記
メモリセルの閾値電圧が第三の基準電圧よりも低い場合
には、ステップ（ｊ），（ｋ）を繰り返すことによっ
て、前記メモリセル全ての閾値電圧が第三の基準電圧よ
りも高くなるまで前記メモリセル全ての閾値電圧を引き
上げるステップと、（ｌ）前記メモリセルのデータを読
み取り、前記メモリセル全ての閾値電圧が第二の基準電
圧よりも低いかどうかを判断し、その際に前記メモリセ
ル全ての閾値電圧が第二の基準電圧よりも低い場合に
は、消去成功とみなして全体の動作を終え、前記メモリ
セル全ての閾値電圧が第二の基準電圧よりも低くない場
合には、消去不良品とみなして消去動作を止めるステッ
プと、を含むことを特徴とする。

【００２０】

【作用】電気的に消去可能な不揮発性半導体記憶装置に
おいて、消去時間を大幅に増大せずに、デプレッション
不良セルを救済し、かつ消去セルの閾値電圧のばらつき
を抑制する。このためには、消去時に、消去ベリファイ
動作を行った上でデプレッション不良セルが存在する場
合にのみ、全ワード線に適当な正の高電圧を加える動作
や全ビット線に適当な正の高電圧を加える動作を行うこ
とで、消去時間を大幅に増大せずに、デプレッション不
良セルを救済し、かつ消去セルの閾値電圧のばらつきを
抑制することが可能となる。

【００２１】

【実施例】図６は、本発明の消去方法を実施する回路の
構成を示す。この回路は、メモリセルアレイ２５に対
し、通常に読み出し動作，書き込み動作，書き込みベリ
ファイ動作，消去動作，消去ベリファイ動作などを行う
ために、必要となる周辺回路、すなわち入力バッファ２
６，アドレスバッファ２７，ロウデコーダ２８，コラム
デコーダ２９，書き込み回路３０，センスアンプ３１
と、周辺回路を制御する制御回路３２と、セルの閾値電
圧下限チェック動作を行うために、全ワード線に適当な
電圧（０Ｖ付近の値である）を加えることができるセル
の閾値電圧下限チェック回路３３とを備えている。

【００２２】図７は、セルの閾値電圧下限チェック回路
３３の一例を示す回路図である。図７において、点線で
囲まれた３４の部分の回路はロウデコーダであり、点線
で囲まれた３５の部分の回路はセルの閾値電圧下限チェ
ック回路である。ロウデコーダ３４は、ロウデコーダ前
段回路３６と、Ｐチャネル・エンハンスメント型ＭＯＳ
トランジスタＱ₇およびＮチャネル・エンハンスメント
型ＭＯＳトランジスタＱ₈とから構成されている。ま
た、閾値電圧下限チェック回路３５は、Ｐチャネル・エ
ンハンスメント型ＭＯＳトランジスタＱ₁，Ｑ₃，Ｑ₅
およびＮチャネル・エンハンスメント型ＭＯＳトランジ
スタＱ₂，Ｑ₄，Ｑ₆から構成されている。Ｖ_CCは外部
電源、Ｖ_PPは書き込み用外部電源である。

【００２３】このセルの閾値電圧下限チェック回路３５
において、セルの閾値電圧下限チェックを行わない通常
時には、制御回路３２からの制御入力信号ＳＩＧ１はロ
ウレベルであり、出力ＶＯＵＴは接地状態となる。出力
ＶＯＵＴはロウデコーダ３４のＮチャネル・エンハンス
メント型ＭＯＳトランジスタＱ₈のソースとつながって
いるので、非選択のワード線３７は接地される。セルの
閾値電圧下限チェックを行うときには、制御入力信号Ｓ
ＩＧ１はハイレベルであり、セルの閾値電圧下限チェッ
ク回路３５の出力ＶＯＵＴは書き込み用外部電源の電圧
値Ｖ_PPとなる。セルの閾値電圧下限チェックを行う場合
には、ロウデコーダ３４を制御してワード線３７を全選
択とすると、全ワード線にＶ_PPを印加するようにでき
る。Ｖ_PPの値を外部から制御することによって、適当な
電圧条件でセルの閾値電圧下限チェック動作を行うこと
ができる。

【００２４】また、図６，図７において、全ワード線に
適当な正の高電圧を加えるときには、ロウデコーダ２８
を制御してワード線を全選択、コラムデコーダ２９を制
御してビット線を全非選択にする。全ビット線に適当な
正の高電圧を加えるときには、ロウデコーダ２８を制御
してワード線を全非選択、コラムデコーダ２９を制御し
てビット線を全選択にする。

【００２５】このような構成を採用することによって、
消去時のデプレッション不良セルを検出し、なおかつデ
プレッション不良セルを救済することが可能となる。

【００２６】以下、不揮発性半導体記憶装置の消去方法
の実施例を説明する。

【００２７】図１は、本発明の自動消去ルーチンの第１
の実施例を示したものである。まず、従来の自動消去ル
ーチンと同様に、消去前書き込みを行った（ステップＳ
１）後に、書き込みベリファイを行う（ステップＳ
２）。書き込みベリファイにフェイルすれば、書き込み
時間がある与えらえた限界値を越えていないかを判断し
（ステップＳ３）、越えていない場合には再度消去前書
き込みを行う。書き込み時間がある与えられた限界値を
越えている場合には、そのチップは消去前書き込み不良
品とみなして、全体の自動消去ルーチンを止める。

【００２８】書き込みベリファイにパスすれば、消去前
書き込みを終了して、消去に移る。消去の際、消去時間
を分割して、ある単位時間の幅を持つ消去パルスを印加
する（ステップＳ４）ごとに、消去ベリファイを行って
いる（ステップＳ５）。消去ベリファイにフェイルすれ
ば、消去時間がある与えられた限界値を越えていないか
を判断し（ステップＳ６）、越えていない場合には再度
消去動作を行う。消去時間がある与えられた限界値を越
えている場合には、そのチップは消去不良品とみなし
て、全体の自動消去ルーチンを止める。

【００２９】消去ベリファイ動作に成功した場合、閾値
電圧下限チェック回路３３でセルの閾値電圧下限チェッ
ク動作を行い（ステップＳ７）、デプレッション状態の
メモリセルの存在を検出する。その結果、自動消去ルー
チンの第１の従来例のように、デプレッション不良セル
が存在するにもかかわらず、消去にパスしたとみなして
消去ルーチンを終了してしまうことがなくなる。そし
て、セルの閾値電圧下限チェック動作にパスした場合に
は、全体の自動消去ルーチンを終了して、そのチップは
消去に成功したとみなす。

【００３０】デプレッション不良セルが存在しセルの閾
値電圧下限チェック動作にフェイルした場合には、さら
に適当な時間消去動作を行う。この際に、自動消去ルー
チンの第２の従来例のように、消去セルがデプレッショ
ン状態になるまで消去動作を行う（ステップＳ８）場合
が考えられる。今後の説明では、消去セルがデプレッシ
ョン状態になるまで消去動作を行うことを前提とする。

【００３１】その後、全ワード線に適当な正の高電圧を
加える動作や全ビット線に適当な正の高電圧を加える動
作（ステップＳ９）を行うことにより、デプレッション
状態の消去セルの閾値電圧を引き上げる。その後、再度
セルの閾値電圧下限チェック動作（ステップＳ１０）を
行う。セルの閾値電圧下限チェック動作にフェイルした
場合には、セルの閾値電圧下限チェック動作にパスする
まで、全ワード線に適当な正の高電圧を加える動作や全
ビット線に適当な正の高電圧を加える動作を行う。従来
の技術の項で説明したように、消去セルの閾値電圧のば
らつきは全体として低減される。

【００３２】セルの閾値電圧下限チェック動作にパスし
た場合は、再度消去ベリファイ動作（ステップＳ１１）
を行う。この消去ベリファイ動作にパスした場合、全体
の自動消去ルーチンを終了して、そのチップは消去にパ
スしたとみなす。消去ベリファイ動作にフェイルした場
合、そのチップは消去不良品とみなして、全体の自動消
去ルーチンを止める。

【００３３】次に、本発明の自動消去ルーチンの第２の
実施例を説明する。図８は、第２の実施例の自動消去ル
ーチンを示す。この自動消去ルーチンでは、図１のステ
ップＳ１１で示された消去ベリファイ動作にフェイルし
た場合、再度消去セルがデプレッション状態になるまで
消去動作（ステップＳ８）を行う。消去セルの閾値電圧
のばらつきは、最初に消去した場合に比べて低減されて
いる。そしてまた全ワード線に適当な高電圧を加える動
作や全ビット線に適当な高電圧を加える動作（ステップ
Ｓ９）を行うことによって、メモリセルの閾値電圧を上
昇させ、かつ、ばらつきも小さくする。そして最終的に
消去セルの閾値電圧を、セルの閾値電圧下限チェック動
作（ステップＳ１０）にも消去ベリファイ動作（ステッ
プＳ１１）にもパスする範囲内に収まるようにする。消
去ベリファイでフェイルした場合には、ある決められた
繰り返し回数の範囲内でこの過程を繰り返すようにする
（ステップＳ１２）。

【００３４】次に、本発明の自動消去ルーチンの第３の
実施例を説明する。図９は、第３の実施例の自動消去ル
ーチンを示す。第３の実施例は、図１のステップＳ８で
示された消去動作を、第１の実施例から省略したもので
ある。すなわち、ステップＳ７でセルの閾値電圧下限チ
ェック動作を行い、フェイルした場合には、全ワード線
に適当な正の高電圧を加える動作や全ビット線に適当な
正の高電圧を加える動作（ステップＳ８）を行う。

【００３５】次に、本発明の自動消去ルーチンの第４の
実施例を説明する。図４は、第４の実施例の自動消去ル
ーチンを示す。第４の実施例は、図８の第２の実施例に
おけるステップＳ８の消去動作を、最初の１回だけ省略
したものである。すなわち、ステップＳ７でセルの閾値
下限チェックにフェイルした場合、全ワード線に適当な
高電圧を加える動作や全ビット線に適当な高電圧を加え
る動作（ステップＳ８）を行うことによって、メモリセ
ルの閾値電圧を上昇させ、かつ、ばらつきも小さくす
る。そして最終的に消去セルの閾値電圧を、セルの閾値
電圧下限チェック動作（ステップＳ９）にも消去ベリフ
ァイ動作（ステップＳ１０）にもパスする範囲内に収ま
るようにする。消去ベリファイでフェイルした場合に
は、消去したい部分のメモリセルがデプレッション状態
になるまで消去パルスを適当な時間印加する（ステップ
Ｓ１２）。この動作の後、再び、適当な時間、全ワード
線に適当な正の高電圧を加える動作や全ビット線に適当
な正の高電圧を加える動作を行う（ステップＳ８）。ス
テップＳ１０の消去ベリファイをフェイルした場合に
は、ある決められた繰り返し回数の範囲内でこの過程を
繰り返すようにする（ステップＳ１１）。

【００３６】また、自動消去ルーチンの第１，第２，第
３，第４の実施例で、消去前書き込み動作の部分（図１
では点線で囲まれた部分１、図８では部分３８、図９で
は部分４２、図１０では部分４５）を省略することがで
きる。

【００３７】自動消去ルーチンの第１，第２，第３，第
４の実施例で、全ワード線に適当な正の高電圧を加える
動作によって消去セルの閾値電圧を引き上げた場合に、
消去ベリファイ動作（図１ではステップＳ１１、図８で
はステップＳ１１、図９ではステップＳ１０、図１０で
はステップＳ１０）の判定基準を、最初の消去ベリファ
イ動作（図１，図８，図９，図１０の各ステップＳ５）
の判定基準よりも引き上げるようにしても良い。

【００３８】

【発明の効果】以上述べたように本発明の自動消去ルー
チンでは、消去ベリファイ動作を行った上でデプレッシ
ョン不良セルが存在する場合にのみ、全ワード線に適当
な正の高電圧を加える動作や全ビット線に適当な正の高
電圧を加える動作を行うことにより、消去時間を大幅に
増大することなく、デプレッション状態となったメモリ
セルの閾値電圧を引き上げてデプレッション不良セルを
救済し、かつ、消去セルの閾値電圧のばらつきを低減す
ることを可能にする。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体記憶装置の消去方法の
第１の実施例を示すフローチャートである。

【図２】デプレッション状態のメモリセルが存在する場
合の非選択リークによる誤読み出しの原理を示す図であ
る。

【図３】デプレッション状態のメモリセルが存在する場
合の非選択リークによる書き込み不良の原理を示す図で
ある。

【図４】不揮発性半導体記憶装置の消去方法の第１の従
来例を示す図である。

【図５】不揮発性半導体記憶装置の消去方法の第２の従
来例を示す図である。

【図６】本発明を実施する回路の構成を示す図である。

【図７】セルの閾値電圧下限チェック回路の例を示す図
である。

【図８】本発明の不揮発性半導体記憶装置の消去方法の
第２の実施例を示す図である。

【図９】本発明の不揮発性半導体記憶装置の消去方法の
第３の実施例を示す図である。

【図１０】本発明の不揮発性半導体記憶装置の消去方法
の第４の実施例を示す図である。

【符号の説明】

５負荷Ｐチャネル・エンハンスメント型ＭＯＳトラン
ジスタ６バイアス回路７リファレンス入力生成回路８差動増幅器９デプレッション状態のメモリセル１０メモリセル１１書き込み状態のメモリセル１２ワード線１３ビット線１４非選択入力信号（０Ｖ）１５選択入力信号（５Ｖ）１６書き込み回路１７ビット線１８デプレッション状態のメモリセル１９メモリセル２０書き込み状態のメモリセル２１ワード線２２非選択入力信号（０Ｖ）２３選択入力信号（１２Ｖ）２５メモリセルアレイ２６入力バッファ２７アドレスバッファ２８ロウデコーダ２９コラムデコーダ３０書き込み回路３１センスアンプ３２制御回路３３セルの閾値電圧下限チェック回路３４ロウデコーダ３５セルの閾値電圧下限チェック回路３６ロウデコーダ前段３７ワード線ＳＩＧ１セルの閾値電圧下限チェック回路の制御入力
信号ＶＯＵＴセルの閾値電圧下限チェック回路の出力信号Ｑ₁，Ｑ₃，Ｑ₅，Ｑ₇ Ｐチャネル・エンハンスメン
ト型ＭＯＳトランジスタＱ₂，Ｑ₄，Ｑ₆，Ｑ₈ Ｎチャネル・エンハンスメン
ト型ＭＯＳトランジスタＶ_CC 外部電源Ｖ_PP 書き込み用外部電源

Claims

(57)【特許請求の範囲】

【請求項１】電気的にその内容を消去することが可能な
不揮発性半導体記憶装置の消去方法において、（ａ）消
去したい複数個のメモリセルを消去する前に、書き込み
サイクルの間に書き込み動作を行うステップと、（ｂ）
前記メモリセルのデータを読み取り、前記メモリセル全
ての閾値電圧が第一の基準電圧よりも高いかどうかを判
断して前記メモリセル全てが書き込まれているかどうか
を確認するステップと、（ｃ）ステップ（ｂ）において
前記メモリセル全てが書き込まれていない場合に、前記
書き込みサイクルの持続時間を増分し、累計された前記
書き込み時間がある定められた時間よりも長いかどうか
を判断し、その際に長いと判断すると書き込み不良品と
みなして書き込み動作を止め、短いと判断すると前記メ
モリセル全てが書き込まれるまでステップ（ａ）〜
（ｃ）を繰り返すステップと、（ｄ）前記メモリセル全
てを消去サイクルの間に消去動作を行うステップと、
（ｅ）前記メモリセルのデータを読み取り、前記メモリ
セル全ての閾値電圧が第二の基準電圧よりも低いかどう
かを判断して前記メモリセル全てが消去されているかど
うかを確認するステップと、（ｆ）ステップ（ｅ）にお
いて前記メモリセル全てが消去されていない場合に、前
記消去サイクルの持続時間を増分し、累計された消去時
間がある定められた時間よりも長いかどうかを判断し、
その際に長いと判断すると消去不良品とみなして消去動
作を止め、短いと判断すると前記メモリセル全てが消去
されるまでステップ（ｄ）〜（ｆ）を繰り返すステップ
と、（ｇ）消去された前記メモリセルの閾値電圧が第三
の基準電圧よりも高いかどうかを判定するステップと、
（ｈ）ステップ（ｇ）において前記メモリセル全ての閾
値電圧が第三の基準電圧よりも高い場合には、消去成功
とみなして全体の動作を終えるステップと、（ｉ）ステ
ップ（ｇ）において前記メモリセル全ての閾値電圧が第
三の基準電圧よりも高くない場合には、前記メモリセル
全てを適当な時間消去動作を行うステップと、（ｊ）全
ワード線に適当な正の高電圧を加えることや全ビット線
に適当な正の高電圧を加えることにより、前記メモリセ
ル全ての閾値電圧を引き上げるステップと、（ｋ）前記
メモリセルの閾値電圧が第三の基準電圧よりも高いかど
うかを判定し、その際に前記メモリセルの閾値電圧が第
三の基準電圧よりも低い場合には、ステップ（ｊ），
（ｋ）を繰り返すことによって、前記メモリセル全ての
閾値電圧が第三の基準電圧よりも高くなるまで前記メモ
リセル全ての閾値電圧を引き上げるステップと、（ｌ）
前記メモリセルのデータを読み取り、前記メモリセル全
ての閾値電圧が第二の基準電圧よりも低いかどうかを判
断し、その際に前記メモリセル全ての閾値電圧が第二の
基準電圧よりも低い場合には、消去成功とみなして全体
の動作を終え、前記メモリセル全ての閾値電圧が第二の
基準電圧よりも低くない場合には、消去不良品とみなし
て消去動作を止めるステップと、を含むことを特徴とす
る不揮発性半導体記憶装置の消去方法。
【請求項２】ステップ（ｌ）において、前記メモリセル
全ての閾値電圧が第二の基準電圧よりも低くない場合
に、前記メモリセル全ての閾値電圧が第二の基準電圧よ
りも低くなるまでステップ（ｉ）〜（ｌ）を、ある決め
られた繰り返し回数の範囲内で繰り返すステップ（ｍ）
を、さらに含むことを特徴とする請求項１記載の不揮発
性半導体記憶装置の消去方法。
【請求項３】前記メモリセルに対して初めて消去を行
う場合にはステップ（ｉ）を省略することを特徴とする
請求項１記載の不揮発性半導体記憶装置の消去方法。
【請求項４】ステップ（ｉ）〜（ｌ）を繰り返すステ
ップ（ｍ）を行う際に、その繰り返しの初回にはステッ
プ（ｉ）を省略することを特徴とする請求項２記載の不
揮発性半導体記憶装置の消去方法。
【請求項５】消去動作前のメモリセルの閾値電圧の分
布があらかじめ決められた一定範囲内にあると考えられ
る場合には、ステップ（ａ）〜（ｃ）を省略することを
特徴とする請求項２記載の不揮発性半導体記憶装置の消
去方法。
【請求項６】ステップ（ｌ）の第二の基準電圧をステッ
プ（ｅ）の第二の基準電圧よりも高くすることを特徴と
する請求項１〜５のいずれかに記載の不揮発性半導体記
憶装置の消去方法。