JP2707576B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2707576B2 JP2707576B2 JP63053586A JP5358688A JP2707576B2 JP 2707576 B2 JP2707576 B2 JP 2707576B2 JP 63053586 A JP63053586 A JP 63053586A JP 5358688 A JP5358688 A JP 5358688A JP 2707576 B2 JP2707576 B2 JP 2707576B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- aluminum
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電極形成部位におけ
る特性異常を防止する構造に関する。
る特性異常を防止する構造に関する。
従来、高周波増幅あるいは高周波発振用途に使用され
るトランジスタは、利得帯域幅積を高めるため、微細な
パターン構造を採用し集積密度を上げるための工夫がさ
れている。
るトランジスタは、利得帯域幅積を高めるため、微細な
パターン構造を採用し集積密度を上げるための工夫がさ
れている。
第３図は、従来の高周波増幅用のＮチャネル接合型FE
T（J-FET）の縦断面図であり、Ｐ型ゲート領域としての
Ｐ型半導体基板１にＮ型領域２を形成し、更にその略中
央にＰ型ゲート領域６を形成している。また、このＰ型
ゲート領域６を挟んだ位置に、夫々N+型ソース領域３と
N+型ドレイン領域４を形成し、夫々ソースN+型ポリシリ
コン層9,ドレインN+型ポリシリコン層10を介してアルミ
ニウムソース電極7,アルミニウムドレイン電極８を電気
接続している。なお、５は酸化膜である。
T（J-FET）の縦断面図であり、Ｐ型ゲート領域としての
Ｐ型半導体基板１にＮ型領域２を形成し、更にその略中
央にＰ型ゲート領域６を形成している。また、このＰ型
ゲート領域６を挟んだ位置に、夫々N+型ソース領域３と
N+型ドレイン領域４を形成し、夫々ソースN+型ポリシリ
コン層9,ドレインN+型ポリシリコン層10を介してアルミ
ニウムソース電極7,アルミニウムドレイン電極８を電気
接続している。なお、５は酸化膜である。
ここで、一例としてＰ型ゲート領域６の幅WGは１〜1.
5μｍ、N+型ソース領域３およびN+型ドレイン領域４の
コンタクト寸法WCは１〜２μｍ、N+型ソース領域３およ
びN+型ドレイン領域４の各拡散領域と酸化膜５のオーバ
ーラップ寸法Ｌは0.2〜0.5μｍ程度である。
5μｍ、N+型ソース領域３およびN+型ドレイン領域４の
コンタクト寸法WCは１〜２μｍ、N+型ソース領域３およ
びN+型ドレイン領域４の各拡散領域と酸化膜５のオーバ
ーラップ寸法Ｌは0.2〜0.5μｍ程度である。
ここで、ソース電極及びドレイン電極に夫々ポリシリ
コン層9,10を設けているのは次の理由による。
コン層9,10を設けているのは次の理由による。
即ち、第４図に示すように、N+型ソース領域３（又は
N+型ドレイン領域４）に、アルミニウムソース電極７
（又はアルミニウムドレイン電極８）を直接接続する場
合には、オーミック性を高めるため350〜460℃，数十分
のアルミニウムアロイ処理が行われる。この際、オーバ
ラップ寸法Ｌが0.2〜0.5μｍと狭いため、アルミニウム
がＮ型領域２と酸化膜５との界面に進行しやすく、Ｎ型
領域２にアルミニウム原子進入領域Ｘが形成されること
がある。このアルミニウム原子進入領域ＸがＮ型領域２
に形成されると、耐電圧劣化等の特性異常が起こり易く
なる。
N+型ドレイン領域４）に、アルミニウムソース電極７
（又はアルミニウムドレイン電極８）を直接接続する場
合には、オーミック性を高めるため350〜460℃，数十分
のアルミニウムアロイ処理が行われる。この際、オーバ
ラップ寸法Ｌが0.2〜0.5μｍと狭いため、アルミニウム
がＮ型領域２と酸化膜５との界面に進行しやすく、Ｎ型
領域２にアルミニウム原子進入領域Ｘが形成されること
がある。このアルミニウム原子進入領域ＸがＮ型領域２
に形成されると、耐電圧劣化等の特性異常が起こり易く
なる。
このため、従来ではソース，ドレインの各Ｎ型領域と
アルミニウム電極との間に夫々ポリシリコン層9,10を介
在させ、アルミニウム電極とＮ型領域との間のN+型領域
の寸法を長く取ることによりアルミニウム原子の進入を
抑制している。
アルミニウム電極との間に夫々ポリシリコン層9,10を介
在させ、アルミニウム電極とＮ型領域との間のN+型領域
の寸法を長く取ることによりアルミニウム原子の進入を
抑制している。
上述した従来の構成では、アルミニウム電極とN+型領
域との間に介挿されているポリシリコン層9,10は単結晶
シリコンに比べて結晶配列が不規則であるため、同じ不
純物濃度でも抵抗率が高くなり、J-FETの寄生抵抗が大
きくなりソース・ドレイン間の抵抗が大きくなったり、
利得帯域幅積が低下し、高周波増幅用J-FETとしての特
性が損なわれるという問題がある。
域との間に介挿されているポリシリコン層9,10は単結晶
シリコンに比べて結晶配列が不規則であるため、同じ不
純物濃度でも抵抗率が高くなり、J-FETの寄生抵抗が大
きくなりソース・ドレイン間の抵抗が大きくなったり、
利得帯域幅積が低下し、高周波増幅用J-FETとしての特
性が損なわれるという問題がある。
本発明はこのような特性の劣化を防止して、利得帯域
幅積を改善した半導体装置を提供することを目的として
いる。
幅積を改善した半導体装置を提供することを目的として
いる。
本発明の半導体装置は、半導体基板に形成した高濃度
拡散領域にアルミニウム電極を接触形成した電極構造を
有する半導体装置において、高濃度拡散領域内でかつア
ルミニウム電極と接触される部分の周囲に階段状の段部
を形成し、このアルミニウム電極が接触される部分の表
面を前記高濃度拡散領域の周囲の異なる濃度または異な
る導電型の拡散領域の表面よりも高い位置に形成してい
る。
拡散領域にアルミニウム電極を接触形成した電極構造を
有する半導体装置において、高濃度拡散領域内でかつア
ルミニウム電極と接触される部分の周囲に階段状の段部
を形成し、このアルミニウム電極が接触される部分の表
面を前記高濃度拡散領域の周囲の異なる濃度または異な
る導電型の拡散領域の表面よりも高い位置に形成してい
る。
上述した構成では、アルミニウム電極を高能動拡散領
域に直接接触させた構造を取りながらも、階段状の段部
により高濃度拡散領域におけるアルミニウム電極と半導
体基板側との寸法を長くし、半導体基板側へのアルミニ
ウム原子の進入を抑制する。
域に直接接触させた構造を取りながらも、階段状の段部
により高濃度拡散領域におけるアルミニウム電極と半導
体基板側との寸法を長くし、半導体基板側へのアルミニ
ウム原子の進入を抑制する。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の縦断面図である。Ｐ型
ゲート領域としてのＰ型半導体基板１にＮ型領域２を形
成し、その略中央にＰ型ゲート領域６を形成している。
これらのＰ型ゲート領域2,6は図外の拡散層あるいはア
ルミニウム電極で電気的に同電位に接続されている。前
記Ｎ型領域２には、Ｐ型ゲート領域６を挟んでN+型ソー
ス領域３及びN+型ドレイン領域を形成し、かつ各領域に
は酸化膜５に開設した窓を通して夫々アルミニウムソー
ス電極７及びアルミニウムドレイン電極８をオーミック
接触により形成している。
ゲート領域としてのＰ型半導体基板１にＮ型領域２を形
成し、その略中央にＰ型ゲート領域６を形成している。
これらのＰ型ゲート領域2,6は図外の拡散層あるいはア
ルミニウム電極で電気的に同電位に接続されている。前
記Ｎ型領域２には、Ｐ型ゲート領域６を挟んでN+型ソー
ス領域３及びN+型ドレイン領域を形成し、かつ各領域に
は酸化膜５に開設した窓を通して夫々アルミニウムソー
ス電極７及びアルミニウムドレイン電極８をオーミック
接触により形成している。
ここで、前記Ｐ型半導体基板１は、N+型ソース領域３
及びN+型ドレイン領域４の夫々アルミニウム電極7,8と
のコンタクトを取る領域及びその外側部分を残して他の
表面を深さｄでエッチングしており、結果的に各N+型領
域3,4の周囲に階段状の段部3a,4aを形成している、そし
て、前記酸化膜５もこの段部3a,4aに沿って階段状に形
成している。
及びN+型ドレイン領域４の夫々アルミニウム電極7,8と
のコンタクトを取る領域及びその外側部分を残して他の
表面を深さｄでエッチングしており、結果的に各N+型領
域3,4の周囲に階段状の段部3a,4aを形成している、そし
て、前記酸化膜５もこの段部3a,4aに沿って階段状に形
成している。
したがって、この段部3a,4aにより、各N+型領域3,4で
は、アルミニウム電極7,8からＮ型領域２に到るまでの
寸法は、各N+型領域3,4のオーバラップ寸法Ｌとエッチ
ング深さｄの和よりも長くなり、Ｎ型領域２内にアルミ
ニウム原子進入領域が形成されることが抑制される。こ
れにより、N+型領域とアルミニウム電極との間にポリシ
リコンを介在させなくても電極部における特性異常の発
生を抑止でき、J-FETの寄生抵抗を低減し、利得帯域幅
積を改善した高特性の半導体装置を得ることができる。
は、アルミニウム電極7,8からＮ型領域２に到るまでの
寸法は、各N+型領域3,4のオーバラップ寸法Ｌとエッチ
ング深さｄの和よりも長くなり、Ｎ型領域２内にアルミ
ニウム原子進入領域が形成されることが抑制される。こ
れにより、N+型領域とアルミニウム電極との間にポリシ
リコンを介在させなくても電極部における特性異常の発
生を抑止でき、J-FETの寄生抵抗を低減し、利得帯域幅
積を改善した高特性の半導体装置を得ることができる。
なお、アルミニウム電極7,8からＮ型領域２に到る長
さを大きくするためには、エッチングの深さｄはなるべ
く大きくし、かつN+型領域のオーバラップ寸法Ｌを大き
くすることが好ましい。
さを大きくするためには、エッチングの深さｄはなるべ
く大きくし、かつN+型領域のオーバラップ寸法Ｌを大き
くすることが好ましい。
第２図は本発明の第２実施例の縦断面図であり、ここ
では本発明を高周波バイポーラトランジスタに応用した
例である。Ｐ型コレクタ領域11,N型ベース領域12,P+型
エミッタ領域13でPNPトタンジスタを構成し、ベース電
極14,エミッタ電極15はアルミニウム等の金属で構成し
ている。
では本発明を高周波バイポーラトランジスタに応用した
例である。Ｐ型コレクタ領域11,N型ベース領域12,P+型
エミッタ領域13でPNPトタンジスタを構成し、ベース電
極14,エミッタ電極15はアルミニウム等の金属で構成し
ている。
ここでは、P+型エミッタ領域13を残して他の部分をエ
ッチングし、P+型エミッタ領域13の周辺部に段部13aを
形成し、この段部13aでアルミニウムエミッタ電極15か
らＮ型ベース領域12に到る寸法を長く設定している。
ッチングし、P+型エミッタ領域13の周辺部に段部13aを
形成し、この段部13aでアルミニウムエミッタ電極15か
らＮ型ベース領域12に到る寸法を長く設定している。
この構成では、P+型エミッタ領域13に隣接されるＮ型
ベース領域12におけるアルミニウム原子進入領域をポリ
シリコンを介在させることなく防止でき、寄生抵抗を低
減して高特性のバイポーラトランジスタを構成できる。
ベース領域12におけるアルミニウム原子進入領域をポリ
シリコンを介在させることなく防止でき、寄生抵抗を低
減して高特性のバイポーラトランジスタを構成できる。
以上説明したように本発明は、半導体基板に形成した
高濃度拡散領域内でかつアルミニウム電極と接触される
部分の周囲に階段状の段部を形成し、このアルミニウム
電極が接触される部分の表面を前記高濃度拡散領域の周
囲の異なる濃度または異なる導電型の拡散領域の表面よ
りも高い位置に形成しているので、アルミニウム電極を
高能動拡散領域に直接接触させた構造を取りながらも、
階段状の段部により高濃度拡散領域におけるアルミニウ
ム電極と半導体基板側との寸法を長くして半導体基板側
へのアルミニウム原子の進入を抑制し、寄生抵抗を低減
するとともに特性異常の発生を防止できる効果がある。
高濃度拡散領域内でかつアルミニウム電極と接触される
部分の周囲に階段状の段部を形成し、このアルミニウム
電極が接触される部分の表面を前記高濃度拡散領域の周
囲の異なる濃度または異なる導電型の拡散領域の表面よ
りも高い位置に形成しているので、アルミニウム電極を
高能動拡散領域に直接接触させた構造を取りながらも、
階段状の段部により高濃度拡散領域におけるアルミニウ
ム電極と半導体基板側との寸法を長くして半導体基板側
へのアルミニウム原子の進入を抑制し、寄生抵抗を低減
するとともに特性異常の発生を防止できる効果がある。
第１図は本発明を高周波増幅用J-FETに適用した第１実
施例の縦断面図、第２図は本発明をバイポーラトランジ
スタに適用した第２実施例の縦断面図、第３図は従来の
高周波増幅用J-FETの縦断面図、第４図はポリシリコン
層を設けない場合の不具合を説明するための縦断面図で
ある。 １……Ｐ型ゲート領域（Ｐ型半導体基板）、２……Ｎ型
領域、３……N+型ソース領域、3a……段部、４……N+型
ドレイン領域、4a……段部、５……酸化膜、６……Ｐ型
ゲート領域、７……アルミニウムソース電極、８……ア
ルミニウムドレイン電極、９……ソースN+型ポリシリコ
ン層、10……ドレインN+型ポリシリコン層、11……Ｐ型
コレクタ領域、12……Ｎ型ベース領域、13……P+型エミ
ッタ領域、13a……段部、14……ベース電極、15……エ
ミッタ電極。
施例の縦断面図、第２図は本発明をバイポーラトランジ
スタに適用した第２実施例の縦断面図、第３図は従来の
高周波増幅用J-FETの縦断面図、第４図はポリシリコン
層を設けない場合の不具合を説明するための縦断面図で
ある。 １……Ｐ型ゲート領域（Ｐ型半導体基板）、２……Ｎ型
領域、３……N+型ソース領域、3a……段部、４……N+型
ドレイン領域、4a……段部、５……酸化膜、６……Ｐ型
ゲート領域、７……アルミニウムソース電極、８……ア
ルミニウムドレイン電極、９……ソースN+型ポリシリコ
ン層、10……ドレインN+型ポリシリコン層、11……Ｐ型
コレクタ領域、12……Ｎ型ベース領域、13……P+型エミ
ッタ領域、13a……段部、14……ベース電極、15……エ
ミッタ電極。
Claims (1)
- 【請求項１】半導体基板に形成した高濃度拡散領域にア
ルミニウム電極を接触形成した電極構造を有する半導体
装置において、前記高濃度拡散領域内でかつ前記アルミ
ニウム電極と接触される部分の周囲に階段状の段部を形
成し、このアルミニウム電極が接触される部分の表面を
前記高濃度拡散領域の周囲の異なる濃度又は異なる導電
型の拡散領域の表面よりも高い位置に形成したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053586A JP2707576B2 (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053586A JP2707576B2 (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228167A JPH01228167A (ja) | 1989-09-12 |
| JP2707576B2 true JP2707576B2 (ja) | 1998-01-28 |
Family
ID=12946960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63053586A Expired - Lifetime JP2707576B2 (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707576B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514541A (en) * | 1978-07-19 | 1980-02-01 | Nippon Hoso Kyokai <Nhk> | Magnetic recording and reproducing system |
| JPH0728024B2 (ja) * | 1986-03-10 | 1995-03-29 | 工業技術院長 | 炭化けい素を用いた半導体素子 |
-
1988
- 1988-03-09 JP JP63053586A patent/JP2707576B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228167A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156300B2 (ja) | 縦型半導体装置 | |
| JPH08274335A (ja) | シリコンカーバイドｍｏｓｆｅｔ | |
| JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
| US5279888A (en) | Silicon carbide semiconductor apparatus | |
| JP2707576B2 (ja) | 半導体装置 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPS63164477A (ja) | 自己整合ゲートを有する電界効果トランジスタの製造方法 | |
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JPS62274778A (ja) | 半導体装置 | |
| JPS60102770A (ja) | 半導体装置 | |
| JP3102940B2 (ja) | 半導体装置 | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JPH05235045A (ja) | 電界効果トランジスタ | |
| JPS626660B2 (ja) | ||
| JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS5858815B2 (ja) | イオン注入法 | |
| JPS5832508B2 (ja) | ソウゲ−トセツゴウガタデンカイコウカトランジスタ | |
| JPH05343435A (ja) | 半導体装置 | |
| JPS62133763A (ja) | Ｍｏｓトランジスタ | |
| JPH051084Y2 (ja) | ||
| JP2511716B2 (ja) | 半導体素子 | |
| JP3260009B2 (ja) | 半導体装置及びその製造方法 | |
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JPH0648839Y2 (ja) | 半導体装置 |