JP2706813B2 - トラックホールドアンプ - Google Patents
トラックホールドアンプInfo
- Publication number
- JP2706813B2 JP2706813B2 JP1131773A JP13177389A JP2706813B2 JP 2706813 B2 JP2706813 B2 JP 2706813B2 JP 1131773 A JP1131773 A JP 1131773A JP 13177389 A JP13177389 A JP 13177389A JP 2706813 B2 JP2706813 B2 JP 2706813B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- hold
- amplifier
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、トラックホールドアンプに関し、更に詳し
くは、A/D変換器の入力段に用いられるゲインを持った
トラックホールドアンプのオフセット電圧特性の改善に
関する。
くは、A/D変換器の入力段に用いられるゲインを持った
トラックホールドアンプのオフセット電圧特性の改善に
関する。
＜従来の技術＞ 第２図は、従来のトラックホールドアンプの一例を示
す回路図である。図において、電流源１の入力端子は電
源端子＋Vccに接続され、出力端子はダイオードブリッ
ジ３の接続点b,ダイオードD2のアノード及びトラックモ
ードとホールドモードを切り換える切換スイッチ４のST
側の接点に接続されている。電流源２の入力端子は電源
端子＋Vccに接続され、出力端子はダイオードブリッジ
３の接続点d,ダイオードD1のカソード及び切換スイッチ
４のSH側の接点に接続されている。ダイオードブリッジ
３の接続点ａには測定信号VINの入力端子が接続され、
接続点ｃには高入力インピーダンスのバッファアンプ８
が接続されると共にホールドコンデンサCHを介して共通
電位点が接続されている。切換スイッチ４の可動接点は
電流源５の入力端子に接続され、該電流源５の出力端子
は電源端子−Vccに接続されている。npnトランジスタ６
のコレクタは電源端子＋Vccに接続され、エミッタはダ
イオードD1のアノードに接続されると共に抵抗R1を通し
て電源端子−Vccに接続され、ベースはバッファアンプ
８の出力端子に接続されると共にpnpトランジスタ７の
ベースに接続されている。該トランジスタ７のコレクタ
は電源端子−Vccに接続され、エミッタはダイオードD2
のカソードに接続されると共に抵抗R2を通して電源端子
＋Vccに接続されている。
す回路図である。図において、電流源１の入力端子は電
源端子＋Vccに接続され、出力端子はダイオードブリッ
ジ３の接続点b,ダイオードD2のアノード及びトラックモ
ードとホールドモードを切り換える切換スイッチ４のST
側の接点に接続されている。電流源２の入力端子は電源
端子＋Vccに接続され、出力端子はダイオードブリッジ
３の接続点d,ダイオードD1のカソード及び切換スイッチ
４のSH側の接点に接続されている。ダイオードブリッジ
３の接続点ａには測定信号VINの入力端子が接続され、
接続点ｃには高入力インピーダンスのバッファアンプ８
が接続されると共にホールドコンデンサCHを介して共通
電位点が接続されている。切換スイッチ４の可動接点は
電流源５の入力端子に接続され、該電流源５の出力端子
は電源端子−Vccに接続されている。npnトランジスタ６
のコレクタは電源端子＋Vccに接続され、エミッタはダ
イオードD1のアノードに接続されると共に抵抗R1を通し
て電源端子−Vccに接続され、ベースはバッファアンプ
８の出力端子に接続されると共にpnpトランジスタ７の
ベースに接続されている。該トランジスタ７のコレクタ
は電源端子−Vccに接続され、エミッタはダイオードD2
のカソードに接続されると共に抵抗R2を通して電源端子
＋Vccに接続されている。
このような構成において、トラックモード時には切換
スイッチ４の可動接点はST側の接点に接続される。これ
により、電流源１の出力電流I1は実線で示すように切換
スイッチ４を通って電流源５に流れ込み、電流源２の出
力電流I2は実線で示すようにダイオードブリッジ３及び
切換スイッチ４を通って電流源５に流れ込む。ここで、
バッファアンプ８の入力端子の電圧をVH、ダイオードブ
リッジ３の接続点d,bの電圧をV1,V2、トランジスタ6,7
のエミッタの電圧をV3,V4、ダイオードブリッジ３の接
続点ｄ−ｃ間および接続点ｃ−ｂ間に接続されるダイオ
ードの順方向電圧降下をVd、トランジスタ6,7のベース
・エミッタ間電圧をVBEとすると、バッファアンプ８の
出力電圧VOUTは、 VOUT＝VH＝V1−Vd＝V2＋Vd＝VIN …（１） になり、このとき、 V3＝VOUT−VBE …（２） V4＝VOUT＋VBE …（３） になる。そして、これら（１），（２），（３）式か
ら、 V1＞V3,V2＜V4 …（４） になることから、ダイオードD1,D2は逆バイアスになっ
てオフの状態にある。
スイッチ４の可動接点はST側の接点に接続される。これ
により、電流源１の出力電流I1は実線で示すように切換
スイッチ４を通って電流源５に流れ込み、電流源２の出
力電流I2は実線で示すようにダイオードブリッジ３及び
切換スイッチ４を通って電流源５に流れ込む。ここで、
バッファアンプ８の入力端子の電圧をVH、ダイオードブ
リッジ３の接続点d,bの電圧をV1,V2、トランジスタ6,7
のエミッタの電圧をV3,V4、ダイオードブリッジ３の接
続点ｄ−ｃ間および接続点ｃ−ｂ間に接続されるダイオ
ードの順方向電圧降下をVd、トランジスタ6,7のベース
・エミッタ間電圧をVBEとすると、バッファアンプ８の
出力電圧VOUTは、 VOUT＝VH＝V1−Vd＝V2＋Vd＝VIN …（１） になり、このとき、 V3＝VOUT−VBE …（２） V4＝VOUT＋VBE …（３） になる。そして、これら（１），（２），（３）式か
ら、 V1＞V3,V2＜V4 …（４） になることから、ダイオードD1,D2は逆バイアスになっ
てオフの状態にある。
一方、ホールドモード時には切換スイッチ４の可動接
点はSH側の接点に接続される。これにより、電流源１の
出力電流I1は破線で示すようにダイオードD2を通って電
流源５に流れ込み、電流源２の出力電流I2は破線で示す
ように切換スイッチ４を通って電流源５に流れ込む。こ
のとき、 V1＝VOUT−VBE−Vd …（５） V2＝VOUT＋VBE＋Vd …（６） になる。ここで、VHは直前まで、 VH＝VIN＝VOUT であったため、ダイオードブリッジ３はオフとなり、バ
ッファアンプ８の入力端子は高インピーダンスになって
コンデンサCHにより電圧VHがホールドされる。
点はSH側の接点に接続される。これにより、電流源１の
出力電流I1は破線で示すようにダイオードD2を通って電
流源５に流れ込み、電流源２の出力電流I2は破線で示す
ように切換スイッチ４を通って電流源５に流れ込む。こ
のとき、 V1＝VOUT−VBE−Vd …（５） V2＝VOUT＋VBE＋Vd …（６） になる。ここで、VHは直前まで、 VH＝VIN＝VOUT であったため、ダイオードブリッジ３はオフとなり、バ
ッファアンプ８の入力端子は高インピーダンスになって
コンデンサCHにより電圧VHがホールドされる。
なお、トランジスタ6,7は出力電圧VOUTに対してエミ
ッタホロワとして動作している。従ってトラックモード
ではV1,V2及びV3,V4は入力電圧VINに追従して変化し、
ホールドモードに変化するときダイオードブリッジ３に
はいつでも同じ逆バイアス電圧が与えられる。
ッタホロワとして動作している。従ってトラックモード
ではV1,V2及びV3,V4は入力電圧VINに追従して変化し、
ホールドモードに変化するときダイオードブリッジ３に
はいつでも同じ逆バイアス電圧が与えられる。
これにより、ダイオードブリッジ３のスイッチング速
度やもれ電流がホールド電圧VHの値に関係なく一定に保
たれることになり、コンデンサCHに与える影響が少なく
なってホールドモードに変化する前後におけるホールド
電圧VHの差を小さくする効果が得られる。
度やもれ電流がホールド電圧VHの値に関係なく一定に保
たれることになり、コンデンサCHに与える影響が少なく
なってホールドモードに変化する前後におけるホールド
電圧VHの差を小さくする効果が得られる。
＜発明が解決しようとする課題＞ ところで、一般にトラックホールドアンプの場合、出
力は入力に比べて低速でよいが、第２図のようなエミッ
タホロワによる電圧追従回路を用いる場合には該電圧追
従回路を高速に動作させるためにバッファアンプ８も高
速に動作させなければならない。
力は入力に比べて低速でよいが、第２図のようなエミッ
タホロワによる電圧追従回路を用いる場合には該電圧追
従回路を高速に動作させるためにバッファアンプ８も高
速に動作させなければならない。
従って、トラックホールドアンプとしてゲインを得る
ためにはバッファアンプ８として広帯域でゲインが得ら
れるアンプが必要になるが、このようなアンプは高価で
ある。
ためにはバッファアンプ８として広帯域でゲインが得ら
れるアンプが必要になるが、このようなアンプは高価で
ある。
また、このようなアンプとしては一般的にはFET入力
のソースフォロワが使用されるが、FETはIDSSのばらつ
きが大きく、オフセット電圧を小さくするためには第３
図に示すような高価なデュアルFETを使用することが多
い。なお、第３図において、FET1とFET2の特性が揃って
いれば、Ra＝RbにすることによりVOUT＝VINになる。原
理的にはFET2は定電流源であれば何でもよいが、FET1の
IDSSのばらつきによってVOUTにオフセット電圧が生じる
ことになる。
のソースフォロワが使用されるが、FETはIDSSのばらつ
きが大きく、オフセット電圧を小さくするためには第３
図に示すような高価なデュアルFETを使用することが多
い。なお、第３図において、FET1とFET2の特性が揃って
いれば、Ra＝RbにすることによりVOUT＝VINになる。原
理的にはFET2は定電流源であれば何でもよいが、FET1の
IDSSのばらつきによってVOUTにオフセット電圧が生じる
ことになる。
本発明はこのような点に着目してなされたものであ
り、その目的は、ゲインを持ちしかもオフセット電圧の
小さい安価なA/D変換器の入力段に用いられるトラック
ホールドアンプを提供することにある。
り、その目的は、ゲインを持ちしかもオフセット電圧の
小さい安価なA/D変換器の入力段に用いられるトラック
ホールドアンプを提供することにある。
＜課題を解決するための手段＞ 上記課題を解決する本発明は、その出力端にホールド
用コンデンサが接続されたダイオードブリッジ及びこの
ダイオードブリッジに接続されたエミツタホロワの電圧
追従回路よりなるトラックホールド部と、前記ダイオー
ドブリッジの出力端に接続され前記電圧追従回路に電圧
帰還をかけるバツファアンプ部とで構成されたトラック
ホールドアンプにおいて、 前記バッファアンプ部は、前記トラックホールド部に
おけるダイオードブリッジの出力端に接続されたFETと
このFETに従属接続されたトランジスタよりなりこのト
ランジスタの出力電圧により前記電圧追従回路に電圧帰
還をかける高入力インピーダンスを持つバッファ部と、
この高入力バッファ部の出力が一方の入力端子に加えら
れ他方の入力端子が共通電位点に接続されその出力を出
力電圧Voutとするゲインを持つ差動アンプと、この差動
アンプの出力と前記ホールド用コンデンサのホールド電
圧とを比較する演算増幅器で構成されたローパスフイル
ターとよりなり、このローパスフイルターの出力で前記
FETのドレイン電流に負帰還をかけるように構成したこ
とを特徴とするものである。
用コンデンサが接続されたダイオードブリッジ及びこの
ダイオードブリッジに接続されたエミツタホロワの電圧
追従回路よりなるトラックホールド部と、前記ダイオー
ドブリッジの出力端に接続され前記電圧追従回路に電圧
帰還をかけるバツファアンプ部とで構成されたトラック
ホールドアンプにおいて、 前記バッファアンプ部は、前記トラックホールド部に
おけるダイオードブリッジの出力端に接続されたFETと
このFETに従属接続されたトランジスタよりなりこのト
ランジスタの出力電圧により前記電圧追従回路に電圧帰
還をかける高入力インピーダンスを持つバッファ部と、
この高入力バッファ部の出力が一方の入力端子に加えら
れ他方の入力端子が共通電位点に接続されその出力を出
力電圧Voutとするゲインを持つ差動アンプと、この差動
アンプの出力と前記ホールド用コンデンサのホールド電
圧とを比較する演算増幅器で構成されたローパスフイル
ターとよりなり、このローパスフイルターの出力で前記
FETのドレイン電流に負帰還をかけるように構成したこ
とを特徴とするものである。
＜作用＞ バッファアンプ部を構成するバッファからトラックホ
ールド部に電圧帰還がかけられ、該バッファにはバッフ
ァアンプ部を構成する差動アンプから負帰還がかけられ
るので、バッファアンプ部からオフセット電圧が小さく
ドリフトも少ない信号が出力されることになる。
ールド部に電圧帰還がかけられ、該バッファにはバッフ
ァアンプ部を構成する差動アンプから負帰還がかけられ
るので、バッファアンプ部からオフセット電圧が小さく
ドリフトも少ない信号が出力されることになる。
＜実施例＞ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示す回路図であり、第２
図と共通する部分には同一符号を付してその再説明は省
略する。第１図において、トラックホールド部Ａは第２
図と同様に構成されているが、バッファアンプ部Ｂの構
成は第２図とは異なる。すなわち、コンデンサCHの一端
はソースホロワとして動作するFET11のゲートに接続さ
れると共に抵抗R11を通して演算増幅器15の非反転入力
端子に接続されている。該FET11のドレインは電源端子
＋Vccに接続され、ソースはnpnのトランジスタ12のベー
スに接続されると共に電流源13を通して電源端子−Vcc
に接続されている。トランジスタ12のコレクタは電源端
子＋Vccに接続され、エミッタはトランジスタ6,7のベー
ス及び差動アンプ14の反転入力端子に接続されると共に
抵抗R14を通して電源端子−Vccに接続されている。差動
アンプ14の非反転入力端子は共通電位点に接続され、出
力端子は抵抗R12を通して演算増幅器15の非反転入力端
子に接続されている。演算増幅器15の反転入力端子は抵
抗R13を通して共通電位点に接続されると共にコンデン
サCfを通して出力端子及び電流源13に接続されている。
ここで、これら演算増幅器15と抵抗R13およびコンデン
サCfはローパスフィルタを構成している。
図と共通する部分には同一符号を付してその再説明は省
略する。第１図において、トラックホールド部Ａは第２
図と同様に構成されているが、バッファアンプ部Ｂの構
成は第２図とは異なる。すなわち、コンデンサCHの一端
はソースホロワとして動作するFET11のゲートに接続さ
れると共に抵抗R11を通して演算増幅器15の非反転入力
端子に接続されている。該FET11のドレインは電源端子
＋Vccに接続され、ソースはnpnのトランジスタ12のベー
スに接続されると共に電流源13を通して電源端子−Vcc
に接続されている。トランジスタ12のコレクタは電源端
子＋Vccに接続され、エミッタはトランジスタ6,7のベー
ス及び差動アンプ14の反転入力端子に接続されると共に
抵抗R14を通して電源端子−Vccに接続されている。差動
アンプ14の非反転入力端子は共通電位点に接続され、出
力端子は抵抗R12を通して演算増幅器15の非反転入力端
子に接続されている。演算増幅器15の反転入力端子は抵
抗R13を通して共通電位点に接続されると共にコンデン
サCfを通して出力端子及び電流源13に接続されている。
ここで、これら演算増幅器15と抵抗R13およびコンデン
サCfはローパスフィルタを構成している。
このような構成において、コンデンサCHにホールドさ
れた電圧VHは高入力インピーダンスを持つFET11のソー
スホロワに入力される。該FET11のドレイン電流IDの値
は、帰還により制御される定電流源13で設定される。FE
T11の出力はトランジスタ12のエミッタホロワに入力さ
れ、該トランジスタ12のエミッタには電圧VEが出力され
る。ここで、FET11のゲート・ソース間電圧をVGSとする
と、VEは、 VE＝VH＋VGS−VBE …（７） となる。
れた電圧VHは高入力インピーダンスを持つFET11のソー
スホロワに入力される。該FET11のドレイン電流IDの値
は、帰還により制御される定電流源13で設定される。FE
T11の出力はトランジスタ12のエミッタホロワに入力さ
れ、該トランジスタ12のエミッタには電圧VEが出力され
る。ここで、FET11のゲート・ソース間電圧をVGSとする
と、VEは、 VE＝VH＋VGS−VBE …（７） となる。
一方、差動アンプ14のゲインをＡとすると、抵抗R11
とR12の比を1:Aに設定し、電圧VH及び差動アンプ14の出
力電圧VOUTをローパスフィルタとして動作する演算増幅
器15の非反転入力端子に入力する。該演算増幅器15は抵
抗R12を介してその非反転入力端子に印加される出力電
圧Voutと抵抗R11を介して同じく非反転入力端子に印加
される前記ホールド用コンデンサCHのホールド電圧VHと
を比較し、その差を取り出す誤差アンプとして動作し、
この誤差アンプの出力により前記電流源13に負帰還をか
けるように動作する。
とR12の比を1:Aに設定し、電圧VH及び差動アンプ14の出
力電圧VOUTをローパスフィルタとして動作する演算増幅
器15の非反転入力端子に入力する。該演算増幅器15は抵
抗R12を介してその非反転入力端子に印加される出力電
圧Voutと抵抗R11を介して同じく非反転入力端子に印加
される前記ホールド用コンデンサCHのホールド電圧VHと
を比較し、その差を取り出す誤差アンプとして動作し、
この誤差アンプの出力により前記電流源13に負帰還をか
けるように動作する。
従って、差動アンプ14の非反転入力端子をアースに接
続することにより、差動アンプ14の反転入力端子の電圧
VEがアース電圧を基準にしたホールド電圧VHと等しくな
るように負帰還がかかることになり、FET11のIDSSのば
らつきにかかわらずオフセット電圧が0Vになる。
続することにより、差動アンプ14の反転入力端子の電圧
VEがアース電圧を基準にしたホールド電圧VHと等しくな
るように負帰還がかかることになり、FET11のIDSSのば
らつきにかかわらずオフセット電圧が0Vになる。
また、FET11やトランジスタ12の温度ドリフトなども
補正される。
補正される。
これらから、FET11はペアのものでなくててもよいの
で高速で安価なFETを用いることができる。トランジス
タ12も高速で安価なものを用いてトラックホールド部に
帰還をかけることができる。さらに、差動アンプ14は低
速のものでよく、安価で利得を持った演算増幅器を使う
ことができる。
で高速で安価なFETを用いることができる。トランジス
タ12も高速で安価なものを用いてトラックホールド部に
帰還をかけることができる。さらに、差動アンプ14は低
速のものでよく、安価で利得を持った演算増幅器を使う
ことができる。
なお、FET11,トランジスタ12及び電流源13で構成され
るバッファ部は高入力インピーダンスで高速でオフセッ
ト電圧が変えられるものであればよく、第１図の構成に
限らない。
るバッファ部は高入力インピーダンスで高速でオフセッ
ト電圧が変えられるものであればよく、第１図の構成に
限らない。
また、差動アンプ14を非反転としてもよく、この場合
には演算増幅器15で構成される誤差アンプの構成を変え
て電流源13に負帰還をかけるようにすればよい。
には演算増幅器15で構成される誤差アンプの構成を変え
て電流源13に負帰還をかけるようにすればよい。
また、ホールドコンデンサCHの基準電圧はアース電圧
でなくともよく、その場合には差動アンプ14の基準電圧
をホールドコンデンサCHの基準電圧と等しくすればよ
い。
でなくともよく、その場合には差動アンプ14の基準電圧
をホールドコンデンサCHの基準電圧と等しくすればよ
い。
＜発明の効果＞ このような構成によれば、バッファアンプ部を高入力
インピーダンスを持ち高速でオフセット電圧が変えられ
るバッファとゲインを持つ差動アンプに分け、バッファ
からトラックホールド部の電圧追従回路に電圧帰還をか
けるようにしているので、バッファとしては高速で安価
な構成のものを用いることができ、差動アンプとしては
低速で安価な構成のものを用いることができる。
インピーダンスを持ち高速でオフセット電圧が変えられ
るバッファとゲインを持つ差動アンプに分け、バッファ
からトラックホールド部の電圧追従回路に電圧帰還をか
けるようにしているので、バッファとしては高速で安価
な構成のものを用いることができ、差動アンプとしては
低速で安価な構成のものを用いることができる。
そして、さらに、差動アンプを用いてバッファに負帰
還をかけているので、オフセット電圧及びドリフトの少
ない出力を得ることができる。
還をかけているので、オフセット電圧及びドリフトの少
ない出力を得ることができる。
以上詳細に説明したように、本発明によれば、ゲイン
を持ちしかもオフセット電圧の小さい安価なA/D変換器
の入力段に適したトラックホールドアンプを提供するこ
とができる。
を持ちしかもオフセット電圧の小さい安価なA/D変換器
の入力段に適したトラックホールドアンプを提供するこ
とができる。
【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図はは従来回
路の一例を示す回路図、第３図はソースホロワの回路例
図である。 Ａ……トラックホールド部 Ｂ……バッファアンプ部 CH……ホールドコンデンサ 1,2,5,13……電流源 ３……ダイオードブリッジ、４……切換スイッチ 6,7,12……トランジスタ（エミッタホロワ） 11……FET（ソースホロワ） 14……差動アンプ 15……演算増幅器（誤差アンプ）
路の一例を示す回路図、第３図はソースホロワの回路例
図である。 Ａ……トラックホールド部 Ｂ……バッファアンプ部 CH……ホールドコンデンサ 1,2,5,13……電流源 ３……ダイオードブリッジ、４……切換スイッチ 6,7,12……トランジスタ（エミッタホロワ） 11……FET（ソースホロワ） 14……差動アンプ 15……演算増幅器（誤差アンプ）
Claims (1)
- 【請求項１】その出力端にホールド用コンデンサが接続
されたダイオードブリッジ及びこのダイオードブリッジ
に接続されたエミツタホロワの電圧追従回路よりなるト
ラックホールド部と、前記ダイオードブリッジの出力端
に接続され前記電圧追従回路に電圧帰還をかけるバツフ
ァアンプ部とで構成されたトラックホールドアンプにお
いて、 前記バッファアンプ部は、前記トラックホールド部にお
けるダイオードブリッジの出力端に接続されたFETとこ
のFETに従属接続されたトランジスタよりなりこのトラ
ンジスタの出力電圧により前記電圧追従回路に電圧帰還
をかける高入力インピーダンスを持つバッファ部と、こ
の高入力バッファ部の出力が一方の入力端子に加えられ
他方の入力端子が共通電位点に接続されその出力を出力
電圧Voutとするゲインを持つ差動アンプと、この差動ア
ンプの出力と前記ホールド用コンデンサのホールド電圧
とを比較する演算増幅器で構成されたローパスフイルタ
ーとよりなり、このローパスフイルターの出力で前記FE
Tのドレイン電流に負帰還をかけるように構成してなる
トラックホールドアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131773A JP2706813B2 (ja) | 1989-05-25 | 1989-05-25 | トラックホールドアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131773A JP2706813B2 (ja) | 1989-05-25 | 1989-05-25 | トラックホールドアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309803A JPH02309803A (ja) | 1990-12-25 |
| JP2706813B2 true JP2706813B2 (ja) | 1998-01-28 |
Family
ID=15065817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131773A Expired - Fee Related JP2706813B2 (ja) | 1989-05-25 | 1989-05-25 | トラックホールドアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706813B2 (ja) |
-
1989
- 1989-05-25 JP JP1131773A patent/JP2706813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02309803A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4649352A (en) | Differential amplifier circuit | |
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| KR930000820B1 (ko) | 샘플 및 홀드회로 | |
| US4574233A (en) | High impedance current source | |
| JPH0560686B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| US5162751A (en) | Amplifier arrangement | |
| KR987001154A (ko) | 증폭기 | |
| US4916338A (en) | FET buffer amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP2706813B2 (ja) | トラックホールドアンプ | |
| KR860000906B1 (ko) | 샘플회로 | |
| US4714894A (en) | Operational amplifier | |
| US5418408A (en) | Current mode sample-and-hold amplifier | |
| US4682059A (en) | Comparator input stage for interface with signal current | |
| US4453134A (en) | High voltage operational amplifier | |
| US5075636A (en) | Differential amplifier with fast overdrive recovery | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS622722B2 (ja) | ||
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| US4509020A (en) | Push-pull amplifier | |
| JP2817256B2 (ja) | トラック・ホールド回路 | |
| JP2790095B2 (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |