JP2706813B2 - Track hold amplifier - Google Patents
Track hold amplifierInfo
- Publication number
- JP2706813B2 JP2706813B2 JP1131773A JP13177389A JP2706813B2 JP 2706813 B2 JP2706813 B2 JP 2706813B2 JP 1131773 A JP1131773 A JP 1131773A JP 13177389 A JP13177389 A JP 13177389A JP 2706813 B2 JP2706813 B2 JP 2706813B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- hold
- amplifier
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、トラックホールドアンプに関し、更に詳し
くは、A/D変換器の入力段に用いられるゲインを持った
トラックホールドアンプのオフセット電圧特性の改善に
関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a track-hold amplifier, and more particularly, to the offset voltage characteristic of a track-hold amplifier having a gain used in an input stage of an A / D converter. About improvement.
＜従来の技術＞ 第２図は、従来のトラックホールドアンプの一例を示
す回路図である。図において、電流源１の入力端子は電
源端子＋Vccに接続され、出力端子はダイオードブリッ
ジ３の接続点b,ダイオードD2のアノード及びトラックモ
ードとホールドモードを切り換える切換スイッチ４のST
側の接点に接続されている。電流源２の入力端子は電源
端子＋Vccに接続され、出力端子はダイオードブリッジ
３の接続点d,ダイオードD1のカソード及び切換スイッチ
４のSH側の接点に接続されている。ダイオードブリッジ
３の接続点ａには測定信号VINの入力端子が接続され、
接続点ｃには高入力インピーダンスのバッファアンプ８
が接続されると共にホールドコンデンサCHを介して共通
電位点が接続されている。切換スイッチ４の可動接点は
電流源５の入力端子に接続され、該電流源５の出力端子
は電源端子−Vccに接続されている。npnトランジスタ６
のコレクタは電源端子＋Vccに接続され、エミッタはダ
イオードD1のアノードに接続されると共に抵抗R1を通し
て電源端子−Vccに接続され、ベースはバッファアンプ
８の出力端子に接続されると共にpnpトランジスタ７の
ベースに接続されている。該トランジスタ７のコレクタ
は電源端子−Vccに接続され、エミッタはダイオードD2
のカソードに接続されると共に抵抗R2を通して電源端子
＋Vccに接続されている。<Prior Art> FIG. 2 is a circuit diagram showing an example of a conventional track and hold amplifier. In the figure, an input terminal of the current source 1 is connected to a power supply terminal + V cc, a connection point of the output terminal diode bridge 3 b, the change-over switch 4 for switching the anode and the track mode and the hold mode of the diode D 2 S T
Connected to the side contacts. Input terminal of the current source 2 is connected to a power supply terminal + V cc, an output terminal connected to the contacts of S H side of the connection point d, the diode D 1 of the cathode and the changeover switch 4 of the diode bridge 3. The input terminal of the measurement signal V IN is connected to the connection point a of the diode bridge 3,
A high input impedance buffer amplifier 8 is connected to connection point c.
There common potential point via the hold capacitor C H is connected is connected. The movable contact of the changeover switch 4 is connected to the input terminal of the current source 5, the output terminal of the current source 5 is connected to the power supply terminal -V cc. npn transistor 6
The collectors are connected to the power supply terminal + V cc, pnp with emitter connected through a resistor R 1 is connected to the anode of the diode D 1 to the power supply terminal -V cc, base connected to the output terminal of the buffer amplifier 8 It is connected to the base of transistor 7. The collector of the transistor 7 is connected to the power supply terminal -V cc, the emitter diode D 2
Is connected to the cathode is connected through a resistor R 2 to the power supply terminal + V cc.
このような構成において、トラックモード時には切換
スイッチ４の可動接点はST側の接点に接続される。これ
により、電流源１の出力電流I1は実線で示すように切換
スイッチ４を通って電流源５に流れ込み、電流源２の出
力電流I2は実線で示すようにダイオードブリッジ３及び
切換スイッチ４を通って電流源５に流れ込む。ここで、
バッファアンプ８の入力端子の電圧をVH、ダイオードブ
リッジ３の接続点d,bの電圧をV1,V2、トランジスタ6,7
のエミッタの電圧をV3,V4、ダイオードブリッジ３の接
続点ｄ−ｃ間および接続点ｃ−ｂ間に接続されるダイオ
ードの順方向電圧降下をVd、トランジスタ6,7のベース
・エミッタ間電圧をVBEとすると、バッファアンプ８の
出力電圧VOUTは、 VOUT＝VH＝V1−Vd＝V2＋Vd＝VIN …（１） になり、このとき、 V3＝VOUT−VBE …（２） V4＝VOUT＋VBE …（３） になる。そして、これら（１），（２），（３）式か
ら、 V1＞V3,V2＜V4 …（４） になることから、ダイオードD1,D2は逆バイアスになっ
てオフの状態にある。In such a configuration, the track mode the movable contact of the changeover switch 4 is connected to the contacts of S T side. Thus, the current source output current I 1 of 1 flows into the current source 5 through the switch 4 as indicated by the solid line, the current source 2 of the output current I 2 is a diode bridge 3 and the changeover switch 4 as indicated by a solid line And flows into the current source 5. here,
The voltage at the input terminal of the buffer amplifier 8 is V H , the voltages at the connection points d and b of the diode bridge 3 are V 1 and V 2 , and the transistors 6 and 7
V 3 , V 4 , the forward voltage drop of the diode connected between the connection points dc and c-b of the diode bridge 3 is V d , and the base-emitter of the transistors 6 and 7 If between voltage and V bE, the output voltage V OUT of the buffer amplifier 8 becomes the V OUT = V H = V 1 -V d = V 2 + V d = V iN ... (1), this time, V 3 = V OUT −V BE (2) V 4 = V OUT + V BE (3) From these equations (1), (2) and (3), V 1 > V 3 , V 2 <V 4 ... (4), the diodes D 1 and D 2 are reverse biased and turned off. It is in the state of.
一方、ホールドモード時には切換スイッチ４の可動接
点はSH側の接点に接続される。これにより、電流源１の
出力電流I1は破線で示すようにダイオードD2を通って電
流源５に流れ込み、電流源２の出力電流I2は破線で示す
ように切換スイッチ４を通って電流源５に流れ込む。こ
のとき、 V1＝VOUT−VBE−Vd …（５） V2＝VOUT＋VBE＋Vd …（６） になる。ここで、VHは直前まで、 VH＝VIN＝VOUT であったため、ダイオードブリッジ３はオフとなり、バ
ッファアンプ８の入力端子は高インピーダンスになって
コンデンサCHにより電圧VHがホールドされる。On the other hand, the hold mode the movable contact of the changeover switch 4 is connected to the contacts of S H side. Thus, the output current I 1 of the current source 1 flows to the current source 5 through a diode D 2 as shown by the broken line, the output current I 2 of the current source 2 through the changeover switch 4 as indicated by the broken line current Flow into source 5. At this time, V 1 = V OUT −V BE −V d (5) V 2 = V OUT + V BE + V d (6) Here, V H is immediately before, because it was V H = V IN = V OUT , the diode bridge 3 is turned off, the input terminal of the buffer amplifier 8, the voltage V H is held by the capacitor C H becomes high impedance You.
なお、トランジスタ6,7は出力電圧VOUTに対してエミ
ッタホロワとして動作している。従ってトラックモード
ではV1,V2及びV3,V4は入力電圧VINに追従して変化し、
ホールドモードに変化するときダイオードブリッジ３に
はいつでも同じ逆バイアス電圧が与えられる。Note that the transistors 6 and 7 operate as emitter followers with respect to the output voltage VOUT . Thus V 1, V 2 and V 3, V 4 is the track mode changes to follow the input voltage V IN,
The diode bridge 3 is always supplied with the same reverse bias voltage when changing to the hold mode.
これにより、ダイオードブリッジ３のスイッチング速
度やもれ電流がホールド電圧VHの値に関係なく一定に保
たれることになり、コンデンサCHに与える影響が少なく
なってホールドモードに変化する前後におけるホールド
電圧VHの差を小さくする効果が得られる。As a result, the switching speed and leakage current of the diode bridge 3 are kept constant irrespective of the value of the hold voltage V H , and the influence on the capacitor C H is reduced so that the hold before and after the change to the hold mode is performed. the effect to reduce the difference in voltage V H is obtained.
＜発明が解決しようとする課題＞ ところで、一般にトラックホールドアンプの場合、出
力は入力に比べて低速でよいが、第２図のようなエミッ
タホロワによる電圧追従回路を用いる場合には該電圧追
従回路を高速に動作させるためにバッファアンプ８も高
速に動作させなければならない。<Problems to be Solved by the Invention> Generally, in the case of a track and hold amplifier, the output may be slower than the input, but when a voltage follower circuit using an emitter follower as shown in FIG. In order to operate at high speed, the buffer amplifier 8 must also operate at high speed.
従って、トラックホールドアンプとしてゲインを得る
ためにはバッファアンプ８として広帯域でゲインが得ら
れるアンプが必要になるが、このようなアンプは高価で
ある。Therefore, in order to obtain a gain as a track hold amplifier, an amplifier capable of obtaining a gain in a wide band is required as the buffer amplifier 8, but such an amplifier is expensive.
また、このようなアンプとしては一般的にはFET入力
のソースフォロワが使用されるが、FETはIDSSのばらつ
きが大きく、オフセット電圧を小さくするためには第３
図に示すような高価なデュアルFETを使用することが多
い。なお、第３図において、FET1とFET2の特性が揃って
いれば、Ra＝RbにすることによりVOUT＝VINになる。原
理的にはFET2は定電流源であれば何でもよいが、FET1の
IDSSのばらつきによってVOUTにオフセット電圧が生じる
ことになる。Although such source follower common to the FET input as an amplifier is used, FET has a large variation in the I DSS, third in order to reduce the offset voltage
An expensive dual FET as shown in the figure is often used. In FIG. 3, if the characteristics of the FET 1 and the FET 2 are uniform, V OUT = V IN by setting Ra = Rb. FET 2 is in principle but may be anything as long as a constant current source, the FET 1
I DSS variations will cause an offset voltage at V OUT .
本発明はこのような点に着目してなされたものであ
り、その目的は、ゲインを持ちしかもオフセット電圧の
小さい安価なA/D変換器の入力段に用いられるトラック
ホールドアンプを提供することにある。The present invention has been made in view of such a point, and an object of the present invention is to provide a track-hold amplifier used in an input stage of an inexpensive A / D converter having a gain and a small offset voltage. is there.
＜課題を解決するための手段＞ 上記課題を解決する本発明は、その出力端にホールド
用コンデンサが接続されたダイオードブリッジ及びこの
ダイオードブリッジに接続されたエミツタホロワの電圧
追従回路よりなるトラックホールド部と、前記ダイオー
ドブリッジの出力端に接続され前記電圧追従回路に電圧
帰還をかけるバツファアンプ部とで構成されたトラック
ホールドアンプにおいて、 前記バッファアンプ部は、前記トラックホールド部に
おけるダイオードブリッジの出力端に接続されたFETと
このFETに従属接続されたトランジスタよりなりこのト
ランジスタの出力電圧により前記電圧追従回路に電圧帰
還をかける高入力インピーダンスを持つバッファ部と、
この高入力バッファ部の出力が一方の入力端子に加えら
れ他方の入力端子が共通電位点に接続されその出力を出
力電圧Voutとするゲインを持つ差動アンプと、この差動
アンプの出力と前記ホールド用コンデンサのホールド電
圧とを比較する演算増幅器で構成されたローパスフイル
ターとよりなり、このローパスフイルターの出力で前記
FETのドレイン電流に負帰還をかけるように構成したこ
とを特徴とするものである。<Means for Solving the Problems> According to the present invention for solving the above problems, there is provided a diode bridge having an output terminal connected to a holding capacitor, and a track / hold unit including a voltage tracking circuit of an emitter follower connected to the diode bridge. A buffer amplifier connected to an output terminal of the diode bridge and applying a voltage feedback to the voltage tracking circuit, wherein the buffer amplifier is connected to an output terminal of the diode bridge in the track hold. A buffer unit having a high input impedance, comprising a FET and a transistor cascade-connected to the FET, and applying a voltage feedback to the voltage tracking circuit by an output voltage of the transistor;
An output of the high input buffer section is applied to one input terminal, the other input terminal is connected to a common potential point, and a differential amplifier having a gain whose output is an output voltage Vout; and A low-pass filter composed of an operational amplifier that compares the hold voltage of a hold capacitor with the output voltage of the low-pass filter.
The present invention is characterized in that a negative feedback is applied to the drain current of the FET.
＜作用＞ バッファアンプ部を構成するバッファからトラックホ
ールド部に電圧帰還がかけられ、該バッファにはバッフ
ァアンプ部を構成する差動アンプから負帰還がかけられ
るので、バッファアンプ部からオフセット電圧が小さく
ドリフトも少ない信号が出力されることになる。<Operation> Voltage feedback is applied from the buffer constituting the buffer amplifier section to the track hold section, and negative feedback is applied to the buffer from the differential amplifier constituting the buffer amplifier section. A signal with less drift is output.
＜実施例＞ 以下、図面を参照して本発明の実施例を詳細に説明す
る。<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示す回路図であり、第２
図と共通する部分には同一符号を付してその再説明は省
略する。第１図において、トラックホールド部Ａは第２
図と同様に構成されているが、バッファアンプ部Ｂの構
成は第２図とは異なる。すなわち、コンデンサCHの一端
はソースホロワとして動作するFET11のゲートに接続さ
れると共に抵抗R11を通して演算増幅器15の非反転入力
端子に接続されている。該FET11のドレインは電源端子
＋Vccに接続され、ソースはnpnのトランジスタ12のベー
スに接続されると共に電流源13を通して電源端子−Vcc
に接続されている。トランジスタ12のコレクタは電源端
子＋Vccに接続され、エミッタはトランジスタ6,7のベー
ス及び差動アンプ14の反転入力端子に接続されると共に
抵抗R14を通して電源端子−Vccに接続されている。差動
アンプ14の非反転入力端子は共通電位点に接続され、出
力端子は抵抗R12を通して演算増幅器15の非反転入力端
子に接続されている。演算増幅器15の反転入力端子は抵
抗R13を通して共通電位点に接続されると共にコンデン
サCfを通して出力端子及び電流源13に接続されている。
ここで、これら演算増幅器15と抵抗R13およびコンデン
サCfはローパスフィルタを構成している。FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG.
Portions common to the drawings are denoted by the same reference numerals, and description thereof will not be repeated. In FIG. 1, the track hold unit A is
Although the configuration is the same as that shown in the figure, the configuration of the buffer amplifier unit B is different from that of FIG. That is, one end of the capacitor C H is connected to the non-inverting input terminal of the operational amplifier 15 through a resistor R 11 is connected to the gate of FET11 operating as a source follower. The drain of the FET 11 is connected to a power supply terminal + V cc , the source is connected to the base of the npn transistor 12, and the power supply terminal −V cc is passed through a current source 13.
It is connected to the. The collector of the transistor 12 is connected to the power supply terminal + V cc, and the emitter is connected to the power supply terminal -V cc through a resistor R 14 is connected to the inverting input terminal of the base and the differential amplifier 14 of the transistors 6 and 7. The non-inverting input terminal of the differential amplifier 14 is connected to the common potential point, the output terminal is connected to the non-inverting input terminal of the operational amplifier 15 through a resistor R 12. Inverting input terminal of the operational amplifier 15 is connected to the output terminal and the current source 13 through the capacitor C f is connected to the common potential point through a resistor R 13.
Here, these operational amplifiers 15 resistor R 13 and capacitor C f constitute a low-pass filter.
このような構成において、コンデンサCHにホールドさ
れた電圧VHは高入力インピーダンスを持つFET11のソー
スホロワに入力される。該FET11のドレイン電流IDの値
は、帰還により制御される定電流源13で設定される。FE
T11の出力はトランジスタ12のエミッタホロワに入力さ
れ、該トランジスタ12のエミッタには電圧VEが出力され
る。ここで、FET11のゲート・ソース間電圧をVGSとする
と、VEは、 VE＝VH＋VGS−VBE …（７） となる。In such a configuration, the voltage V H that is held in the capacitor C H is input to the source follower of the FET11 having a high input impedance. The value of the drain current ID of the FET 11 is set by a constant current source 13 controlled by feedback. FE
The output of T11 is input to the emitter follower of the transistor 12, and the voltage VE is output to the emitter of the transistor 12. Here, assuming that the gate-source voltage of the FET 11 is V GS , V E is given by: V E = V H + V GS −V BE (7)
一方、差動アンプ14のゲインをＡとすると、抵抗R11
とR12の比を1:Aに設定し、電圧VH及び差動アンプ14の出
力電圧VOUTをローパスフィルタとして動作する演算増幅
器15の非反転入力端子に入力する。該演算増幅器15は抵
抗R12を介してその非反転入力端子に印加される出力電
圧Voutと抵抗R11を介して同じく非反転入力端子に印加
される前記ホールド用コンデンサCHのホールド電圧VHと
を比較し、その差を取り出す誤差アンプとして動作し、
この誤差アンプの出力により前記電流源13に負帰還をか
けるように動作する。On the other hand, if the gain of the differential amplifier 14 is A, the resistance R 11
And the ratio of R 12 1: Set A, is input to the non-inverting input terminal of the operational amplifier 15 which operates the output voltage V OUT of the voltage V H and the differential amplifier 14 as a low pass filter. The operational amplifier 15 and the hold voltage V H of the non-inverting the hold capacitor CH to the output voltage Vout applied to the input terminal and via a resistor R 11 is applied also to the non-inverting input terminal via the resistor R 12 And operates as an error amplifier to extract the difference,
The output of the error amplifier operates so as to apply a negative feedback to the current source 13.
従って、差動アンプ14の非反転入力端子をアースに接
続することにより、差動アンプ14の反転入力端子の電圧
VEがアース電圧を基準にしたホールド電圧VHと等しくな
るように負帰還がかかることになり、FET11のIDSSのば
らつきにかかわらずオフセット電圧が0Vになる。Therefore, by connecting the non-inverting input terminal of the differential amplifier 14 to the ground, the voltage of the inverting input terminal of the differential amplifier 14 is
V E is that it takes a negative feedback to be equal to the hold voltage V H relative to the ground voltage, the offset voltage becomes 0V regardless of variations in I DSS of FET 11.
また、FET11やトランジスタ12の温度ドリフトなども
補正される。Further, temperature drift of the FET 11 and the transistor 12 and the like are also corrected.
これらから、FET11はペアのものでなくててもよいの
で高速で安価なFETを用いることができる。トランジス
タ12も高速で安価なものを用いてトラックホールド部に
帰還をかけることができる。さらに、差動アンプ14は低
速のものでよく、安価で利得を持った演算増幅器を使う
ことができる。From these, since the FET 11 does not need to be a pair, a high-speed and inexpensive FET can be used. As for the transistor 12, a high-speed and inexpensive transistor can be used to feed back the track-and-hold section. Further, the differential amplifier 14 may be a low-speed one, and an inexpensive operational amplifier having a gain can be used.
なお、FET11,トランジスタ12及び電流源13で構成され
るバッファ部は高入力インピーダンスで高速でオフセッ
ト電圧が変えられるものであればよく、第１図の構成に
限らない。The buffer section composed of the FET 11, the transistor 12, and the current source 13 only needs to have a high input impedance and can change the offset voltage at high speed, and is not limited to the configuration shown in FIG.
また、差動アンプ14を非反転としてもよく、この場合
には演算増幅器15で構成される誤差アンプの構成を変え
て電流源13に負帰還をかけるようにすればよい。Further, the differential amplifier 14 may be non-inverted. In this case, the configuration of the error amplifier including the operational amplifier 15 may be changed to apply negative feedback to the current source 13.
また、ホールドコンデンサCHの基準電圧はアース電圧
でなくともよく、その場合には差動アンプ14の基準電圧
をホールドコンデンサCHの基準電圧と等しくすればよ
い。The reference voltage of the hold capacitor C H may not be a ground voltage may be equal to the reference voltage of the hold capacitor C H a reference voltage of the differential amplifier 14 in the case.
＜発明の効果＞ このような構成によれば、バッファアンプ部を高入力
インピーダンスを持ち高速でオフセット電圧が変えられ
るバッファとゲインを持つ差動アンプに分け、バッファ
からトラックホールド部の電圧追従回路に電圧帰還をか
けるようにしているので、バッファとしては高速で安価
な構成のものを用いることができ、差動アンプとしては
低速で安価な構成のものを用いることができる。<Effect of the Invention> According to such a configuration, the buffer amplifier section is divided into a buffer having a high input impedance and capable of changing the offset voltage at high speed and a differential amplifier having a gain, and the buffer is used as a voltage follower circuit of the track hold section. Since voltage feedback is applied, a buffer having a high-speed and inexpensive configuration can be used as a buffer, and a low-speed and inexpensive configuration can be used as a differential amplifier.
そして、さらに、差動アンプを用いてバッファに負帰
還をかけているので、オフセット電圧及びドリフトの少
ない出力を得ることができる。Further, since negative feedback is applied to the buffer using the differential amplifier, an output with less offset voltage and less drift can be obtained.
以上詳細に説明したように、本発明によれば、ゲイン
を持ちしかもオフセット電圧の小さい安価なA/D変換器
の入力段に適したトラックホールドアンプを提供するこ
とができる。As described above in detail, according to the present invention, it is possible to provide a track-hold amplifier suitable for an input stage of an inexpensive A / D converter having a gain and a small offset voltage.
【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図はは従来回
路の一例を示す回路図、第３図はソースホロワの回路例
図である。 Ａ……トラックホールド部 Ｂ……バッファアンプ部 CH……ホールドコンデンサ 1,2,5,13……電流源 ３……ダイオードブリッジ、４……切換スイッチ 6,7,12……トランジスタ（エミッタホロワ） 11……FET（ソースホロワ） 14……差動アンプ 15……演算増幅器（誤差アンプ）BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a conventional circuit, and FIG. 3 is a circuit diagram of a source follower. A: Track-and-hold section B: Buffer amplifier section C H: Hold capacitor 1, 2, 5, 13 Current source 3: Diode bridge 4, Changeover switch 6, 7, 12: Transistor (emitter follower) 11) FET (source follower) 14 Differential amplifier 15 Operational amplifier (error amplifier)
Claims (1)
されたダイオードブリッジ及びこのダイオードブリッジ
に接続されたエミツタホロワの電圧追従回路よりなるト
ラックホールド部と、前記ダイオードブリッジの出力端
に接続され前記電圧追従回路に電圧帰還をかけるバツフ
ァアンプ部とで構成されたトラックホールドアンプにお
いて、 前記バッファアンプ部は、前記トラックホールド部にお
けるダイオードブリッジの出力端に接続されたFETとこ
のFETに従属接続されたトランジスタよりなりこのトラ
ンジスタの出力電圧により前記電圧追従回路に電圧帰還
をかける高入力インピーダンスを持つバッファ部と、こ
の高入力バッファ部の出力が一方の入力端子に加えられ
他方の入力端子が共通電位点に接続されその出力を出力
電圧Voutとするゲインを持つ差動アンプと、この差動ア
ンプの出力と前記ホールド用コンデンサのホールド電圧
とを比較する演算増幅器で構成されたローパスフイルタ
ーとよりなり、このローパスフイルターの出力で前記FE
Tのドレイン電流に負帰還をかけるように構成してなる
トラックホールドアンプ。1. A track and hold section comprising a diode bridge having a holding capacitor connected to an output terminal thereof and a voltage follower circuit of an emitter follower connected to the diode bridge, and the voltage follower connected to an output terminal of the diode bridge. In a track / hold amplifier configured to include a buffer amplifier unit that applies voltage feedback to a circuit, the buffer amplifier unit includes an FET connected to an output terminal of a diode bridge in the track / hold unit, and a transistor cascade-connected to the FET. A buffer having a high input impedance for applying voltage feedback to the voltage follower circuit by the output voltage of the transistor; an output of the high input buffer being applied to one input terminal and the other input terminal being connected to a common potential point; Use that output as the output voltage Vout More it becomes a differential amplifier with an in, a low-pass filter constituted by an operational amplifier for comparing the hold voltage of the hold capacitor and the output of the differential amplifier, the output of the low-pass filter FE
A track-hold amplifier configured to apply negative feedback to the drain current of T.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131773A JP2706813B2 (en) | 1989-05-25 | 1989-05-25 | Track hold amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131773A JP2706813B2 (en) | 1989-05-25 | 1989-05-25 | Track hold amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309803A JPH02309803A (en) | 1990-12-25 |
| JP2706813B2 true JP2706813B2 (en) | 1998-01-28 |
Family
ID=15065817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131773A Expired - Fee Related JP2706813B2 (en) | 1989-05-25 | 1989-05-25 | Track hold amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706813B2 (en) |
-
1989
- 1989-05-25 JP JP1131773A patent/JP2706813B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02309803A (en) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4649352A (en) | Differential amplifier circuit | |
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| JP2730767B2 (en) | Voltage-to-current converter | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| KR930000820B1 (en) | Sample and hold circuit | |
| US4574233A (en) | High impedance current source | |
| JPH0560686B2 (en) | ||
| KR870002693B1 (en) | Amplifier device | |
| US5162751A (en) | Amplifier arrangement | |
| KR987001154A (en) | amplifier | |
| US4916338A (en) | FET buffer amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP2706813B2 (en) | Track hold amplifier | |
| KR860000906B1 (en) | Sample circuit | |
| US4714894A (en) | Operational amplifier | |
| US5418408A (en) | Current mode sample-and-hold amplifier | |
| US4682059A (en) | Comparator input stage for interface with signal current | |
| US4453134A (en) | High voltage operational amplifier | |
| US5075636A (en) | Differential amplifier with fast overdrive recovery | |
| JP2896029B2 (en) | Voltage-current converter | |
| JPS622722B2 (en) | ||
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| US4509020A (en) | Push-pull amplifier | |
| JP2817256B2 (en) | Track and hold circuit | |
| JP2790095B2 (en) | Sample hold circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |