JP2702341B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に利用さ
れ、特に、製品を区分するコードを識別する識別回路を
内蔵する半導体装置に関する。

【０００２】

【従来の技術】従来、ＲＯＭ（リードオンリーメモ
リ）、ゲートアレーおよびこれらを内蔵してマイクロコ
ンピュータは、同一製品のごく一部のパターン配列が異
なるのみのため、図３にその一例を示す識別回路を内蔵
し、これらユーザごとに異なるコードの区別をしてい
た。

【０００３】回路構成は、区別すべきコード数に応じて
ＭＯＳトランジスタを並べる方式である。図３では、ド
レインがそれぞれ外部端子３１、３２および３３に接続
されたエンハンスメント型のＮチャネルＭＯＳトランジ
スタＭ２１およびＭ２２、ならびにディプレッション型
のＮチャネルＭＯＳトランジスタＭ２３を含み、各トラ
ンジスタのゲートは共通にゲート電源Ｖ_G に接続され、
各トランジスタのソースは共通に接地される。そして、
ゲート電源Ｖ_G はエンハンスメント型とディプレッショ
ン型とを区別するために接地とされ、外部端子３１、３
２および３３にはそれぞれアドレスＴＡ２、ＴＡ１およ
びＴＡ０の入力となる。

【０００４】次に、表１を参照して本従来例の動作につ
いて説明する。これは測定する際外部端子３１、３２ま
たは３３に電源を接続し電流が流れたかどうか判断する
もので、ここではＮチャネルＭＯＳトランジスタのゲー
ト電極が接地されているので、エンハンスメント型のＮ
チャネルＭＯＳトランジスタＭ１１およびＭ１２では電
流が流れず、ディプレッション型のＮチャネルＭＯＳト
ランジスタＭ１３では流れることになる。このとき電源
電流が流れない場合「０」、流れた場合「１」とする
と、表１に示した関係になる。さらに、これを３桁の２
進数として扱えば２³ 種類の製品の区別が簡単にでき
る。

【０００５】

【表１】 この従来例はディプレッション型のＭＯＳトランジスタ
を使用した場合を説明したが、製品を切り換える工程が
拡散層、コンタクトおよびアルミニューム配線の場合
は、トランジスタは不要で、「オン」と「オフ」は「シ
ョート」と「オープン」に置き換えて使えばよい。また
エンハンスメント型のＭＯＳトランジスタの高いしきい
値電圧Ｖ_THを使う方式は、ゲートをこの高いしきい値電
圧Ｖ_THと通常のしきい値ャネル電圧Ｖ_TNの間の電圧Ｖ_M
にするか、ゲート・ドレイン間を短絡し電圧Ｖ_M をかけ
ドレイン電流の有無を見ればよい。

【０００６】

【発明が解決しようとする課題】この従来の識別回路で
は、識別回路専用の電極が必要となる欠点があった。こ
れはコードが「０」のときはハイ・インピーダンスなの
で何の問題も生じないが、「１」のときは接地に対し電
流が流れてしまう。このため、製品の外部端子との共用
はその外部端子がノンコネクションピンである場合など
の特殊な場合を除いて共用は無理だからである。

【０００７】また、通常使用の外部端子と共用であれば
製品の検査工程での自動識別が可能であるが、専用端子
ではウェーハ段階でのチェック以外に調べる工程が設定
できない欠点があった。

【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、製品の識別を簡単に行うことができる識別回
路を有する半導体装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、製品を区分す
るコードを識別する識別回路を備えた半導体装置におい
て、前記識別回路は、複数のＭＯＳトランジスタから構
成され、製品を区分するコードが書き込まれたＲＯＭ
と、一方の電極が前記ＲＯＭの一端に接続され他方の電
極および基板が外部端子に接続されゲート電極が電源に
接続されたＭＯＳトランジスタとを含み、前記ＲＯＭの
複数のＭＯＳトランジスタのゲート電極はそれぞれの外
部端子に接続され、前記ＲＯＭの他端は接地電位に接続
されたことを特徴とする。

【００１０】

【作用】ＲＯＭには識別コードが書き込まれ、それぞれ
のゲートが接続されたアドレス端子となる外部端子に所
定のアドレス電圧を与えることで読み出される。そし
て、この読み出しは、ＲＯＭに直列に接続されたＭＯＳ
トランジスタのゲートが接続された外部端子に電圧を印
加し「オン」状態とし、電流が流れるか、あるいは流れ
ないかによって行われる。

【００１１】従って、ＭＯＳトランジスタを「オン」状
態としない通常使用時には、ＲＯＭは切り離され、全く
動作しないので、装置の動作には全く影響しない、すな
わち、外部端子に与える電圧を制御することで識別コー
ドを読み出すことができ、簡単に製品の識別を行うこと
が可能となる。なお、ＲＯＭのコード識別には、外部端
子に通常の動作時には起こらない電圧の組み合わせを設
定することで行う。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１３】図１は本発明の第一実施例を示す回路図で
ある。

【００１４】本第一実施例は、基板とソースが接続され
さらに入出力回路（Ｉ／Ｏ）１が接続された外部端子２
１と接続され、ゲートが入出力回路１が使用する電源Ｖ
ＤＤ接続されたＰチャネルＭＯＳトランジスタＭ１と、
このＰチャネルＭＯＳトランジスタＭ１のドレインに接
続され識別コードが書き込まれたＲＯＭ１０とを含んで
いる。

【００１５】そして、このＲＯＭ１０は、ＮチャネルＭ
ＯＳトランジスタで構成されたナンド型のＲＯＭで、正
負のアドレスが入力されており必ず一方がディプレッシ
ョントランジスタになっている。ここではＮチャネルＭ
ＯＳトランジスタＭ３、Ｍ５およびＭ６がディプレッシ
ョン型である。ＮチャネルＭＯＳトランジスタＭ２とＭ
３が対で、負のアドレスＴＡ２１および正のアドレスＴ
Ａ２０のアドレスをもち、それぞれ入出力回路（Ｉ／
Ｏ）２および（Ｉ／Ｏ）３と接続され外部端子２２およ
び２３に接続されている。以下同様に、ＮチャネルＭＯ
ＳトランジスタＭ４およびＭ５は負のアドレスＴＡ１１
および正のアドレスＴＡ１０、ならびに、ＮチャネルＭ
ＯＳトランジスタＭ６およびＭ７は負のアドレスＴＡ０
１および正のアドレスＴＡ００となり、それぞれ入出力
回路Ｉ／Ｏ４、Ｉ／Ｏ５、Ｉ／Ｏ６およびＩ／Ｏ７に接
続され、それぞれ外部端子２４、２５、２６および２７
に接続され、ＮチャネルＭＯＳトランジスタＭ２のドレ
インはＰチャネルＭＯＳトランジスタＭ１のドレインに
接続され、ＮチャネルＭＯＳトランジスタＭ７のソース
は接地される。

【００１６】本発明の特徴は、図１において、識別回路
として、製品を区分するコードが書き込まれたＲＯＭ１
０と、ＲＯＭ１０に直列接続されたＰチャネルＭＯＳト
ランジスタＭ１とを含むことにある。

【００１７】次に、本第一実施例の動作について説明す
る。ここで、アドレスＴＡ２１はＭＳＢ（最上位ビッ
ト）、ＴＡ００はＬＳＢ（最下位ビット）とし、「００
１」というデータを入出力回路２〜７に接続されている
外部端子２２〜２７から入力すると表２に示す状態にな
る。つまり、この「００１」というデータを入れたとき
のみこのＲＯＭ１０は「オン」状態になることがわか
る。このとき外部端子２１に測定電源を接続し、入出力
回路１〜７が接続されている電源ＶＤＤも接地するとＰ
チャネルＭＯＳトランジスタＭ１も「オン」状態とな
り、この接続した測定電源から電流が流れ出しこれを検
出することでコードの識別ができる。

【００１８】

【表２】 このとき、注意しなければならないのがこのＰチャネル
ＭＯＳトランジスタＭ１のゲート電位で、これを電源Ｖ
ＤＤに接続することで、通常の使用時つまり電源ＶＤＤ
が「ハイ」レベルのときは「オフ」状態とし外部端子２
１からＲＯＭ１０を経由して接地へつながる経路を切る
ことができる。次に、外部端子２１に与える電圧Ｖ_I/O1
よりＰチャネルＭＯＳトランジスタＭ１のしきい値電圧
Ｖ_TP以上ＶＤＤを下げると動作状態が確保できる。この
条件を式（１）に示す。

【００１９】 Ｖ_I/O1−｜Ｖ_TP｜＞ＶＤＤ …（１） ところで、他の外部端子２２〜２７の電圧Ｖ_I/O は、も
しこの端子がＮチャネルＭＯＳトランジスタにのみ接続
される構成で、 Ｖ_I/O ＞ＶＤＤ になっても電流が流れない場合を除いて、通常Ｐチャネ
ルＭＯＳトランジスタＭ１が接続されているため、ドレ
インと基板間のダイオード順方向電圧０．５Ｖを考え、 ＶＤＤ＋０．５＞Ｖ_I/O …（２） で使う必要がある。当然ＮチャネルＭＯＳトランジスタ
Ｍ２〜Ｍ７を「オン」状態とするので、Ｖ_TNをＮチャネ
ルＭＯＳトランジスタのしきい値電圧として、 Ｖ_I/O ＞Ｖ_TN …（３） の条件も満足する必要がある。このため、通常の外部端
子では、式（２）の制約があり、Ｖ_TP以上の差をつける
という式（１）がなり立たない。従って、この外部端子
２１のみは式（２）の制限が無い端子つまりＮチャネル
ＭＯＳトランジスタのみで構成される外部端子に設定す
る必要がある。また、動作電圧が高いと波形のオーバー
シュート、アンダーシュートが激しくなり、この状態で
はＶ_I/O1とＶＤＤの間に（Ｖ_TP）以上の差があれば、外
部端子２１に電流が流れる可能性があるので、これを防
ぐため、ＰチャネルＭＯＳトランジスタＭ１のＶ_TPを高
くしたり、外部端子２１とＰチャネルＭＯＳトランジス
タＭ１のソース間に電圧降下素子を挿入する等の手段を
取る場合もある。

【００２０】図２は本発明の第二実施例を示す回路図で
ある。

【００２１】本第二実施例は、本発明の特徴とするとこ
ろの、図１の第一実施例のＲＯＭ１０をノア型のＲＯＭ
１０ａに代えたもので、それ以外は図１と同じ構成であ
る。ナンド型では「オフ」してはまずいトランジスタを
ディプレッショントランジスタにしたが、このノア型で
は「オン」しては不都合なトランジスタをＰチャネルＭ
ＯＳトランジスタＭ１のドレインから切り離す。すなわ
ち、ゲートがそれぞれアドレスＴＡ２１、ＴＡ１１およ
ひＴＡ００に接続されたＮチャネルＭＯＳトランジスタ
Ｍ１２、Ｍ１４およびＭ１７は、ＲＯＭ１０ａの一方の
端から切り離し、ゲートがそれぞれアドレスＴＡ２０、
ＴＡ１０およびＴＡ０１に接続されたＮチャネルＭＯＳ
トランジスタＭ１３、Ｍ１５およびＭ１６のドレインは
このＲＯＭ１０ａの一方の端に接続され、ＰチャネルＭ
ＯＳトランジスタＭ１のドレインと接続される。また、
これらＮチャネルＭＯＳトランジスタＭ１２〜Ｍ１７の
ソースは接地される。

【００２２】

【表３】 動作は表３に示すように、選択されたトランジスタがす
べて「オフ」状態でこの回路に電流が流れなくなる状態
を検出することでコードの識別を行う。このときの各外
部端子２２〜２７の電圧Ｖ_I/O と電源ＶＤＤの電位関係
は図１の場合と同じである。

【００２３】なお、以上の実施例では、ＮチャネルＭＯ
Ｓトランジスタで構成されるＲＯＭとそれに接続された
ＰチャネルＭＯＳトランジスタの場合について説明した
が、ＰチャネルＭＯＳトランジスタで構成されるＲＯＭ
と、それに接続されたＮチャネルＭＯＳトランジスタの
場合も相補の関係にあり同様に実現できる。

【００２４】また、外部端子としては入出力回路用の端
子としたが、単純な入力端子、出力端子およびノンコネ
クション端子と接続しても同様である。

【００２５】

【発明の効果】以上説明したように、本発明は、製品の
識別コードを検出する識別回路を製品の例えば入出力回
路用の外部端子と共用したので、製品をパッケージに組
み込んだ状態でも簡単に判別できる効果がある。

【図面の簡単な説明】

【図１】本発明の第一実施例を示す回路図。

【図２】本発明の第二実施例を示す回路図。

【図３】従来例を示す回路図。

【符号の説明】

１〜７ 入出力回路（Ｉ／Ｏ） １０、１０ａ ＲＯＭ ２１〜２７、３１〜３３ 外部端子 Ｍ１ ＰチャネルＭＯＳトランジスタ Ｍ２、Ｍ４、Ｍ７、Ｍ１２〜Ｍ１７、Ｍ２１、Ｍ２２
ＮチャネルＭＯＳトランジスタ（エンハンスメント
型） Ｍ３、Ｍ５、Ｍ６、Ｍ２３ ＮチャネルＭＯＳトラン
ジスタ（ディプレッション型） ＴＡ０、ＴＡ１、ＴＡ２、ＴＡ００、ＴＡ０１、ＴＡ１
０、ＴＡ１１、ＴＡ２０、ＴＡ２１ アドレス

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 製品を区分するコードを識別する識別回
   路を備えた半導体装置において、 前記識別回路は、複数のＭＯＳトランジスタから構成さ
   れ、製品を区分するコードが書き込まれたＲＯＭと、一
   方の電極が前記ＲＯＭの一端に接続され他方の電極およ
   び基板が外部端子に接続されゲート電極が電源に接続さ
   れたＭＯＳトランジスタとを含み、 前記ＲＯＭの複数のＭＯＳトランジスタのゲート電極は
   それぞれの外部端子に接続され、前記ＲＯＭの他端は接
   地電位に接続されたことを特徴とする半導体装置。