JP2702293B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2702293B2 JP2702293B2 JP3022048A JP2204891A JP2702293B2 JP 2702293 B2 JP2702293 B2 JP 2702293B2 JP 3022048 A JP3022048 A JP 3022048A JP 2204891 A JP2204891 A JP 2204891A JP 2702293 B2 JP2702293 B2 JP 2702293B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- tungsten
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コンタクトホール内に
CVD法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
CVD法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
【0002】半導体集積回路の高集積化に伴い、コンタ
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
【0003】このため、CVD法等により、コンタクト
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
【0004】
【従来の技術】図3は従来の半導体装置の製造方法を説
明する図である。図示例の製造方法はMOSトランジス
タ等の製造方法に適用することができる。図3におい
て、31はシリコン膜、32はSiO2 等からなる絶縁性
膜、33は絶縁性膜32に形成されたコンタクトホール、34
はチタンナイトライド膜、35はタングステン膜である。
明する図である。図示例の製造方法はMOSトランジス
タ等の製造方法に適用することができる。図3におい
て、31はシリコン膜、32はSiO2 等からなる絶縁性
膜、33は絶縁性膜32に形成されたコンタクトホール、34
はチタンナイトライド膜、35はタングステン膜である。
【0005】次に、その製造方法について説明する。ま
ず、図3(a)に示すように、例えばCVD法によりシ
リコン膜31上にSiO2 を堆積して絶縁性膜32を形成
し、例えばRIEにより絶縁性膜32をエッチングしてシ
リコン膜31が露出されるコンタクトホール33を形成した
後、例えばスパッタ法によりコンタクトホール33内のシ
リコン膜31とコンタクトを取るように全面にTiNを堆
積してチタンナイトライド膜34を形成する。なお、ここ
で全面に形成したチタンナイトライド膜34はタングステ
ン膜35が絶縁性膜32から剥がれないように密着させるた
めに形成している。
ず、図3(a)に示すように、例えばCVD法によりシ
リコン膜31上にSiO2 を堆積して絶縁性膜32を形成
し、例えばRIEにより絶縁性膜32をエッチングしてシ
リコン膜31が露出されるコンタクトホール33を形成した
後、例えばスパッタ法によりコンタクトホール33内のシ
リコン膜31とコンタクトを取るように全面にTiNを堆
積してチタンナイトライド膜34を形成する。なお、ここ
で全面に形成したチタンナイトライド膜34はタングステ
ン膜35が絶縁性膜32から剥がれないように密着させるた
めに形成している。
【0006】そして、CVD法によりチタンナイトライ
ド膜34を介してシリコン膜31とコンタクトを取るように
チタンナイトライド膜34上全面にWを堆積してタングス
テン膜35を形成することにより、図3(b)に示すよう
な配線構造を得ることができる。
ド膜34を介してシリコン膜31とコンタクトを取るように
チタンナイトライド膜34上全面にWを堆積してタングス
テン膜35を形成することにより、図3(b)に示すよう
な配線構造を得ることができる。
【0007】上記したCVD法によってタングステン膜
35を形成する従来の半導体装置の製造方法は、CVD法
によってアルミニウム膜を形成する場合よりもカバレッ
ジ率を高くすることができるという利点がある。
35を形成する従来の半導体装置の製造方法は、CVD法
によってアルミニウム膜を形成する場合よりもカバレッ
ジ率を高くすることができるという利点がある。
【0008】
【発明が解決しようとする課題】
しかしながら、上記し
た従来の半導体装置の製造方法は、コンタクトホール33
内から絶縁性膜32上まで全面にチタンナイトライド膜34
を形成しており、このチタンナイトライド膜34上全面に
タングステン膜35を形成していたため、近時の厳しい微
細化の要求に伴い、図4に示すように、タングステン膜
35表面にボイド40 (段差)が生じ、タングステン膜35表
面平坦化を行い難いという問題があった。なお、図4に
おいて、41は2層目のSiO 2 等からなる絶縁性膜であ
る。
た従来の半導体装置の製造方法は、コンタクトホール33
内から絶縁性膜32上まで全面にチタンナイトライド膜34
を形成しており、このチタンナイトライド膜34上全面に
タングステン膜35を形成していたため、近時の厳しい微
細化の要求に伴い、図4に示すように、タングステン膜
35表面にボイド40 (段差)が生じ、タングステン膜35表
面平坦化を行い難いという問題があった。なお、図4に
おいて、41は2層目のSiO 2 等からなる絶縁性膜であ
る。
【0009】そこで本発明は、タングステン膜表面の平
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
【0010】
【課題を解決するための手段】
本発明による半導体装置
の製造方法は上記目的達成のため、第1の導電性膜上に
絶縁性膜及び該第1の導電性膜よりもタングステン成長
速度が遅い第2の導電性膜を形成する工程と、該第2の
導電性膜及び該絶縁性膜をエッチングして該第1の導電
性膜が露出される開口部を形成する工程と、少なくと
も、該第1の導電性膜上に化学気相成長法によりタング
ステンを第1の温度にて成長させ、次いで、該第1、第
2の導電性膜上に化学気相成長法によりタングステンを
該第1の温度よりも高い第2の温度にて成長させてタン
グステン膜を形成する工程と、を含むことを特徴とす
る。 また、前記第1の導電性膜がシリコンからなり、前
記第2の導電性膜がチタンナイトライドからなることを
特徴としている。
の製造方法は上記目的達成のため、第1の導電性膜上に
絶縁性膜及び該第1の導電性膜よりもタングステン成長
速度が遅い第2の導電性膜を形成する工程と、該第2の
導電性膜及び該絶縁性膜をエッチングして該第1の導電
性膜が露出される開口部を形成する工程と、少なくと
も、該第1の導電性膜上に化学気相成長法によりタング
ステンを第1の温度にて成長させ、次いで、該第1、第
2の導電性膜上に化学気相成長法によりタングステンを
該第1の温度よりも高い第2の温度にて成長させてタン
グステン膜を形成する工程と、を含むことを特徴とす
る。 また、前記第1の導電性膜がシリコンからなり、前
記第2の導電性膜がチタンナイトライドからなることを
特徴としている。
【0011】本発明に係る第1の導電性膜には、Si
膜、W膜、シリサイド膜等が挙げられる。 本発明に係る
第2の導電性膜には、TiN膜、TiW膜、TiN膜/
Ti膜等が挙げられる。
膜、W膜、シリサイド膜等が挙げられる。 本発明に係る
第2の導電性膜には、TiN膜、TiW膜、TiN膜/
Ti膜等が挙げられる。
【0012】
【作用】本発明では、図2に示すように、TiNからな
る第2の導電性膜3よりもW成長速度が速くW成長し易
いSiからなる第1の導電性膜1に、CVD法により第
1の温度で直接Wを成長させ、次いで、第1の導電性膜
1及び第2の導電性膜3に、CVD法により第1の温度
よりも高い第2の温度でWを成長させるようにし たた
め、従来のTiN膜上のみにWを形成していた場合より
もコンタクトホール4内にWを速く成長させて速く埋め
込むことができる。このため、コンタクトホール4部で
タングステン膜5表面に段差(ボイド)を生じ難くする
ことができ、タングステン膜5表面の平坦化を実現する
ことができる。
る第2の導電性膜3よりもW成長速度が速くW成長し易
いSiからなる第1の導電性膜1に、CVD法により第
1の温度で直接Wを成長させ、次いで、第1の導電性膜
1及び第2の導電性膜3に、CVD法により第1の温度
よりも高い第2の温度でWを成長させるようにし たた
め、従来のTiN膜上のみにWを形成していた場合より
もコンタクトホール4内にWを速く成長させて速く埋め
込むことができる。このため、コンタクトホール4部で
タングステン膜5表面に段差(ボイド)を生じ難くする
ことができ、タングステン膜5表面の平坦化を実現する
ことができる。
【0013】
【実施例】
以下、本発明を図面に基づいて説明する。
図
1及び図2は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はMOSト
ランジスタ等の製造方法に適用することができる。これ
らの図において、1はタングステン成長速度が速くタン
グステン成長し易いSi等からなる第1の導電性膜、2
はSiO 2 等からなる絶縁性膜、3は第1の導電性膜1
よりもタングステン成長速度が遅くタングステン成長し
難いTiN等からなる第2の導電性膜、4は第2の導電
性膜3及び絶縁性膜2に形成されたコンタクトホール、
5はコンタクトホール4を介して第1の導電性膜1とコ
ンタクトを取るように形成されたタングステン膜であ
る。
1及び図2は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はMOSト
ランジスタ等の製造方法に適用することができる。これ
らの図において、1はタングステン成長速度が速くタン
グステン成長し易いSi等からなる第1の導電性膜、2
はSiO 2 等からなる絶縁性膜、3は第1の導電性膜1
よりもタングステン成長速度が遅くタングステン成長し
難いTiN等からなる第2の導電性膜、4は第2の導電
性膜3及び絶縁性膜2に形成されたコンタクトホール、
5はコンタクトホール4を介して第1の導電性膜1とコ
ンタクトを取るように形成されたタングステン膜であ
る。
【0014】次に、その製造方法について説明する。 ま
ず、図1(a)に示すように、例えばCVD法によりS
iからなる第1の導電性膜1上にSiO 2 を堆積して膜
厚8000Å程度の絶縁性膜2を形成する。
ず、図1(a)に示すように、例えばCVD法によりS
iからなる第1の導電性膜1上にSiO 2 を堆積して膜
厚8000Å程度の絶縁性膜2を形成する。
【0015】次に、図1(b)に示すように、例えばス
パッタ法により絶縁性膜2上にTiNを堆積して膜厚 5
00Å程度の第2の導電性膜3を形成する。
パッタ法により絶縁性膜2上にTiNを堆積して膜厚 5
00Å程度の第2の導電性膜3を形成する。
【0016】次に、図1(c)に示すように、例えばR
IEによりTiNからなる第2の導電性膜3及びSiO
2 からなる絶縁性膜2を異方性エッチングしてSiから
なる第1の導電性膜1が露出される 0.7μm角程度のコ
ンタクトホール4を形成する。
IEによりTiNからなる第2の導電性膜3及びSiO
2 からなる絶縁性膜2を異方性エッチングしてSiから
なる第1の導電性膜1が露出される 0.7μm角程度のコ
ンタクトホール4を形成する。
【0017】次に、図2(e)に示すように、WF6 ガ
スを12sccm、SiH4 ガスを10sccm、H2 ガスを200scc
m 、基板温度を300 ℃(第1の温度に相当)、圧力を20
0mTorr、成長時間を1分間とし、CVD法によりコンタ
クトホール4内のSiからなる第1の導電性膜1及びT
iNからなる第2の導電性膜3上にWを成長して、第2
の導電性膜3上に膜厚 100Å程度のタングステン膜5を
形成するとともに、第1の導電性膜1上に膜厚4000Å程
度のタングステン膜5を形成する。なお、ここでは図2
(d)に示すように、最初W成長し易いコンタクトホー
ル4内のSiからなる第1の導電性膜1上のみWが成長
し、W成長し難いTiNからなる第2の導電性膜3上に
はWが成長しない。
スを12sccm、SiH4 ガスを10sccm、H2 ガスを200scc
m 、基板温度を300 ℃(第1の温度に相当)、圧力を20
0mTorr、成長時間を1分間とし、CVD法によりコンタ
クトホール4内のSiからなる第1の導電性膜1及びT
iNからなる第2の導電性膜3上にWを成長して、第2
の導電性膜3上に膜厚 100Å程度のタングステン膜5を
形成するとともに、第1の導電性膜1上に膜厚4000Å程
度のタングステン膜5を形成する。なお、ここでは図2
(d)に示すように、最初W成長し易いコンタクトホー
ル4内のSiからなる第1の導電性膜1上のみWが成長
し、W成長し難いTiNからなる第2の導電性膜3上に
はWが成長しない。
【0018】そして、更に連続して基板温度を 400℃
(第2の温度に相当)、SiH4 ガス流量を5sccm、成
長時間を3分間とし(他のW成長条件は上記した条件と
同じ)、CVD法によりSiからなる第1の導電性膜1
及びTiNからなる第2の導電性膜3上に更にWを成長
することにより、図2(f)に示すような配線構造を得
ることができる。
(第2の温度に相当)、SiH4 ガス流量を5sccm、成
長時間を3分間とし(他のW成長条件は上記した条件と
同じ)、CVD法によりSiからなる第1の導電性膜1
及びTiNからなる第2の導電性膜3上に更にWを成長
することにより、図2(f)に示すような配線構造を得
ることができる。
【0019】すなわち、本実施例では、TiNからなる
第2の導電性膜3よりもW成長速度が速くW成長し易い
Siからなる第1の導電性膜1に、CVD法により第1
の温度で直接Wを成長させ、次いで、第1の導電性膜1
及び第2の導電性膜3に、CVD法により第1の温度よ
りも高い第2の温度でWを成長させるようにしたため、
従来のTiN膜上のみにWを形成していた場合よりもコ
ンタクトホール4内にWを速く成長させて速く埋め込む
ことができる。このため、コンタクトホール4部でタン
グステン膜5表面に段差(ボイド)を生じ難くすること
ができ、タングステン膜5表面の平坦化を実現すること
ができる。
第2の導電性膜3よりもW成長速度が速くW成長し易い
Siからなる第1の導電性膜1に、CVD法により第1
の温度で直接Wを成長させ、次いで、第1の導電性膜1
及び第2の導電性膜3に、CVD法により第1の温度よ
りも高い第2の温度でWを成長させるようにしたため、
従来のTiN膜上のみにWを形成していた場合よりもコ
ンタクトホール4内にWを速く成長させて速く埋め込む
ことができる。このため、コンタクトホール4部でタン
グステン膜5表面に段差(ボイド)を生じ難くすること
ができ、タングステン膜5表面の平坦化を実現すること
ができる。
【0020】また、コンタクトホール4部ではないSi
O2 からなる絶縁性膜2上にTiNからなる第2の導電
性膜3を形成したため、タングステン膜5をSiO2 か
らなる絶縁性膜2から剥がれ難くすることができる。
O2 からなる絶縁性膜2上にTiNからなる第2の導電
性膜3を形成したため、タングステン膜5をSiO2 か
らなる絶縁性膜2から剥がれ難くすることができる。
【0021】
【発明の効果】本発明によれば、タングステン膜表面の
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
【図1】一実施例の製造方法を説明する図である。
【図2】一実施例の製造方法を説明する図である。
【図3】従来例の製造方法を説明する図である。
【図4】従来例の課題を説明する図である。
1 第1の導電性膜 2 絶縁性膜 3 第2の導電性膜 4 コンタクトホール 5 タングステン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−234026(JP,A) 特開 平3−138932(JP,A) 特開 平4−142762(JP,A) 特開 平2−143445(JP,A) 特開 平4−130720(JP,A)
Claims (2)
- 【請求項1】第1の導電性膜上に絶縁性膜及び該第1の
導電性膜よりもタングステン成長速度が遅い第2の導電
性膜を形成する工程と、 該第2の導電性膜及び該絶縁性膜をエッチングして該第
1の導電性膜が露出される開口部を形成する工程と、 少なくとも、該第1の導電性膜上に化学気相成長法によ
りタングステンを第1の温度にて成長させ、次いで、該
第1、第2の導電性膜上に化学気相成長法によりタング
ステンを該第1の温度よりも高い第2の温度にて成長さ
せてタングステン膜を形成する工程と、を含むことを特
徴とする半導体装置の製造方法。 - 【請求項2】前記第1の導電性膜がシリコンからなり、
前記第2の導電性膜がチタンナイトライドからなること
を特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04260355A JPH04260355A (ja) | 1992-09-16 |
JP2702293B2 true JP2702293B2 (ja) | 1998-01-21 |
Family
ID=12072043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3022048A Expired - Lifetime JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2702293B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03234026A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-02-15 JP JP3022048A patent/JP2702293B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04260355A (ja) | 1992-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2889430B2 (ja) | コンタクト部形成方法 | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
JPH04142061A (ja) | タングステンプラグの形成方法 | |
JP2800788B2 (ja) | 半導体装置の製造方法 | |
JP2702293B2 (ja) | 半導体装置の製造方法 | |
JPH05347269A (ja) | 半導体装置の製造方法 | |
JP2751606B2 (ja) | 配線の形成方法 | |
JP3018383B2 (ja) | 配線形成方法 | |
JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
JP2733396B2 (ja) | 半導体装置の製造方法 | |
JPS6355932A (ja) | 半導体装置の製造方法 | |
JP3206943B2 (ja) | Soi基板の製法および半導体装置 | |
JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
JP3057869B2 (ja) | 半導体装置の製造方法 | |
JP2914023B2 (ja) | 微細配線の形成方法 | |
JPH0629241A (ja) | 半導体装置の製造方法 | |
JP3191477B2 (ja) | 配線構造およびその製造方法 | |
JP3082230B2 (ja) | 配線の形成方法 | |
JPH0562929A (ja) | 半導体装置の製造方法 | |
JPH0536628A (ja) | 半導体装置およびその製造方法 | |
JP2677180B2 (ja) | 半導体装置の製造方法 | |
JPH10144629A (ja) | バリアメタルの製造方法 | |
JP2706388B2 (ja) | 半導体装置の製造方法 | |
JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
JP2000077357A (ja) | 配線層形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |