JP2698287B2 - 調歩同期方式通信のための受信回路 - Google Patents
調歩同期方式通信のための受信回路Info
- Publication number
- JP2698287B2 JP2698287B2 JP4157942A JP15794292A JP2698287B2 JP 2698287 B2 JP2698287 B2 JP 2698287B2 JP 4157942 A JP4157942 A JP 4157942A JP 15794292 A JP15794292 A JP 15794292A JP 2698287 B2 JP2698287 B2 JP 2698287B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- character
- signal
- shift
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報処理機器等の間
（パソコンとプリンタ間等）でのデータ通信手段として
用いられるシリアル通信である、調歩同期方式での通信
機能を有する情報処理機器にて利用されるシリアル受信
回路に関する。
（パソコンとプリンタ間等）でのデータ通信手段として
用いられるシリアル通信である、調歩同期方式での通信
機能を有する情報処理機器にて利用されるシリアル受信
回路に関する。
【０００２】
【従来の技術】調歩同期式シリアル通信でのキャラクタ
（シリアル送受信データ）は図７に示す如くシリアルビ
ット列で送信され、受信回路はこのシリアルビット列を
図５のフローに従い動作し、正しいキャラクタを合成す
る。
（シリアル送受信データ）は図７に示す如くシリアルビ
ット列で送信され、受信回路はこのシリアルビット列を
図５のフローに従い動作し、正しいキャラクタを合成す
る。
【０００３】図７において、マーク（Ｍａｒｋ）は、伝
送線上に通信データがない時の状態“Ｈｉｇｈ”レベル
を、ＳＴＡはスタートビット、即ち、１キャラクタビッ
トと同一パルス幅の“Ｌｏｗ”レベルパルスであり、送
受信間の同期をとる為のビットである。また、ｂ0 〜ｂ
N は、通信すべきデータのシリアルビット列であり、Ｓ
ＴＡに続きＬＳＢビット（ｂ0 ）から送信される。ＳＴ
Ｏは、ストップビットであり、キャラクタビット列に続
く“Ｈｉｇｈ”レベルパルスである。パルス幅は１キャ
ラクタビット幅と同一であり、同期の検証用ビットであ
る。
送線上に通信データがない時の状態“Ｈｉｇｈ”レベル
を、ＳＴＡはスタートビット、即ち、１キャラクタビッ
トと同一パルス幅の“Ｌｏｗ”レベルパルスであり、送
受信間の同期をとる為のビットである。また、ｂ0 〜ｂ
N は、通信すべきデータのシリアルビット列であり、Ｓ
ＴＡに続きＬＳＢビット（ｂ0 ）から送信される。ＳＴ
Ｏは、ストップビットであり、キャラクタビット列に続
く“Ｈｉｇｈ”レベルパルスである。パルス幅は１キャ
ラクタビット幅と同一であり、同期の検証用ビットであ
る。
【０００４】また、送信ビット列は連続してキャラクタ
送信を行う場合、所定の期間のストップビットを確保の
後、これに続き、マーク状態なしで次のスタートビット
を送信する事が可能であり、この場合は図８に示すビッ
ト列を送信することになる。
送信を行う場合、所定の期間のストップビットを確保の
後、これに続き、マーク状態なしで次のスタートビット
を送信する事が可能であり、この場合は図８に示すビッ
ト列を送信することになる。
【０００５】図６は従来の調歩同期式シリアル受信を実
現する回路構成を示す。以下、図５及び図６を参照して
動作を説明する。
現する回路構成を示す。以下、図５及び図６を参照して
動作を説明する。
【０００６】Ｔ１は受信回路外部より入力されるシリア
ル通信データの入力信号である。スタートビット検出／
シフトクロック生成回路３０は、シリアル入力信号のス
タートビットの立ち下がりエッヂを検出し（図５のステ
ップＳ１０）、所定の期間（１キャラクター幅の期間）
“Ｌｏｗ”レベルであることを判定し、回路３０に入力
されるクロック“ＣＬＫ”を基にシフトクロックＳＣＬ
Ｋを生成し出力する。さらに、このスタートビットを検
出したことを示す信号Ｓ１を出力する。シフト回路３１
は信号Ｓ１より起動され、キャラクタビット長設定／制
御回路３３から出力されたシフト期間を示す信号Ｓ２が
アクティブの期間シフトクロックＳＣＬＫにより入力信
号Ｔ１のシリアルデータを１キャラクタフレーム分シフ
トする回路である（図５のステップＳ１１参照）。
ル通信データの入力信号である。スタートビット検出／
シフトクロック生成回路３０は、シリアル入力信号のス
タートビットの立ち下がりエッヂを検出し（図５のステ
ップＳ１０）、所定の期間（１キャラクター幅の期間）
“Ｌｏｗ”レベルであることを判定し、回路３０に入力
されるクロック“ＣＬＫ”を基にシフトクロックＳＣＬ
Ｋを生成し出力する。さらに、このスタートビットを検
出したことを示す信号Ｓ１を出力する。シフト回路３１
は信号Ｓ１より起動され、キャラクタビット長設定／制
御回路３３から出力されたシフト期間を示す信号Ｓ２が
アクティブの期間シフトクロックＳＣＬＫにより入力信
号Ｔ１のシリアルデータを１キャラクタフレーム分シフ
トする回路である（図５のステップＳ１１参照）。
【０００７】キャラクタビット長設定／制御回路３３は
外部ＭＰＵ等から設定されたキャラクタビット長に基づ
き、シフト回路３１を動作させるべき期間を示す信号Ｓ
２を出力すると同時に、シフト終了を示す信号Ｓ３を出
力する。ラッチ／データ出力回路３４は信号Ｓ３を受取
り、シフト回路３１から出力されるシフト結果Ｓ４をラ
ッチ回路にラッチし（図５のステップＳ１３参照）、外
部ＭＰＵからの要求に応じバスＢ１を通じて出力する回
路である。フレーミングエラー検出回路３２は信号Ｓ３
発生時に、シフト結果Ｓ４の内のストップビットにあた
る状態を判定し（ステップＳ１２）、同期ミスがなかっ
たかどうか（フレーミングエラーの有無）を判別する回
路である（図５のステップＳ１４参照）。
外部ＭＰＵ等から設定されたキャラクタビット長に基づ
き、シフト回路３１を動作させるべき期間を示す信号Ｓ
２を出力すると同時に、シフト終了を示す信号Ｓ３を出
力する。ラッチ／データ出力回路３４は信号Ｓ３を受取
り、シフト回路３１から出力されるシフト結果Ｓ４をラ
ッチ回路にラッチし（図５のステップＳ１３参照）、外
部ＭＰＵからの要求に応じバスＢ１を通じて出力する回
路である。フレーミングエラー検出回路３２は信号Ｓ３
発生時に、シフト結果Ｓ４の内のストップビットにあた
る状態を判定し（ステップＳ１２）、同期ミスがなかっ
たかどうか（フレーミングエラーの有無）を判別する回
路である（図５のステップＳ１４参照）。
【０００８】この種の通信では、送信側のキャラクタビ
ット長は必ずしも受信側では明かではなく、従って、１
キャラクタフレーム内のキャラクタビット長が送信側と
受信側との間で差異がある場合に、フレーミングエラー
が発生する。
ット長は必ずしも受信側では明かではなく、従って、１
キャラクタフレーム内のキャラクタビット長が送信側と
受信側との間で差異がある場合に、フレーミングエラー
が発生する。
【０００９】しかしながら、キャラクタビット長の差異
があっても、任意の２個のキャラクタフレームの間に必
ず所定の期間以上のマーク状態が挿入されれば、フレー
ミングエラーとならない。この時受信されたキャラクタ
は、受信側で設定されたキャラクタビット長（Ｎ）で合
成されるため、送信側から送られるキャラクタビット長
（ｎ）との差（Ｎ−ｎ）分は論理“１”のビットとして
合成されることになる。以上を図９に示す。
があっても、任意の２個のキャラクタフレームの間に必
ず所定の期間以上のマーク状態が挿入されれば、フレー
ミングエラーとならない。この時受信されたキャラクタ
は、受信側で設定されたキャラクタビット長（Ｎ）で合
成されるため、送信側から送られるキャラクタビット長
（ｎ）との差（Ｎ−ｎ）分は論理“１”のビットとして
合成されることになる。以上を図９に示す。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
条件が満たされず所定期間以上のマーク状態が挿入され
なければ、送信側のキャラクタは正しく受信側で再生で
きないという問題がある。この時の例を送信側キャラク
タビット長を７、受信側キャラクタビット長を８とした
時送信キャラクタ１６進数“０Ｃ”を３キャラクタ連続
して送信した場合を図１０に示す。送信側キャラクタビ
ット数が７である場合には、上位３ビットと下位４ビッ
トで１つのキャラクタを送信でき、図１０に示す例では
上位３ビット”０００”が１６進数”０”、下位４ビッ
ト”１１００”が１６進数”Ｃ”である。
条件が満たされず所定期間以上のマーク状態が挿入され
なければ、送信側のキャラクタは正しく受信側で再生で
きないという問題がある。この時の例を送信側キャラク
タビット長を７、受信側キャラクタビット長を８とした
時送信キャラクタ１６進数“０Ｃ”を３キャラクタ連続
して送信した場合を図１０に示す。送信側キャラクタビ
ット数が７である場合には、上位３ビットと下位４ビッ
トで１つのキャラクタを送信でき、図１０に示す例では
上位３ビット”０００”が１６進数”０”、下位４ビッ
ト”１１００”が１６進数”Ｃ”である。
【００１１】この場合、受信側では最初のキャラクタで
フレーミングエラーとなるが下位７ビットについては送
信側データを正しく受信している。しかしながら、受信
回路では、一旦フレーミングエラーとなった時には次の
スタートビット検出はシリアルデータに次の立ち下がり
エッヂを検出する迄受信動作を行なわない為、受信側で
は送信された第２番目のキャラクタと第３番目のキャラ
クタとで１つのキャラクタ受信しか行なわれず、しか
も、このデータも送信されたデータとは全く異なるもの
となってしまう。
フレーミングエラーとなるが下位７ビットについては送
信側データを正しく受信している。しかしながら、受信
回路では、一旦フレーミングエラーとなった時には次の
スタートビット検出はシリアルデータに次の立ち下がり
エッヂを検出する迄受信動作を行なわない為、受信側で
は送信された第２番目のキャラクタと第３番目のキャラ
クタとで１つのキャラクタ受信しか行なわれず、しか
も、このデータも送信されたデータとは全く異なるもの
となってしまう。
【００１２】他方、キャラクタビット長設定／制御回路
３３は、キャラクタビット長を送信側に合わせて変更で
きるが、フレーミングエラーが発生した後は、図１０に
示したのと同様に、キャラクタを正常に読み取ることは
できない。従って、これらの方法だと、シリアルデータ
の再送を行うしかなかった。
３３は、キャラクタビット長を送信側に合わせて変更で
きるが、フレーミングエラーが発生した後は、図１０に
示したのと同様に、キャラクタを正常に読み取ることは
できない。従って、これらの方法だと、シリアルデータ
の再送を行うしかなかった。
【００１３】この為、受信側で送信側データを再生する
ことは非常に困難である。
ことは非常に困難である。
【００１４】従って、本発明は、キャラクタビット長の
設定が送信側より１つ大きい場合に確実にシリアルデー
タを受信できる調歩同期方式通信のための受信回路を提
供するものである。
設定が送信側より１つ大きい場合に確実にシリアルデー
タを受信できる調歩同期方式通信のための受信回路を提
供するものである。
【００１５】
【課題を解決するための手段】本発明によれば、複数の
キャラクタビット列よりなるシリアルデータを受信する
調歩同期方式通信のための受信回路であって、シリアル
データのスタートビットを検出して検出信号を出力する
と共に入力されるクロックに基づいてシフトクロックを
生成して出力する手段と、前記検出信号により起動され
前記シフトクロックにより前記シリアルデータを１キャ
ラクタフレームシフトする手段と、該シフトされたデー
タをラッチし外部からの要求に応じて出力するラッチ手
段と、設定されたキャラクタビット長に基づきシフト期
間を示す信号及びシフト終了を示す信号を出力する手段
とを有し、前記シフトされたデータのストップビットを
判定して前記シリアルデータのフレーミングエラーの発
生を検出し且つ該フレーミングエラーが発生したキャラ
クタビット列の最上位ビットがストップビットと同一の
レベルにあると認識した場合に所定の信号を発生する手
段と、前記シフトクロックを生成して出力する手段にク
ロック及びシリアルデータを出力する手段であって、前
記所定の信号によって起動され、前記フレーミングエラ
ーが発生したキャラクタビット列の次のキャラクタビッ
ト列のスタートビットの期間内にストップビットと同一
レベルのパルスを所定期間付加すると共に、前記スター
トビットの期間内における前記付加したパルス以後の期
間に出力するクロックの周波数を前記所定期間の長さに
応じて設定する手段とを備えた調歩同期方式通信のため
の受信回路が提供される。
キャラクタビット列よりなるシリアルデータを受信する
調歩同期方式通信のための受信回路であって、シリアル
データのスタートビットを検出して検出信号を出力する
と共に入力されるクロックに基づいてシフトクロックを
生成して出力する手段と、前記検出信号により起動され
前記シフトクロックにより前記シリアルデータを１キャ
ラクタフレームシフトする手段と、該シフトされたデー
タをラッチし外部からの要求に応じて出力するラッチ手
段と、設定されたキャラクタビット長に基づきシフト期
間を示す信号及びシフト終了を示す信号を出力する手段
とを有し、前記シフトされたデータのストップビットを
判定して前記シリアルデータのフレーミングエラーの発
生を検出し且つ該フレーミングエラーが発生したキャラ
クタビット列の最上位ビットがストップビットと同一の
レベルにあると認識した場合に所定の信号を発生する手
段と、前記シフトクロックを生成して出力する手段にク
ロック及びシリアルデータを出力する手段であって、前
記所定の信号によって起動され、前記フレーミングエラ
ーが発生したキャラクタビット列の次のキャラクタビッ
ト列のスタートビットの期間内にストップビットと同一
レベルのパルスを所定期間付加すると共に、前記スター
トビットの期間内における前記付加したパルス以後の期
間に出力するクロックの周波数を前記所定期間の長さに
応じて設定する手段とを備えた調歩同期方式通信のため
の受信回路が提供される。
【００１６】
【作用】キャラクタビット列よりなるシリアルデータを
受信する調歩同期方式通信において、受信側のキャラク
タビット長の設定値がＮでありかつ送信側のキャラクタ
ビット調がＮ−１である場合に、フレーミングエラーが
発生し得る。この際、フレーミングエラーを検出する手
段がスタートビットに同期してシフトされたシリアルデ
ータのストップビットを判定してエラー発生を検出し、
且つ該フレーミングエラーが発生したキャラクタビット
列の最上位ビットがストップビットと同一のレベルにあ
ると認識した場合に所定の信号を発生する。また、送信
されたキャラクタビット列の最上位ビット、即ちＮ番目
のビットはストップビットであるので、これによって、
フレーミングエラーが発生したキャラクタビット列の次
のキャラクタビット列のスタートビットの期間内にスト
ップビットと同一レベルのパルスが所定期間付加される
と共に、スタートビットの期間内における付加したパル
ス以後の期間に出力されるクロックの周波数が所定期間
の長さに応じて設定されて出力される。付加したパルス
以後の期間に出力されるクロックの周波数により、通常
の周期より短い周期で付加されたストップビット及びス
タートビットが正しく認識され、受信回路は最上位ビッ
トを無視することで正しくキャラクタ受信を行い得る。
受信する調歩同期方式通信において、受信側のキャラク
タビット長の設定値がＮでありかつ送信側のキャラクタ
ビット調がＮ−１である場合に、フレーミングエラーが
発生し得る。この際、フレーミングエラーを検出する手
段がスタートビットに同期してシフトされたシリアルデ
ータのストップビットを判定してエラー発生を検出し、
且つ該フレーミングエラーが発生したキャラクタビット
列の最上位ビットがストップビットと同一のレベルにあ
ると認識した場合に所定の信号を発生する。また、送信
されたキャラクタビット列の最上位ビット、即ちＮ番目
のビットはストップビットであるので、これによって、
フレーミングエラーが発生したキャラクタビット列の次
のキャラクタビット列のスタートビットの期間内にスト
ップビットと同一レベルのパルスが所定期間付加される
と共に、スタートビットの期間内における付加したパル
ス以後の期間に出力されるクロックの周波数が所定期間
の長さに応じて設定されて出力される。付加したパルス
以後の期間に出力されるクロックの周波数により、通常
の周期より短い周期で付加されたストップビット及びス
タートビットが正しく認識され、受信回路は最上位ビッ
トを無視することで正しくキャラクタ受信を行い得る。
【００１７】
【実施例】以下、実施例を用いて、本発明を詳細に説明
する。
する。
【００１８】図１は、本発明に係わる調歩同期方式通信
のための受信回路の一実施例のブロック図である。
のための受信回路の一実施例のブロック図である。
【００１９】スタートビット検出／シフトクロック生成
回路１０は、シリアル入力信号のスタートビットの立ち
下がりエッヂを検出し、所定の期間（１キャラクタビッ
ト幅の期間）“Ｌｏｗ”レベルであることを判定し、入
力されるクロックＣＬＫ１を基にシフトクロックＳＣＬ
Ｋを生成し出力する。さらに、このスタートビットを検
出したことを示す信号Ｓ１を出力する。
回路１０は、シリアル入力信号のスタートビットの立ち
下がりエッヂを検出し、所定の期間（１キャラクタビッ
ト幅の期間）“Ｌｏｗ”レベルであることを判定し、入
力されるクロックＣＬＫ１を基にシフトクロックＳＣＬ
Ｋを生成し出力する。さらに、このスタートビットを検
出したことを示す信号Ｓ１を出力する。
【００２０】シフト回路１１は、信号Ｓ１より起動さ
れ、キャラクタビット長設定／制御回路１３から出力さ
れたシフト期間を示す信号Ｓ２がアクティブの期間シフ
トクロックＳＣＬＫにより入力信号Ｔ１のシリアルデー
タを１キャラクタフレーム分シフトする回路である。
れ、キャラクタビット長設定／制御回路１３から出力さ
れたシフト期間を示す信号Ｓ２がアクティブの期間シフ
トクロックＳＣＬＫにより入力信号Ｔ１のシリアルデー
タを１キャラクタフレーム分シフトする回路である。
【００２１】キャラクタビット長設定／制御回路１３は
外部ＭＰＵ等から設定されたキャラクタビット長に基づ
き、シフト回路１１を動作させるべき期間を示す信号Ｓ
２を出力すると同時に、シフト終了を示す信号Ｓ３を出
力する。
外部ＭＰＵ等から設定されたキャラクタビット長に基づ
き、シフト回路１１を動作させるべき期間を示す信号Ｓ
２を出力すると同時に、シフト終了を示す信号Ｓ３を出
力する。
【００２２】ラッチ／データ出力回路１４は信号Ｓ３を
受取り、シフト回路１１から出力されるシフト結果Ｓ４
をラッチ回路にラッチし、外部ＭＰＵからの要求に応じ
バスＢ１を通じて出力する回路である。
受取り、シフト回路１１から出力されるシフト結果Ｓ４
をラッチ回路にラッチし、外部ＭＰＵからの要求に応じ
バスＢ１を通じて出力する回路である。
【００２３】シリアルデータのフレーミングエラーの発
生を検出し且つフレーミングエラーが発生したキャラク
タビット列の最上位ビットがストップビットと同一のレ
ベルにあると認識した場合に所定の信号を発生する手段
に対応するフレーミングエラー検出回路１２は、フレー
ミングエラー発生を示す出力信号Ｓ５を出力し、さらに
最上位ビット（キャラクタビット長設定／制御回路１３
に設定されるキャラクタビット長がＮである場合のｂN-
1 に当たるビット）が“Ｈｉｇｈ”レベルであり、かつ
フレーミングエラーが発生した条件を示す信号Ｓ６を受
信クロック及び入力シリアルデータの加工回路１５へと
出力する。
生を検出し且つフレーミングエラーが発生したキャラク
タビット列の最上位ビットがストップビットと同一のレ
ベルにあると認識した場合に所定の信号を発生する手段
に対応するフレーミングエラー検出回路１２は、フレー
ミングエラー発生を示す出力信号Ｓ５を出力し、さらに
最上位ビット（キャラクタビット長設定／制御回路１３
に設定されるキャラクタビット長がＮである場合のｂN-
1 に当たるビット）が“Ｈｉｇｈ”レベルであり、かつ
フレーミングエラーが発生した条件を示す信号Ｓ６を受
信クロック及び入力シリアルデータの加工回路１５へと
出力する。
【００２４】本発明の主要部分である仮想的な区切りを
シリアルデータに付加する手段に対応する受信クロック
及び入力シリアルデータの加工回路１５には、外部から
のシリアル通信データの入力信号Ｔ１が入力され、その
入力信号を加工しスタートビット検出／シフトクロック
生成回路１０及びシフト回路１１に信号Ｓ７として出力
すると同時に、クロックＣＬＫとクロックＣＬＫの４倍
の周波数のクロックＣＬＫ２とが入力され、これを加工
し、ＣＬＫ１としてスタートビット検出／シフトクロッ
ク生成回路１０に出力する。信号Ｓ７は、仮想ストップ
ビットが付加されたシリアル通信データである。尚、ク
ロックＣＬＫは、信号Ｔ１の１６倍以上の周波数を有し
ており、送信レートのべき乗倍周波数のクロック信号で
ある。
シリアルデータに付加する手段に対応する受信クロック
及び入力シリアルデータの加工回路１５には、外部から
のシリアル通信データの入力信号Ｔ１が入力され、その
入力信号を加工しスタートビット検出／シフトクロック
生成回路１０及びシフト回路１１に信号Ｓ７として出力
すると同時に、クロックＣＬＫとクロックＣＬＫの４倍
の周波数のクロックＣＬＫ２とが入力され、これを加工
し、ＣＬＫ１としてスタートビット検出／シフトクロッ
ク生成回路１０に出力する。信号Ｓ７は、仮想ストップ
ビットが付加されたシリアル通信データである。尚、ク
ロックＣＬＫは、信号Ｔ１の１６倍以上の周波数を有し
ており、送信レートのべき乗倍周波数のクロック信号で
ある。
【００２５】本実施例による受信回路でのタイミングチ
ャートを図２及び図３に示す。図３は、図２のＡ部の拡
大図である。
ャートを図２及び図３に示す。図３は、図２のＡ部の拡
大図である。
【００２６】スタートビット検出／シフトクロック生成
回路１０より出力されるシフトクロックＳＣＬＫは、入
力クロックＣＬＫ１を分周したクロックでありこのクロ
ックの立ち下がりエッヂによりシフト回路１１はシフト
動作を行なう。従って、より正確に入力信号Ｔ１のシリ
アルデータをシフトする為にはシフトクロックＳＣＬＫ
の立ち下がりはキャラクタビットの中点にくる様にスタ
ートビット検出／シフトクロック生成回路１０で調整さ
れている。受信クロック及び入力シリアルデータの加工
回路１５は、信号Ｓ６がアクティブとなるタイミングに
応じて、Ｔ１からの入力シリアルデータのストップビッ
トを加工しキャラクタビット幅の １／４周期に当たる
“Ｈｉｇｈ”パルス２２を入れてこれをスタートビット
検出／シフトクロック生成回路１０及びシフト回路１１
にシリアルデータ信号Ｓ７を出力する。
回路１０より出力されるシフトクロックＳＣＬＫは、入
力クロックＣＬＫ１を分周したクロックでありこのクロ
ックの立ち下がりエッヂによりシフト回路１１はシフト
動作を行なう。従って、より正確に入力信号Ｔ１のシリ
アルデータをシフトする為にはシフトクロックＳＣＬＫ
の立ち下がりはキャラクタビットの中点にくる様にスタ
ートビット検出／シフトクロック生成回路１０で調整さ
れている。受信クロック及び入力シリアルデータの加工
回路１５は、信号Ｓ６がアクティブとなるタイミングに
応じて、Ｔ１からの入力シリアルデータのストップビッ
トを加工しキャラクタビット幅の １／４周期に当たる
“Ｈｉｇｈ”パルス２２を入れてこれをスタートビット
検出／シフトクロック生成回路１０及びシフト回路１１
にシリアルデータ信号Ｓ７を出力する。
【００２７】ここで、パルス２２の幅は１／４周期分で
ある必要はなく、ストップビットＳＴＯとして認識され
る幅を有していれば良い。
ある必要はなく、ストップビットＳＴＯとして認識され
る幅を有していれば良い。
【００２８】さらに、この“Ｈｉｇｈ”パルスから次の
送信キャラクタの最下位ビットｂ0に当たるデータがＴ
１信号に現れる迄の期間、スタートビット検出／シフト
クロック生成回路１０への出力クロックＣＬＫ１をＣＬ
Ｋの４倍の周波数とする。この周波数は、”Ｈｉｇｈ”
パルス２２の幅、１／４周期で決まる。即ち、ストップ
ビットＳＴＯを１／４周期に設定して付加するために、
この逆数の４倍の周波数にクロックＣＬＫ１を設定す
る。
送信キャラクタの最下位ビットｂ0に当たるデータがＴ
１信号に現れる迄の期間、スタートビット検出／シフト
クロック生成回路１０への出力クロックＣＬＫ１をＣＬ
Ｋの４倍の周波数とする。この周波数は、”Ｈｉｇｈ”
パルス２２の幅、１／４周期で決まる。即ち、ストップ
ビットＳＴＯを１／４周期に設定して付加するために、
この逆数の４倍の周波数にクロックＣＬＫ１を設定す
る。
【００２９】従って、スタートビット検出／シフトクロ
ック生成回路１０及びシフト回路１１に対して、信号Ｓ
６がアクティブとなるタイミングで仮想的なストップビ
ットが与えられることとなり、フレーミングエラーが発
生しても正しくキャラクタ受信ができる。
ック生成回路１０及びシフト回路１１に対して、信号Ｓ
６がアクティブとなるタイミングで仮想的なストップビ
ットが与えられることとなり、フレーミングエラーが発
生しても正しくキャラクタ受信ができる。
【００３０】これにより、送信側キャラクタビット長と
受信側設定キャラクタビット長との差異から発生する受
信エラーのうち、送信側が受信側設定キャラクタビット
長より１だけ少ない場合に限り、最上位ビットのみを無
視すれば、送信側キャラクタを正しく再生でき、たとえ
エラーを起しても受信側で正しくキャラクタ受信を行い
得る。
受信側設定キャラクタビット長との差異から発生する受
信エラーのうち、送信側が受信側設定キャラクタビット
長より１だけ少ない場合に限り、最上位ビットのみを無
視すれば、送信側キャラクタを正しく再生でき、たとえ
エラーを起しても受信側で正しくキャラクタ受信を行い
得る。
【００３１】図４に、受信回路の本実施例における、送
信側キャラクタフレーム及び受信側キャラクタフレーム
の通信状況を示す。
信側キャラクタフレーム及び受信側キャラクタフレーム
の通信状況を示す。
【００３２】例として、送信側キャラクタビット長を
７、受信側設定キャラクタビット長を８とした場合を示
す。
７、受信側設定キャラクタビット長を８とした場合を示
す。
【００３３】本発明での受信回路では上図に示す通り、
受信側であらかじめ設定されたキャラクタビット長Ｎの
最上位ビット（ｂN-1 ）が“Ｈｉｇｈ”レベルで且つフ
レーミングエラーとなった時、この時点で次の“Ｌｏ
ｗ”レベルパルス、即ち次のキャラクタビット列のスタ
ートビットを加工してストップビットを付加して、これ
によってその次のキャラクタビット列のスタートビット
も確保して、次のビットを最下位ビット（ｂ0 ）として
受信を行なう様にしたものであり、これにより送信側が
Ｎ−１のキャラクタビット長で構成されたキャラクタフ
レームを連続して送信しても送信データを正しく再生す
る事を可能とするものである。
受信側であらかじめ設定されたキャラクタビット長Ｎの
最上位ビット（ｂN-1 ）が“Ｈｉｇｈ”レベルで且つフ
レーミングエラーとなった時、この時点で次の“Ｌｏ
ｗ”レベルパルス、即ち次のキャラクタビット列のスタ
ートビットを加工してストップビットを付加して、これ
によってその次のキャラクタビット列のスタートビット
も確保して、次のビットを最下位ビット（ｂ0 ）として
受信を行なう様にしたものであり、これにより送信側が
Ｎ−１のキャラクタビット長で構成されたキャラクタフ
レームを連続して送信しても送信データを正しく再生す
る事を可能とするものである。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
る受信回路は、シリアルデータのフレーミングエラーの
発生を検出し且つ該フレーミングエラーが発生したキャ
ラクタビット列の最上位ビットがストップビットと同一
のレベルにあると認識した場合に所定の信号を発生する
手段と、該手段によって発生した所定の信号によって起
動され、フレーミングエラーが発生したキャラクタビッ
ト列の次のキャラクタビット列のスタートビットの期間
内にストップビットと同一レベルのパルスを所定期間付
加すると共に、スタートビットの期間内における付加し
たパルス以後の期間に出力するクロックの周波数を所定
期間の長さに応じて設定する手段とを備えたので、送信
側のキャラクタビット列が１小さい場合に、通常の周期
より短い周期で付加されたストップビット及びスタート
ビットを正しく認識して受信したキャラクタ列を正しく
再生でき、たとえフレーミングエラーを起しても、スト
ップビットを付加することによる時間的遅延を生ずるこ
となく簡単な回路構成の受信回路で正しくキャラクタ受
信を行い得る。
る受信回路は、シリアルデータのフレーミングエラーの
発生を検出し且つ該フレーミングエラーが発生したキャ
ラクタビット列の最上位ビットがストップビットと同一
のレベルにあると認識した場合に所定の信号を発生する
手段と、該手段によって発生した所定の信号によって起
動され、フレーミングエラーが発生したキャラクタビッ
ト列の次のキャラクタビット列のスタートビットの期間
内にストップビットと同一レベルのパルスを所定期間付
加すると共に、スタートビットの期間内における付加し
たパルス以後の期間に出力するクロックの周波数を所定
期間の長さに応じて設定する手段とを備えたので、送信
側のキャラクタビット列が１小さい場合に、通常の周期
より短い周期で付加されたストップビット及びスタート
ビットを正しく認識して受信したキャラクタ列を正しく
再生でき、たとえフレーミングエラーを起しても、スト
ップビットを付加することによる時間的遅延を生ずるこ
となく簡単な回路構成の受信回路で正しくキャラクタ受
信を行い得る。
【図１】本発明に係わる調歩同期方式通信のための受信
回路の一実施例のブロック図である。
回路の一実施例のブロック図である。
【図２】図１に示す受信回路の信号のタイミングチャー
ト図である。
ト図である。
【図３】図２に示す受信回路の信号のタイミングチャー
ト図の一部拡大図である。
ト図の一部拡大図である。
【図４】図１に示す受信回路における、送信側キャラク
タフレーム及び受信側キャラクタフレームの通信状況を
示す図である。
タフレーム及び受信側キャラクタフレームの通信状況を
示す図である。
【図５】従来の受信回路の動作フローを示すフローチャ
ート図である。
ート図である。
【図６】従来の調歩同期方式通信のための受信回路の一
実施例のブロック図である。
実施例のブロック図である。
【図７】従来の受信回路におけるキャラクタの一例を示
す説明図である。
す説明図である。
【図８】従来の受信回路におけるキャラクタの一例を示
す説明図である。
す説明図である。
【図９】受信側のキャラクタビット長がＮであり、送信
側のキャラクタビット長がＮ−１である場合のキャラク
タ受信の一例を示す説明図である。
側のキャラクタビット長がＮ−１である場合のキャラク
タ受信の一例を示す説明図である。
【図１０】受信側のキャラクタビット長がＮであり、送
信側のキャラクタビット長がＮ−１である場合のキャラ
クタ受信においてフレーミングエラーの発生を示す説明
図である。
信側のキャラクタビット長がＮ−１である場合のキャラ
クタ受信においてフレーミングエラーの発生を示す説明
図である。
１０ スタートビット検出／シフトクロック生成回路 １１ シフト回路 １２ フレーミングエラー検出回路 １３ キャラクタビット長設定／制御回路 １４ ラッチ／データ出力回路 １５ 受信クロック及び入力シリアルデータの加工回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三上 浩 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平４−185135（ＪＰ，Ａ) 実開 平２−1943（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 複数のキャラクタビット列よりなるシリ
アルデータを受信する調歩同期方式通信のための受信回
路であって、シリアルデータのスタートビットを検出し
て検出信号を出力すると共に入力されるクロックに基づ
いてシフトクロックを生成して出力する手段と、前記検
出信号により起動され前記シフトクロックにより前記シ
リアルデータを１キャラクタフレームシフトする手段
と、該シフトされたデータをラッチし外部からの要求に
応じて出力するラッチ手段と、設定されたキャラクタビ
ット長に基づきシフト期間を示す信号及びシフト終了を
示す信号を出力する手段とを有し、前記シフトされたデ
ータのストップビットを判定して前記シリアルデータの
フレーミングエラーの発生を検出し且つ該フレーミング
エラーが発生したキャラクタビット列の最上位ビットが
ストップビットと同一のレベルにあると認識した場合に
所定の信号を発生する手段と、前記シフトクロックを生
成して出力する手段にクロック及びシリアルデータを出
力する手段であって、前記所定の信号によって起動さ
れ、前記フレーミングエラーが発生したキャラクタビッ
ト列の次のキャラクタビット列のスタートビットの期間
内にストップビットと同一レベルのパルスを所定期間付
加すると共に、前記スタートビットの期間内における前
記付加したパルス以後の期間に出力するクロックの周波
数を前記所定期間の長さに応じて設定する手段とを備え
た調歩同期方式通信のための受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157942A JP2698287B2 (ja) | 1992-06-17 | 1992-06-17 | 調歩同期方式通信のための受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157942A JP2698287B2 (ja) | 1992-06-17 | 1992-06-17 | 調歩同期方式通信のための受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066341A JPH066341A (ja) | 1994-01-14 |
| JP2698287B2 true JP2698287B2 (ja) | 1998-01-19 |
Family
ID=15660840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157942A Expired - Fee Related JP2698287B2 (ja) | 1992-06-17 | 1992-06-17 | 調歩同期方式通信のための受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698287B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69525415T2 (de) * | 1994-11-04 | 2002-06-20 | Sumitomo Electric Industries, Ltd. | Schrumpfbarer Schlauch, aus Verbundmaterial, und Verfahren zur Abdichtung unter Verwendung dieses Schlauches |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021943U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JP2902102B2 (ja) * | 1990-11-20 | 1999-06-07 | 国際電気株式会社 | デジタル通信網のストップビット調整装置 |
-
1992
- 1992-06-17 JP JP4157942A patent/JP2698287B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH066341A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| JPS6226103B2 (ja) | ||
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPS6229239A (ja) | サイクリツク情報伝送装置におけるフレ−ム同期方式 | |
| JP3021855B2 (ja) | シリアルデータ転送装置 | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JP2005333513A (ja) | 通信システム | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP3196989B2 (ja) | フレーム同期装置 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2679607B2 (ja) | ポインタ処理回路 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| KR200229125Y1 (ko) | 입출력보드에서의 바이트 클럭 발생 장치 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JPH06216894A (ja) | 伝送装置における受信回路 | |
| JP2006311326A (ja) | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 | |
| JPH06350573A (ja) | 監視データ付け替え回路 | |
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JPH0669806A (ja) | マンチェスタバイフェイズ信号のエンコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |