JP2691572B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP2691572B2 JP2691572B2 JP20265088A JP20265088A JP2691572B2 JP 2691572 B2 JP2691572 B2 JP 2691572B2 JP 20265088 A JP20265088 A JP 20265088A JP 20265088 A JP20265088 A JP 20265088A JP 2691572 B2 JP2691572 B2 JP 2691572B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- arsenic
- containing compound
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 例えば選択ドーピング技術を利用することで生成され
る二次元電子ガス層をチャネルとする化合物半導体装置
を製造する方法の改良に関し、 横方向は勿論のこと、縦方向に於いても基板と能動領
域との電気的分離を行って、近接する半導体装置間の電
気的な干渉が発生するのを防止して集積度の向上を可能
にすることを目的とし、 半絶縁性化合物半導体基板表面に後に成長される同種
の化合物半導体層（或いはアルミニウム含有化合物半導
体層）に比較し砒素を過剰に供給した状態で全面に高抵
抗の砒素含有化合物半導体層間分離層（或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層）を成長する
工程と、次いで、該砒素含有化合物半導体層間分離層
（或いはアルミニウム及び砒素含有化合物半導体層間分
離層）上に能動層など必要な化合物半導体層を成長させ
る工程と、次いで、該化合物半導体層表面から選択的に
酸素イオンを注入して前記砒素含有化合物半導体層間分
離層（或いはアルミニウム及び砒素含有化合物半導体層
間分離層）に達する高抵抗の素子間分離層を形成する工
程とを含んでなるように構成する。
る二次元電子ガス層をチャネルとする化合物半導体装置
を製造する方法の改良に関し、 横方向は勿論のこと、縦方向に於いても基板と能動領
域との電気的分離を行って、近接する半導体装置間の電
気的な干渉が発生するのを防止して集積度の向上を可能
にすることを目的とし、 半絶縁性化合物半導体基板表面に後に成長される同種
の化合物半導体層（或いはアルミニウム含有化合物半導
体層）に比較し砒素を過剰に供給した状態で全面に高抵
抗の砒素含有化合物半導体層間分離層（或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層）を成長する
工程と、次いで、該砒素含有化合物半導体層間分離層
（或いはアルミニウム及び砒素含有化合物半導体層間分
離層）上に能動層など必要な化合物半導体層を成長させ
る工程と、次いで、該化合物半導体層表面から選択的に
酸素イオンを注入して前記砒素含有化合物半導体層間分
離層（或いはアルミニウム及び砒素含有化合物半導体層
間分離層）に達する高抵抗の素子間分離層を形成する工
程とを含んでなるように構成する。
本発明は、例えば選択ドーピング技術を利用すること
で生成される二次元電子ガス層をチャネルとする化合物
半導体装置を製造する方法の改良に関する。
で生成される二次元電子ガス層をチャネルとする化合物
半導体装置を製造する方法の改良に関する。
半導体装置の動作速度を向上する為、GaAs系など化合
物半導体の実用化が進められ、また、不純物ドーピング
領域とキャリア移動領域とを空間的に分離する、所謂、
選択ドーピング技術を適用し、生成される二次元状態の
電子をキャリヤとする高電子移動度電界効果トランジス
タ（high electron mobility transistor:HEMT）などの
半導体装置が開発されている。
物半導体の実用化が進められ、また、不純物ドーピング
領域とキャリア移動領域とを空間的に分離する、所謂、
選択ドーピング技術を適用し、生成される二次元状態の
電子をキャリヤとする高電子移動度電界効果トランジス
タ（high electron mobility transistor:HEMT）などの
半導体装置が開発されている。
このような半導体装置も、高集積化されるに及んで、
近接する半導体装置間の電気的干渉が発生し、相互の半
導体装置が動作不良となってしまうことが問題になりつ
つある。
近接する半導体装置間の電気的干渉が発生し、相互の半
導体装置が動作不良となってしまうことが問題になりつ
つある。
前記種類の半導体装置を製造する従来の方法に於いて
は、近接する半導体装置間を分離する手段として、 （１） 半導体装置間をエッチングして削り落とし、空
隙を形成する（リセス法） （２） 半導体装置間にイオン注入法で酸素を打ち込
み、高抵抗領域を形成する（酸素注入法） などが行われている。
は、近接する半導体装置間を分離する手段として、 （１） 半導体装置間をエッチングして削り落とし、空
隙を形成する（リセス法） （２） 半導体装置間にイオン注入法で酸素を打ち込
み、高抵抗領域を形成する（酸素注入法） などが行われている。
（１）のリセス法に依った場合、半導体装置間の電極
・配線を形成するのに空隙を通過する必要があることか
ら製造上の困難性がある。然しながら、（２）の酸素注
入法は高集積化に有効であるところから現在多用されて
いる。
・配線を形成するのに空隙を通過する必要があることか
ら製造上の困難性がある。然しながら、（２）の酸素注
入法は高集積化に有効であるところから現在多用されて
いる。
従来の技術では、前記したように、半導体装置間の電
気的分離には主として横方向について考慮されていて、
基板と素子間、即ち、縦方向については充分な対策は施
されていない。
気的分離には主として横方向について考慮されていて、
基板と素子間、即ち、縦方向については充分な対策は施
されていない。
然しながら、近年、基板として多用されている例えば
半絶縁性GaAs基板、ノン・ドープGaAsバッフア層、基板
とエピタキシャル成長半導体結晶層との界面に介挿され
る界面層なども近接する半導体装置間の電気的な干渉の
原因になることが判ってきた。
半絶縁性GaAs基板、ノン・ドープGaAsバッフア層、基板
とエピタキシャル成長半導体結晶層との界面に介挿され
る界面層なども近接する半導体装置間の電気的な干渉の
原因になることが判ってきた。
現在、例えば、半絶縁性GaAs基板としては、ノン・ド
ープの状態にCr−Ｏをドーピングして抵抗率を107〔Ω
・cm〕以上とされているに過ぎず、また、バッファ層と
してAlGaAs層を使用する試みもなされてはいるが、高集
積化する場合の電気的分離手段としては不充分である。
ープの状態にCr−Ｏをドーピングして抵抗率を107〔Ω
・cm〕以上とされているに過ぎず、また、バッファ層と
してAlGaAs層を使用する試みもなされてはいるが、高集
積化する場合の電気的分離手段としては不充分である。
本発明は、横方向は勿論のこと、縦方向に於いても基
板と能動領域との電気的分離を行って、近接する半導体
装置間の電気的な干渉が発生するのを防止して集積度の
向上を可能とする。
板と能動領域との電気的分離を行って、近接する半導体
装置間の電気的な干渉が発生するのを防止して集積度の
向上を可能とする。
例えば、分子線エピタキシャル成長（molecular beam
epitaxy:MBE）法を適用してGaAsをエピタキシャル成長
させる際、As分子線を過剰に照射するとGaAs結晶の格子
間にAs原子が取り込まれて格子欠陥が生成される。この
格子欠陥は、GaAs結晶中に深い準位の電子トラップを生
成するのでGaAs結晶は高抵抗化する。
epitaxy:MBE）法を適用してGaAsをエピタキシャル成長
させる際、As分子線を過剰に照射するとGaAs結晶の格子
間にAs原子が取り込まれて格子欠陥が生成される。この
格子欠陥は、GaAs結晶中に深い準位の電子トラップを生
成するのでGaAs結晶は高抵抗化する。
本発明に於いては、この現象を利用して半絶縁性化合
物半導体基板と化合物半導体層との間の層間分離を行
う。
物半導体基板と化合物半導体層との間の層間分離を行
う。
第１図は本発明の原理を説明する為の半導体装置（HE
MT）の要部切断側面図を表している。
MT）の要部切断側面図を表している。
図に於いて、１は半絶縁性GaAs基板、２は高抵抗化さ
れたノン・ドープGaAs層間分離層、３はノン・ドープGa
As能動層、４はSiをドーピングしたAlGaAs電子供給層、
５はSiをドーピングしたGaAsコンタクト層、６は二次元
電子ガス層、７は酸素を注入して形成した素子間分離
層、8S1並びに8S2はソース電極、8G1並びに8G2はゲート
電極、8D1並びに8D2はドレイン電極、10は合金化領域を
それぞれ示している。
れたノン・ドープGaAs層間分離層、３はノン・ドープGa
As能動層、４はSiをドーピングしたAlGaAs電子供給層、
５はSiをドーピングしたGaAsコンタクト層、６は二次元
電子ガス層、７は酸素を注入して形成した素子間分離
層、8S1並びに8S2はソース電極、8G1並びに8G2はゲート
電極、8D1並びに8D2はドレイン電極、10は合金化領域を
それぞれ示している。
この半導体装置を製造する場合、半絶縁性GaAs基板１
の表面にAs分子線を過剰に照射して高抵抗のGaAs層間分
離層２を成長させ、その上にノン・ドープGaAs能動層
３、n+型AlGaAs電子供給層４、n+型GaAsコンタクト層５
などを順に成長させるようにし、その後、酸素を選択的
に注入して素子間分離層７を形成するようにしている。
の表面にAs分子線を過剰に照射して高抵抗のGaAs層間分
離層２を成長させ、その上にノン・ドープGaAs能動層
３、n+型AlGaAs電子供給層４、n+型GaAsコンタクト層５
などを順に成長させるようにし、その後、酸素を選択的
に注入して素子間分離層７を形成するようにしている。
このようにすることで、完成されたHEMTは、それぞれ
が高抵抗化された層で囲まれた状態にあるので、それ等
に電気的な干渉が発生することはなくなる。
が高抵抗化された層で囲まれた状態にあるので、それ等
に電気的な干渉が発生することはなくなる。
前記したようなことから、本発明に依る化合物半導体
装置を製造する方法においては、半絶縁性化合物半導体
基板（例えば半絶縁性GaAs基板１）表面に後に成長され
る同種の化合物半導体層或いはアルミニウム含有化合物
半導体層（例えばノン・ドープGaAs能動層３或いはn+型
AlGaAs電子供給層４）に比較し砒素を過剰に供給した状
態で全面に高抵抗の砒素含有化合物半導体層間分離層或
いはアルミニウム及び砒素含有化合物半導体層間分離層
（例えばノン・ドープGaAs層間分離層２或いはノン・ド
ープAlGaAs層間分離層２′）を成長する工程と、次い
で、該砒素含有化合物半導体層間分離層或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層上に能動層な
ど必要な化合物半導体層を成長させる工程と、次いで、
該化合物半導体層表面から選択的に酸素イオンを注入し
て前記砒素含有化合物半導体層間分離層或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層に達する高抵
抗の素子間分離層（例えば酸素を注入して形成した素子
間分離層７）を形成する工程とを含んでいる。
装置を製造する方法においては、半絶縁性化合物半導体
基板（例えば半絶縁性GaAs基板１）表面に後に成長され
る同種の化合物半導体層或いはアルミニウム含有化合物
半導体層（例えばノン・ドープGaAs能動層３或いはn+型
AlGaAs電子供給層４）に比較し砒素を過剰に供給した状
態で全面に高抵抗の砒素含有化合物半導体層間分離層或
いはアルミニウム及び砒素含有化合物半導体層間分離層
（例えばノン・ドープGaAs層間分離層２或いはノン・ド
ープAlGaAs層間分離層２′）を成長する工程と、次い
で、該砒素含有化合物半導体層間分離層或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層上に能動層な
ど必要な化合物半導体層を成長させる工程と、次いで、
該化合物半導体層表面から選択的に酸素イオンを注入し
て前記砒素含有化合物半導体層間分離層或いはアルミニ
ウム及び砒素含有化合物半導体層間分離層に達する高抵
抗の素子間分離層（例えば酸素を注入して形成した素子
間分離層７）を形成する工程とを含んでいる。
前記手段を採ることに依り、半絶縁性化合物半導体基
板の影響が半導体装置に及ぶことは少なくなり、横方向
は勿論、縦方向に於いても基板と能動領域との電気的分
離が行われるので、素子間の電気的干渉は殆どなくな
り、高集積化しても性能の劣化は発生しない。
板の影響が半導体装置に及ぶことは少なくなり、横方向
は勿論、縦方向に於いても基板と能動領域との電気的分
離が行われるので、素子間の電気的干渉は殆どなくな
り、高集積化しても性能の劣化は発生しない。
本発明一実施例を説明するに先立ち、それに適用する
のに好適なMBE装置について説明する。
のに好適なMBE装置について説明する。
第２図は本発明を実施する場合に用いるMBE装置の一
例を解説する為の要部説明図を表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
例を解説する為の要部説明図を表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
図に於いて、11は結晶成長室、12はゲート・バルブ、
13はヒータ、14は熱電対、15はサセプタ、16は液体窒素
シュラウド、17AはGaの分子線源ファーネス、17BはAlの
分子線源ファーネス、17Cは第一のAs分子線源ファーネ
ス、17Dは第二のAs分子線源ファーネス、17EはSiの分子
線源ファーネス、18A乃至18Eはシャッタをそれぞれ示し
ている。
13はヒータ、14は熱電対、15はサセプタ、16は液体窒素
シュラウド、17AはGaの分子線源ファーネス、17BはAlの
分子線源ファーネス、17Cは第一のAs分子線源ファーネ
ス、17Dは第二のAs分子線源ファーネス、17EはSiの分子
線源ファーネス、18A乃至18Eはシャッタをそれぞれ示し
ている。
第３図乃至第７図は本発明一実施例を解説する為の工
程要所に於けるHEMTの要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。尚、第１図及び第２図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
程要所に於けるHEMTの要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。尚、第１図及び第２図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
第３図参照 （１） 半絶縁性GaAs基板１をMBE装置に於ける結晶成
長室11のサセプタ15に装着し、第一のAs分子線源ファー
ネス17Cのシャッタ18Cを開き、As分子線を照射しつつ基
板１の温度を例えば750〔℃〕に上昇させ、その状態を
例えば３〔分〕間維持することに依ってサーマル・エッ
チングを行う。
長室11のサセプタ15に装着し、第一のAs分子線源ファー
ネス17Cのシャッタ18Cを開き、As分子線を照射しつつ基
板１の温度を例えば750〔℃〕に上昇させ、その状態を
例えば３〔分〕間維持することに依ってサーマル・エッ
チングを行う。
このようなサーマル・エッチングを行うと、基板１及
びその上に成長させる半導体層との間の界面準位が1011
〔cm-2〕程度となり、従来技術に依った場合は1012〔cm
-2〕程度であったのと比較すると約１桁も低減され、従
って、バッファ層を薄く形成しても、その上に成長させ
る諸化合物半導体層は良質なものとなり、特に、HEMTの
場合は、動作時に於ける基板バイアス効果を排除するこ
とができ、また、バッファ層を薄くすることができれば
スルー・プットが向上するのは云うまでもない。
びその上に成長させる半導体層との間の界面準位が1011
〔cm-2〕程度となり、従来技術に依った場合は1012〔cm
-2〕程度であったのと比較すると約１桁も低減され、従
って、バッファ層を薄く形成しても、その上に成長させ
る諸化合物半導体層は良質なものとなり、特に、HEMTの
場合は、動作時に於ける基板バイアス効果を排除するこ
とができ、また、バッファ層を薄くすることができれば
スルー・プットが向上するのは云うまでもない。
第４図参照 （２） 前記工程（１）の状態を維持しつつ、Ga分子線
源ファーネス17Aのシャッタ18A並びに第二のAs分子線源
ファーネス17Dのシャッタ18Dを開き、厚さが例えば200
〔Å〕程度であるノン・ドープGaAs層間分離層２を成長
させる。
源ファーネス17Aのシャッタ18A並びに第二のAs分子線源
ファーネス17Dのシャッタ18Dを開き、厚さが例えば200
〔Å〕程度であるノン・ドープGaAs層間分離層２を成長
させる。
このノン・ドープGaAs層間分離層２は、第一のAs分子
線源17C及び第二のAs分子線源17DからAs分子線が照射さ
れて成長されるのであるから、Asの供給は過剰になり、
その結果、抵抗値は高くなり、層間分離の役目を充分に
果たすことができる。尚、その厚さは200〔Å〕乃至200
0〔Å〕の範囲で選択することができる。
線源17C及び第二のAs分子線源17DからAs分子線が照射さ
れて成長されるのであるから、Asの供給は過剰になり、
その結果、抵抗値は高くなり、層間分離の役目を充分に
果たすことができる。尚、その厚さは200〔Å〕乃至200
0〔Å〕の範囲で選択することができる。
第５図参照 （３） 第二のAs分子線源17Dのシャッタ18Dを閉成し、
厚さが例えば0.2〔μｍ〕程度であるノン・ドープGaAs
能動層３を成長させ、次いで、Al分子線源17Bのシャッ
タ18B及びSi分子線源17Eのシャッタ18Eを開いてSiを例
えば１×1018〔cm-3〕程度ドーピングした厚さが例えば
0.09〔μｍ〕程度のAlGaAs電子供給層４を成長させ、そ
の後、Al分子線源17Bのシャッタ18Bを閉成してSiを例え
ば１×1018〔cm-3〕程度ドーピングした厚さが例えば0.
01〔μｍ〕程度のGaAsコンタクト層５を成長させる。
厚さが例えば0.2〔μｍ〕程度であるノン・ドープGaAs
能動層３を成長させ、次いで、Al分子線源17Bのシャッ
タ18B及びSi分子線源17Eのシャッタ18Eを開いてSiを例
えば１×1018〔cm-3〕程度ドーピングした厚さが例えば
0.09〔μｍ〕程度のAlGaAs電子供給層４を成長させ、そ
の後、Al分子線源17Bのシャッタ18Bを閉成してSiを例え
ば１×1018〔cm-3〕程度ドーピングした厚さが例えば0.
01〔μｍ〕程度のGaAsコンタクト層５を成長させる。
このようにして各半導体層を積層すると、能動層３と
電子供給層４との界面に於ける能動層３側には二次元電
子ガス層６が生成されることは云うまでもない。
電子供給層４との界面に於ける能動層３側には二次元電
子ガス層６が生成されることは云うまでもない。
ここで成長させた能動層３は、その一部が層間分離層
２と共にバッファ層の役目を果たすのであるが、その厚
さは、前記した通り、0.2〔μｍ〕程度であり、従来技
術に依る能動層が0.6〔μｍ〕程度もあったのに比較す
ると著しく薄いが、それでも二次元電子ガス層６が生成
される部分の結晶性は大変に良好であり、これは、前記
サーマル・エッチングを実施したことに依って基板１と
層間分離層２との界面に準位が極めて少なく、従って、
層間分離層２の結晶性が良好であり、その良さが能動層
３にも引き継がれていることに起因するものであり、こ
のように、能動層３を薄く形成できることからスルー・
プットは大きく向上する。
２と共にバッファ層の役目を果たすのであるが、その厚
さは、前記した通り、0.2〔μｍ〕程度であり、従来技
術に依る能動層が0.6〔μｍ〕程度もあったのに比較す
ると著しく薄いが、それでも二次元電子ガス層６が生成
される部分の結晶性は大変に良好であり、これは、前記
サーマル・エッチングを実施したことに依って基板１と
層間分離層２との界面に準位が極めて少なく、従って、
層間分離層２の結晶性が良好であり、その良さが能動層
３にも引き継がれていることに起因するものであり、こ
のように、能動層３を薄く形成できることからスルー・
プットは大きく向上する。
第６図参照 （４） 基板１をMBE装置から取り出し、通常のフォト
・リソグラフィ技術に於けるレジスト・プロセスを適用
することに依り、素子間分離層形成予定部分に開口をも
つフォト・レジスト・マスクを形成してから、基板１を
再びイオン注入装置に於けるイオン注入室に配置し、ド
ーズ量を例えば１×1012〔cm-2〕程度、加速エネルギを
例えば100〔KeV〕程度として選択的に酸素イオンの打ち
込みを行い、層間分離層２に到達する素子間分離層７を
形成する。
・リソグラフィ技術に於けるレジスト・プロセスを適用
することに依り、素子間分離層形成予定部分に開口をも
つフォト・レジスト・マスクを形成してから、基板１を
再びイオン注入装置に於けるイオン注入室に配置し、ド
ーズ量を例えば１×1012〔cm-2〕程度、加速エネルギを
例えば100〔KeV〕程度として選択的に酸素イオンの打ち
込みを行い、層間分離層２に到達する素子間分離層７を
形成する。
第７図参照 （５） 通常の技術を適用することに依り、ゲート領域
に於けるリセス形成、ソース電極8S1並びに8S2、ドレイ
ン電極8D1並びに8D2などの形成、それ等と二次元電子ガ
ス層６とのオーミック・コンタクトを採る為の合金化処
理などを行い、その後、ゲート電極8G1並びに8G2を形成
して完成する。尚、記号10は前記合金化処理で生成され
た合金化領域を指示していることは前記した通りであ
る。
に於けるリセス形成、ソース電極8S1並びに8S2、ドレイ
ン電極8D1並びに8D2などの形成、それ等と二次元電子ガ
ス層６とのオーミック・コンタクトを採る為の合金化処
理などを行い、その後、ゲート電極8G1並びに8G2を形成
して完成する。尚、記号10は前記合金化処理で生成され
た合金化領域を指示していることは前記した通りであ
る。
第８図乃至第12図は本発明に於ける他の実施例を解説
する為の工程要所に於けるHEMTの要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。尚、第１
図乃至第７図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
する為の工程要所に於けるHEMTの要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。尚、第１
図乃至第７図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
第８図参照 （１） 半絶縁性GaAs基板１をMBE装置に於ける結晶成
長室11のサセプタ15に装着し、第一のAs分子線源ファー
ネス17Cのシャッタ18Cを開き、As分子線を照射しつつ基
板１の温度を約600〔℃〕を越える例えば750〔℃〕に上
昇させ、その状態を例えば３〔分〕間維持することに依
ってサーマル・エッチングを行って自然酸化膜などを除
去する。
長室11のサセプタ15に装着し、第一のAs分子線源ファー
ネス17Cのシャッタ18Cを開き、As分子線を照射しつつ基
板１の温度を約600〔℃〕を越える例えば750〔℃〕に上
昇させ、その状態を例えば３〔分〕間維持することに依
ってサーマル・エッチングを行って自然酸化膜などを除
去する。
この工程を経ることに依って得られる利点は前記実施
例と変わりない。
例と変わりない。
第９図参照 （２） 前記工程（１）の状態を維持しつつ、Ga分子線
源ファーネス17Aのシャッタ18A、第二のAs分子線源ファ
ーネス17Dのシャッタ18D、Al分子線源17Bのシャッタ18B
を同時に開き、厚さが例えば200〔Å〕程度のノン・ド
ープAlGaAs層間分離層２′を成長させる。
源ファーネス17Aのシャッタ18A、第二のAs分子線源ファ
ーネス17Dのシャッタ18D、Al分子線源17Bのシャッタ18B
を同時に開き、厚さが例えば200〔Å〕程度のノン・ド
ープAlGaAs層間分離層２′を成長させる。
このノン・ドープAlGaAs層間分離層２′は、前記実施
例と同様、Asの供給が過剰な状態で成長されるので、そ
の抵抗値は高くなり、層間分離の役目を充分に果たすこ
とが可能であり、また、この場合も厚さは200〔Å〕乃
至2000〔Å〕の範囲で選択することができる。
例と同様、Asの供給が過剰な状態で成長されるので、そ
の抵抗値は高くなり、層間分離の役目を充分に果たすこ
とが可能であり、また、この場合も厚さは200〔Å〕乃
至2000〔Å〕の範囲で選択することができる。
第10図参照 （３） Al分子線源17Bのシャッタ18B並びに第二のAs分
子線源17Dのシャッタ18Dを閉成し、厚さが例えば0.2
〔μｍ〕程度であるノン・ドープGaAs能動層３を成長さ
せ、次いで、Al分子線源17Bのシャッタ18B並びにSi分子
線源17Eのシャッタ18Eを開いてSiを例えば１×1018〔cm
-3〕程度ドーピングした厚さ例えば0.09〔μｍ〕程度の
AlGaAs電子供給層４を成長させ、次いで、Al分子線源17
Bのシャッタ18Bを閉成してSiを例えば１×1018〔cm-3〕
程度ドーピングした厚さ例えば0.01〔μｍ〕程度のGaAs
コンタクト層５を成長させる。
子線源17Dのシャッタ18Dを閉成し、厚さが例えば0.2
〔μｍ〕程度であるノン・ドープGaAs能動層３を成長さ
せ、次いで、Al分子線源17Bのシャッタ18B並びにSi分子
線源17Eのシャッタ18Eを開いてSiを例えば１×1018〔cm
-3〕程度ドーピングした厚さ例えば0.09〔μｍ〕程度の
AlGaAs電子供給層４を成長させ、次いで、Al分子線源17
Bのシャッタ18Bを閉成してSiを例えば１×1018〔cm-3〕
程度ドーピングした厚さ例えば0.01〔μｍ〕程度のGaAs
コンタクト層５を成長させる。
このようにして各半導体層を積層すると、能動層３と
電子供給層４との界面に於ける能動層３側に二次元電子
ガス層６が生成されることは、さきに説明した実施例と
変わりない。
電子供給層４との界面に於ける能動層３側に二次元電子
ガス層６が生成されることは、さきに説明した実施例と
変わりない。
第11図参照 （４） 基板１をMBE装置から取り出し、通常のフォト
・リソグラフィ技術に於けるレジスト・プロセスを適用
することに依り、素子間分離層形成予定部分に開口をも
つフォト・レジスト・マスクを形成してから、基板１を
再びイオン注入装置に於けるイオン注入室に配置し、ド
ーズ量を例えば１×1012〔cm-2〕程度、加速エネルギを
例えば100〔KeV〕程度として選択的に酸素イオンの打ち
込みを行い、表面から層間分離層２′に到達する素子間
分離層７を形成する。
・リソグラフィ技術に於けるレジスト・プロセスを適用
することに依り、素子間分離層形成予定部分に開口をも
つフォト・レジスト・マスクを形成してから、基板１を
再びイオン注入装置に於けるイオン注入室に配置し、ド
ーズ量を例えば１×1012〔cm-2〕程度、加速エネルギを
例えば100〔KeV〕程度として選択的に酸素イオンの打ち
込みを行い、表面から層間分離層２′に到達する素子間
分離層７を形成する。
第12図参照 （５） 通常の技術を適用することに依り、ゲート領域
に於けるリセス形成、ソース電極8S1並びに8S2、ドレイ
ン電極8D1並びに8D2などの形成、それ等と二次元電子ガ
ス層６とのオーミック・コンタクトを採る為の合金化処
理などを行い、その後、ゲート電極8G1並びに8G2を形成
して完成する。尚、記号10は前記合金化処理で生成され
た合金化領域を指示していることは前記した通りであ
る。
に於けるリセス形成、ソース電極8S1並びに8S2、ドレイ
ン電極8D1並びに8D2などの形成、それ等と二次元電子ガ
ス層６とのオーミック・コンタクトを採る為の合金化処
理などを行い、その後、ゲート電極8G1並びに8G2を形成
して完成する。尚、記号10は前記合金化処理で生成され
た合金化領域を指示していることは前記した通りであ
る。
前記何れの実施例に依った場合にも、完成されたHEMT
の間に電気的干渉が発生することは全くなかった。ま
た、第一の実施例と第二の実施例との主たる相違点は、
層間分離層２及び層間分離層２′の材料としてGaAsとAl
GaAsがそれぞれ採用されていることであるが、GaAsに比
較してAlGaAsは深い準位の電子トラップが多い為、高抵
抗化が容易である。
の間に電気的干渉が発生することは全くなかった。ま
た、第一の実施例と第二の実施例との主たる相違点は、
層間分離層２及び層間分離層２′の材料としてGaAsとAl
GaAsがそれぞれ採用されていることであるが、GaAsに比
較してAlGaAsは深い準位の電子トラップが多い為、高抵
抗化が容易である。
本発明に依る化合物半導体装置の製造方法に於いて
は、半絶縁性化合物半導体基板表面に砒素を過剰に供給
して成長させることで高抵抗化した砒素含有化合物半導
体層間分離層（或いはアルミニウム及び砒素含有化合物
半導体層間分離層）及び必要な化合物半導体層を順に成
長させ、表面から前記高抵抗化した砒素含有化合物半導
体層間分離層（或いはアルミニウム及び砒素含有化合物
半導体層間分離層）に達する高抵抗の素子間分離層を形
成するようにしている。
は、半絶縁性化合物半導体基板表面に砒素を過剰に供給
して成長させることで高抵抗化した砒素含有化合物半導
体層間分離層（或いはアルミニウム及び砒素含有化合物
半導体層間分離層）及び必要な化合物半導体層を順に成
長させ、表面から前記高抵抗化した砒素含有化合物半導
体層間分離層（或いはアルミニウム及び砒素含有化合物
半導体層間分離層）に達する高抵抗の素子間分離層を形
成するようにしている。
前記構成を採ることに依り、得られる化合物半導体装
置に於いては、横方向は勿論のこと、縦方向に於いても
基板と能動領域との電気的分離が行われ、近接する半導
体装置間の電気的な干渉が発生するのは防止されるので
集積度を向上させることが可能である。また、全ての半
導体層は一定の温度で形成できる為、基板温度を上下さ
せる煩雑さがなく、第二のAs分子線源に於けるシャッタ
を開閉するのみで化合物半導体層間分離層を容易に形成
することができる。
置に於いては、横方向は勿論のこと、縦方向に於いても
基板と能動領域との電気的分離が行われ、近接する半導
体装置間の電気的な干渉が発生するのは防止されるので
集積度を向上させることが可能である。また、全ての半
導体層は一定の温度で形成できる為、基板温度を上下さ
せる煩雑さがなく、第二のAs分子線源に於けるシャッタ
を開閉するのみで化合物半導体層間分離層を容易に形成
することができる。
第１図は本発明の原理を説明する為の半導体装置の要部
切断側面図、第２図は本発明を実施する為のMBE装置、
第３図乃至第７図は本発明一実施例を説明する為の工程
要所に於けるHEMTの要部切断側面図、第８図乃至第12図
は本発明に於ける他の実施例を説明する為の工程要所に
於けるHEMTの要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高抵抗化され
たノン・ドープGaAs層間分離層、２′は高抵抗化された
ノン・ドープAlGaAs層間分離層、３はノン・ドープGaAs
能動層、４はSiをドーピングしたAlGaAs電子供給層、５
はSiをドーピングしたGaAsコンタクト層、６は二次元電
子ガス層、７は酸素を注入して形成した素子間分離層、
8S1及び8S2はソース電極、8G1及び8G2はゲート電極、8
D1及び8D2はドレイン電極、10は合金化領域をそれぞれ
示している。
切断側面図、第２図は本発明を実施する為のMBE装置、
第３図乃至第７図は本発明一実施例を説明する為の工程
要所に於けるHEMTの要部切断側面図、第８図乃至第12図
は本発明に於ける他の実施例を説明する為の工程要所に
於けるHEMTの要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高抵抗化され
たノン・ドープGaAs層間分離層、２′は高抵抗化された
ノン・ドープAlGaAs層間分離層、３はノン・ドープGaAs
能動層、４はSiをドーピングしたAlGaAs電子供給層、５
はSiをドーピングしたGaAsコンタクト層、６は二次元電
子ガス層、７は酸素を注入して形成した素子間分離層、
8S1及び8S2はソース電極、8G1及び8G2はゲート電極、8
D1及び8D2はドレイン電極、10は合金化領域をそれぞれ
示している。
フロントページの続き (72)発明者 横山 照夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭59−55074（ＪＰ，Ａ) 特開 昭61−289621（ＪＰ，Ａ) 特開 昭63−132421（ＪＰ，Ａ) 特開 平１−302742（ＪＰ，Ａ) 特開 昭55−33079（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半絶縁性化合物半導体基板表面に後に成長
される同種の化合物半導体層に比較し砒素を過剰に供給
した状態で全面に高抵抗の砒素含有化合物半導体層間分
離層を成長する工程と、 次いで、該砒素含有化合物半導体層間分離層上に能動層
など必要な化合物半導体層を成長させる工程と、 次いで、該化合物半導体層表面から選択的に酸素イオン
を注入して前記砒素含有化合物半導体層間分離層に達す
る高抵抗の素子間分離層を形成する工程と を含んでなることを特徴とする化合物半導体装置の製造
方法。 - 【請求項２】半絶縁性化合物半導体基板表面に後に成長
される同種のアルミニウム及び砒素含有化合物半導体層
に比較し砒素を過剰に供給した状態で全面に高抵抗のア
ルミニウム及び砒素含有化合物半導体層間分離層を成長
する工程と、 次いで、該アルミニウム及び砒素含有化合物半導体層間
分離層上に能動層など必要な化合物半導体層を成長させ
る工程と 次いで、該化合物半導体層表面から選択的に酸素イオン
を注入して前記高抵抗のアルミニウム及び砒素含有化合
物半導体層間分離層に達する高抵抗の素子間分離層を形
成する工程と を含んでなることを特徴とする化合物半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20265088A JP2691572B2 (ja) | 1988-08-16 | 1988-08-16 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20265088A JP2691572B2 (ja) | 1988-08-16 | 1988-08-16 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0252441A JPH0252441A (ja) | 1990-02-22 |
| JP2691572B2 true JP2691572B2 (ja) | 1997-12-17 |
Family
ID=16460861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20265088A Expired - Lifetime JP2691572B2 (ja) | 1988-08-16 | 1988-08-16 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2691572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169065A (ja) * | 1992-12-01 | 1994-06-14 | Nec Corp | 化合物半導体集積回路の製造方法 |
| JP3264337B2 (ja) * | 1993-02-26 | 2002-03-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
1988
- 1988-08-16 JP JP20265088A patent/JP2691572B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0252441A (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0259624B2 (ja) | ||
| JPH03774B2 (ja) | ||
| KR900000073B1 (ko) | 전계효과트랜지스터 | |
| JP2691572B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2691571B2 (ja) | 化合物半導体装置の製造方法 | |
| EP0338251B1 (en) | Method of manufacturing metal-semiconductor field effect transistors | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPS6317227B2 (ja) | ||
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH0243742A (ja) | 化合物半導体装置の製造方法 | |
| JPH0249019B2 (ja) | Handotaisochinoseizohoho | |
| JPS62209865A (ja) | 半導体装置の製造方法 | |
| JPH06224226A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
| JPH0429225B2 (ja) | ||
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2713122B2 (ja) | 半導体装置の製造方法 | |
| JPH0147023B2 (ja) | ||
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60263476A (ja) | 半導体装置の製法 | |
| JPS62204579A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63240075A (ja) | 半導体装置の製造方法 | |
| JPH06204259A (ja) | 化合物半導体装置の製造方法 | |
| JPH01278768A (ja) | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 | |
| JPH05110079A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |