JPS60263476A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特にダブルへテロ構造を有する特
殊な電界効果トランジスタ（ＦＥＴ）、或いはこれを回
路素子として含む集積回路（ＩＣ）を得る半導体装置の
製法に係わる。

背景技術とその問題点 近時、益々高速素子化の要求が高まりＧａＡｓ等の化合
物半導体によるＦＥＴの開発が著しい。例えばｎ−Ａｌ
ＧａＡｓ上　ＧａＡｓヘテロ接合で＾１ＧａＡｓが空乏
化し、ＧａＡｓ側に電子のアキュムレーションによる２
次元的層、いわゆる２次元電子ガス（２ＤＩＥＧ）が形
成され、ＧａＡｓ側では不純物のドーピングが行われな
いにも拘わらず、高いキャリア濃度が得られるので高い
電子移動度を得ることができる。ずなわら、キャリア濃
度を高めるためにドナーのドーピング量を高める場合に
は、ドナー量の増加に伴うイオン化中心の増大化によっ
て移動度の低下を来すが上述の２０１！Ｇによれば、こ
のような不都合が回避されて高い電子移動度が得られる
。これは、いわゆるモジュレーションドーピングといわ
れるものであるが、この現象を利用してｎ−ＡｌＧａＡ
ｓ上にショットキー金属電極を設けて、この金属電極へ
の印加電圧によってＧａＡｓ側のキャリア密度の制御を
行うようにした２次元電子ガス型ＦＥＴ　（ＴＦＧＦＥ
Ｔ）　。

或いは特開昭５７−１７６７７３号に開示されている高
電子移動度トランジスタ（ＨＥＭＴ）が提案された。こ
れら、ＴＥＧＦＩＩ！ＴとＨＥＭＴとは実質的に同一の
原理によるものであるということができ、これらは金属
／ｎ−八１ＧａＡｓ　（ドナー濃度Ｎ２　、誘電率ε２
．厚さ（ｄ２　ｅ））／不純物がドープされないいわゆ
るアンドープ’ＡｌＧａＡｓ　（厚さ８）／アンドープ
ＧａＡｓ（誘電率ε１）の構造を有して成る。第１図は
このＩＩ　Ｅ　Ｍ　Ｔにおけるショットキー接合（第１
の接合）及びヘテロ接合（第２の接合）近傍のエネルギ
ーバンド構造を示したもので、この場合、そのヘテロ界
面に、この面に対して垂直の方向に関して閉じ込められ
た２次元電子ガスチャンネルが形成される。

ここにアンドープのＡｌＧａＡｓ層が設けられているの
は、チャンネルと、ｎ−へｌＧａＡｓ中でイオン化した
ドナーとを分離して電子移動度を向上させるためのもの
である。

この構造において、ｎ−ＡｌＧａＡｓの金属側（ショッ
トキー接合による第１の接合側）とＧａＡｓ側（ヘテロ
接合による第２の接合側）とのポテンシャルの差ｑｖ２
は、ヘテロ接合による第２の接合のＡｌＧａＡｓ側の電
界Ｅｔ２に関係する分−ｑｄ２Ｅ１２と、ｎ−ＡｌＧａ
Ａｓの幅（ｄ２　ｅ）にわたって分布する空間電荷にｔ
　ε　２ わされる。すなわち、 Ｖ２−　ｄ２Ｅ１２＋Ｖｐ２　”・ｉｌｌまた、第１図
において、 ｖ２＋ΔＥＣ−φＭ　Ｖｇ　＋Ｅｐ　・・−・ｔａ＋（
］）及び（３）式より Ｑ２Ｅ１２＝　（Ｖｐ２−φＭ−ＥＦ＋ΔＥＣ＋ＶＧ）
２ ・・・・（４） ガウスの定理により（３）式の左辺はへテロ接合よりも
ＧａＡｓ側に存在する電荷密度に等しい。Ｈ［！ＭＴで
はアンドープＧａＡｓを用いているために、イオン化し
たドナーやアクセプターによる空間電荷は存在しない。

そのためこの電荷密度は、チャンネルのキャリア密度の
寄与だけとなる。つまり、今ｎｓをシートキャリア密度
とすると、 ｑ　ｎ　ｓ　＝８２Ｅ１２＝−（ＶＧ　−Ｖｏｆｆ　−
Ｅｐ　）２ ・・・・（５） となる。

ここに、Ｖｏｆｆ　＝φＨ−ΔＥＣ−ＶＦ６　・・”（
６）この（４）式中、ＥＦは通常０．１ｖ以下の小さい
値であるので、これは無視することにする。また（４）
式中ε２／ｄ２は１ＩＧａＡｓ層が持つ容量ＣＩである
から、 Ｑ　ｎ　ｓ　；Ｃｒ　（ＶＧ　−Ｖｏｆｆ　）　・・・
・（７１なる旧５−Ｆｔ！Ｔで良く知られた式となる。

ここにＶｏｆｆはしきい値電圧ｖｔｈにほかならないも
のであり、（６）式からこのｖｔｈについてみると、（
φＨ−ΔＥｃ）とＶＦ６の２つの項がある。ここで、（
φＨ−ΔＥｃ）は第１の接合、すなわちショットキー接
合のバリアの高さと、第２の接合、すなわちヘテロ接合
のバリアの高さの差で、これは各物質（Ｍ−Ｉ−３）の
組合せに依存する量であり、ＶＦ６は、前述したように
１ＩＧａＡｓ中のイオン化したドナー、すなわち空間電
荷がうけもつ電位差である。

更にこのＨＥＭＴのしきい値電圧ｖｔｈについて具体的
にみると、今＾ｌＧａＡｓ層としてＡ　Ｉｏ、３　Ｇａ
ｏ、ｒ　Ａｓとすると、 ΔＥｃ：０．３２Ｖ φＭ　；　１．１３Ｖ ε２＝１１．５８０ で、φＨ−ΔＥｃ　：　０．８Ｖとなるので、もし、Ａ
ｌＧａＡｓに不純物のドーピングを行わないと、Ｖｐ２
＝０であるので、Ｖｔｈ＝　０．８Ｖのノーマリ−オフ
のＦＥＴとなる。ところが実際の集積回路では、ｖ　ｔ
ｈ＝　ｏ、又はｖ　ｔｈ＜　ｏが要求されるものであり
、上述したように０．８Ｖ以上の電圧を掛けないとオン
にならないＦＥＴでは、実際の集積回路などの回路構成
に通用することはできない。そこで、この種のＦＥＴで
は、＾ｌＧａＡｓにドナー不純物のドープを行ってＶｐ
２に有限の値を与えて、ｖ　ｔｈ＝　ｏ　。

或いはＶｔｈ＜Ｏ（ノーマリ−オン）を得ることになる
。

しかしながら、このように、不純物がドープされたｎ−
ＡｌＧａＡｓによってヘテロ界面を構成する場合、製造
工程中の熱処理、例えばソース及びドレインの電極とり
出し部のイオン注入処理後におけるアニール処理時の加
熱に際してｎ−＾ｌＧａＡｓ中のドナーの再分布を生じ
、これがＦＥＴの特性、特に２次元電子ガスの電子移動
度を低下させてしまうなどの不都合がある。

また、この種のＦＥＴ、すなわち、シヨ・ノドキー接合
とへテロ接合とによるＩＩＥＭＴにおいては、上述した
ようにＡｌＧａＡｓの不純物ドープによってそのしきい
値電圧ｖｔｈを、ｖ　ｔｈ＝　ｏ或いはｖ　ｔｈ＜　ｏ
に選定するものであるが、実際上この不純物ドープ量に
は、ゆらぎがあり、また、（２）式及び（６）式をみて
明らかなように、しきい値電圧ｖｔｈを決める他の因子
のＡｌＧａＡｓの厚さくｄ２　ｅ）、及びφＨのゆらぎ
によってｖｔｈの均一性および再現性に劣る。

発明の目的 本発明は上述した諸欠点の解消をはかることのできる特
殊な構造による半導体装置を確実に得ることができるよ
うにした半導体装置の製法を提供するものである。

発明の概要 本発明においては、低不純物濃度例えば不純物がドープ
されないアンドープの半絶縁性の第１の半導体層上に少
くとも第２及び第３の半導体層を、夫々不純物をドープ
しないエピタキシャル成長法によって形成してダブルへ
テロ接合構造を形成する工程と、その後不純物のイオン
注入によって選択的に導電型を付与する工程とを経て、
ダブルへテロ接合型のいわば旧Ｓ−Ｆ［！Ｔ　（以下＋
１１−Ａｌ５−Ｆ［！Ｔという）を得る。

この本発明製法によって得ようとするＤＩｌ−ＭＩＳ−
ＦＥＴの一例の基本的構成を第２図を参照して説明する
に、このＤＨ−ＭＩＳ−Ｐ［！Ｔは、低不純物濃度、例
えば不純物がドープされない第１の半導体層（１）と、
これに接する第２の半導体層（２）と、更にこれに接す
る第３の半導体層（３）とを有する。第１の半導体層（
１）と第３の半導体層（３）とは、その各エネルギーギ
ャップ、すなわち禁止帯幅Ｅｇ１及びＥｇ３が例えば実
質的に同等になるように例えば同じ材料のＧａＡｓより
構成され、第２の半導体Ｎ（２）は、これら第１及び第
３の半導体層（１１及び（３）に比してそのエネルギー
ギャップＥｇ２が大なる半導体例えばＡｌＧａＡｓより
構成されて、第２の半導体層（２）を挾んでその両面の
第３及び第１の半導体層（３）及び＋１１との間に夫々
ヘテロ接合による第１及び第２の接合ＪＨｔ及びＪＨ２
が形成されたダブルへテロ構造が構成される。

第２の半導体層（２）は、例えば不純物がドープされな
いアンドープ層とし、第３の半導体層、（３）は、例え
ばｎ型の不純物の高濃度ドープ層とする。

第３の半導体層（３）は、これ自体をゲート電極とする
か、この半導体層（３）上にオーミックに図示しないが
ゲート電極を被着する。

このようにしてダブルへテロ接合構造によるゲート部が
構成される。そして、このゲート部を挾んでその両側に
おいて第１の半導体層（１）に、例えばｎ型の不純物が
高濃度に選択的にドープされたソース及びドレイン各領
域＋４１及び（５）が設けられる。

Ｓ、Ｄ及びＧは夫々ソース、ドレイン及びゲートの各端
子を示す。

このような構成によって動作時、この第２の半導体層（
２）と第１の半導体層＋１１とによる第２のヘテロ接合
ＪＨ２に沿って低不純物濃度の第１の半導体層（１１側
に２次元的電子ガス（２ＤＥＣ）の層（６）が生じるＯ
Ｈ−旧５−ＦＥＴ（７１が構成される。

このような構成によるＤＩ−Ｍｉｓ−ＦＥＴ（７１によ
れば、２ＤＥＣ層（６）によってチャンネルが形成され
るので、前述のＨＥＭＴと同様に電子移動度にすぐれ高
速性にすぐれたＦＥＴを得ることができるものである。

更に、上述のＤＩｌ−ＭＩＳ−ＰＥＴ（７１において、
第１及び第２のへテロ接合ＪＨ１及びＪＨ２の各バリア
の高さをΔＥｃ１及びΔＥＣ２とすると、前記（６）の
Ｖｏｆｆすなわちしきい値電圧ｖｔｈは、 ｖｔｈ＝ΔＥｑｔ−ΔＥＣ２ＶＦ６　”　（６’）とな
るが、上述したように第２の半導体層（２）を挾む上下
両側の第１及び第３の半導体層（１１及び（３）のエネ
ルギーギャップＥｇｔｌ；’Ｅｇｓとするときは、ΔＥ
ｃｔ：ΔＢＣ２となり、ｖｔｈはほぼＶｐ２によって決
まることになる。また、このＶＦ６は、上述の構成では
第２の半導体層（２）としてアンドープの層が用いられ
たことによって、このＶｐ２の項は無視され得るので結
局（６′）式によってｖ　ｔｈ＝　ｏ　ｖとなる。

したがって、このような構成による場合は、ｖｔｈ０ の低い高速度ＦＥＴが得られることになる。

また、上述の構成によるＤＨ−Ｍｉｓ−ＰＥＴ（７１に
おいては、第２の半導体層（２）がアンドープ層によっ
て構成したことによって、ｖｔｈを決めるＶｐ２の項を
無視できる構成としたので、この場合は、冒頭に述べた
Ｖｐ２の項に係る第２の半導体層（２）の不純物濃度Ｎ
２．厚さくｄ２−ｅ）等のゆらぎによる特性の不均一性
、再現性の低さを改善できるものである。

上Ｍ　Ｌ　タＤｌｌ−ＭＴＳ−ＦＥＴ４１’、第２　ノ
半導体１ｉ（ｓ＋）カ７ンドープとされ、ｖ　ｔｈ＝　
ｏとしたものであるが、Ｖ　ｔｈ＜　０７７）／−マＩ
Ｊ　−、ｔ　７ノＤＩｌ−Ｍｉｓ−ＰＩ！Ｔトすルコと
もできる。この場合においては、例えば第２の半導体層
で２）にｎ型の不純物をドープすることによって前記（
６′）式におけるＶＰ２の値を適当に選定することによ
ってｖ　ｔｈ＜　ｏとなし得る。

更にまた上述した各側においては、第１及び第３の半導
体層（夏）及び（３）のエネルギーギャップＥｇ１及び
Ｅｇｓをほぼ同等にしてΔＥｃ１＝ΔＥＣ３とした、　
場合？ＲＺ′が・８′″＜８°龜圓妊°”弓８°。

１ として、（６′）式をみてわがるように、ｖ　ｔｈ＜　
。

とすることもできる。

本発明においては、上述したような構成によるＤＨ−旧
５−ＦＥＴを得んとするものである。

実施例 第３図〜第７図を参照して本発明製法の−１９１１をそ
の製造工程順に説明する。

この例においては、第２図の基本構造において第２の半
導体層（２）がアンドープで、各層＋１１　（２）　＋
３１のエネルギーギャップＥｇ１・　８ｇ２．　Ｆ、ｇ
３がＥｇｒ＝Ｅｇｓ＜Ｅ８２とされてΔＥＣ１＝ΔＥｃ
２とされたｉｎ＋−ＭＩＳ−ＰＢＴを得る場合である。

先ず、第３図に示すように不純物がドープされていない
半絶縁性の例えばＧａＡｓよりなる単結晶基板Ｓｏを用
意し、その−主面上に、第１の半導体層（ＩＩ）、第２
の半導体層（１２）、及び第３の半導体層（１３）を順
次連続的にエピタキシ中ル成長する。この連続エピタキ
シャル成長は、例えばＨＯＣＶＤ　（Ｍｅｔａｌ　Ｏｒ
ｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏ
ｓｉｔｉｏｎ　）法、或いはＭＢ　Ｅ　（Ｍｏｌｅｃｕ
ｌａｒ　Ｂｅａｍ　ｔ！ｐｉｔａｘｙ）法によって夫々
不純物のドープを行わずに形成する。

ここに、第１の半導体層（１）は、例えば基体（１）と
同様のＧａＡｓよりなり、第２の半導体層（２）は、第
１の半導体層（１）に比してそのエネルギーギャップの
大きい例えばＡｌＧａＡｓによって構成する。また第３
の半導体層〔３）は、第２の半導体層（２）に比してそ
のエネルギーギヤツブが小さく、第１の半導体層（１）
と同様のＧａＡｓによって構成する。このようにして第
２及び第３の半導体層（２）及び（３）間に第１のへテ
ロ接合ＪＨ１を形成し、第２及び第１の半導体層（２）
及び（］）間に第２のへテロ接合ＪＨ２を形成する。

第４図に示すように、第３の半導体層＋８）に１の導電
型例えばｎ型の不純物Ｓｉ、　Ｓｅ等のイオンを全面的
に打ち込む第１のイオン注入作業を行う。

その後、第５図に示すように、第３の半導体層（３）に
対して選択的エツチングを行って最終的に得ようとする
ロトＭｒ、−ＰＥＴのゲート部に対応する部分を残して
他部をエツチング除去する。

次に第６図に示すように残された第３の半導体層（３）
をマスクとして第１の半導体Ｎ（１）の第２の半３ ２ 導体層（２）との界面に接して半導体Ｎ（３）に注入し
た不純物と同導電型の例えばＳｌ、　Ｓｅ等の不純物イ
オンを打ち込む第２のイオン注入作業を行って、ソース
及びドレイン各領域（４）及び（５）を形成する。その
後、アニール処理を行って各注入イオンを活性化する。

このように夫々イオン注入された半導体層のドーパント
の濃度分布は第７図に示すように、夫々第１及び第２の
イオン注入による不純物（ドーパント）の分布が夫々曲
線（１８）及び（１９）に示すように第１のイオン注入
によるドーパントの分布（曲線（１Ｂ））が主として半
導体層（１３）においてそのピーク値を示し、第２のイ
オン注入によるドーパントの分布（曲線（１９））のピ
ークは、ソース及びドレイン領域（４）及び（５）の第
２の半導体層（２）と接する近傍において生ずるように
イオン注入条件が選定される。またこの場合、第１及び
第２のイオン注入において不純物イオンが第２の半導体
層（２）中にもイオン注入されるが、ＡｌＧａＡｓにお
いて注入イオンを活性化するための熱処理は、ＧａＡｓ
におけるそれより高い温度と長い時間を要するこ４ とから、活性化のアニール条件を適当に選定すれば、Ａ
ｌＧａＡｓより成る第２の半導体層（２）については活
性化せずに第１の半導体層（１）においてのみその活性
化を行うことができる。

このようにすれば、夫々第１〜第３のエピタキシャル半
導体層（１１）〜（１３）より成る第１〜第３の半導体
層ｆｉｌ〜（３）より成るダブルへテロ接合構造による
ゲート部が構成された第２図で説明した構成によるＤＩ
ｌ−ＭＩＳ−ＰＥＴ（７１が得られる。第６図において
、第２図と対応する部分には同一符号を付して重複説明
を省略する。

尚、ソース及びドレイン各領域（４）及び（５）に対す
る端子導出は、図示しないが例えば領域（４）及び（５
）上の第２のエピタキシャル半導体層（１２）の一部を
選択的にエツチング除去してこれら領域（４）及び（５
）の一部を外部に露呈してここにオーミックにソース電
極及びドレイン電極を被着することによって行う。或い
は第２のエピタキシャル層（１２）を除去することな（
、これの上に例えばＡｕＧｅのオーミンク電極を被着し
てこの層（１２）を横切るアロ勢 １　に イ化を行うことによってソース及びドレイン各領域１４
１　（５）に対する電極とり出しを行うこともできる。

尚、上述した例においては、第２の半導体Ｎ（２）が、
アンドープ層とされたＤＩｌ−ＭＩＳ−Ｐ［！Ｔを得た
場合であるが、前述したように例えばｖ　ｔｈ＜　ｏの
ノーマリ−オンのＤＩｌ−ＭＩＳ−Ｆｌ！Ｔを得る場合
、すなわち第２の半導体層（２）にｎ型のドーパントを
ドープするようにしたＤＩｌ−ＭＩＳ−Ｆ［！Ｔを得る
場合に適用することもできる。この場合においても少く
とも第２及び第３のエピタキシャル１ｉ（１２）及び（
１３）をアンドープ層として形成し、その後第２の層（
１２）にｎ型の不純物イオンを注入して、不純物ドープ
がなされた第２の半導体層（２）を形成する。

また、上述した例では、エネルギーギャップの大きい第
２の半導体層（２）をＡｌＧａＡｓによって構成し、こ
れに比しエネルギーギャップの小さい第１及び第３の半
導体層［１）及び（３）をＧａＡｓによって構成した場
合であるが、これらの組合せに限らず、第１及び第３の
半導体層（］）及び（３）をＧａＡｓとするも、第２の
半導体Ｎ（２）をＡｌＡｓによって構成することもでき
６ る。すなわち＾ｌ）＜Ｇａ□−１＜Ａｓにおいて第２の
層（２）のＸ値を、第１及び第３の各層（１）及び（３
）のそれより大に選定する。また、或いは第１及び第３
の半導体層＋１１及び（３）をＩｎＧａＡｓによって構
成し、第２の半導体層（２）をＩｎＰによって構成する
こともできるなど種々の材料の組合せを通用できる。

また上述した例では、第１及び第３の半導体層（１）及
び（３）の各エネルギーギャップＥｇ１及び８ｇ３が同
等となるように同一組成の半導体層によって構成した場
合であるが、前述したように、ｖ　ｔｈ＜　。

とする場合において、ΔＥｃｚ＜ΔＥｃｓとする場合に
本発明を適用できるものであり、この場合、第１〜第３
の各層（１１〜（３）、したがって各エピタキシャル半
導体ＩＩ（１１）〜（１３）は、例えば＾ｔＸｃａＬ−
Ｘ＾３の組成とし、第１のエピタキシャル半導体層（１
１）においてはｘ＝０、第２のエピタキシャル半導体層
（１２）においてはｘ＝１とし、第３のエピタキシャル
半導体層（１３）としてｘ＝０．５となし得る。

上述した例では本発明製法によってＤＨ−Ｍｉｓ−ＰＥ
Ｔ（７）の単体半導体装置を得た場合であるが、本発明
７ 製法による場合、上述したところから明らかなように、
各半導体層（１１）〜（１３）を不純物がドープされな
い層として形成し、その後イオン注入によって所定部に
所要の不純物濃度をもって不純物のドーピングを行うも
のであるので、これら半導体層（１１）〜（１３）を形
成して後、各部に夫々異る特性、或いは異る種類の素子
を容易に作製することができる。つまり共通の基体上に
、例えば上述したｖ　ｔｈ＝　ｏのＤＩｌ−ＭＩＳ−Ｆ
ＥＴ（７１を形成し、ソノアンドープの第２のエピタキ
シャル半導体Ｊｉ（１２）の一部にｎ型不純物イオンを
イオン注入して、ここにおいて前述したｖ　ｔｈ＜　ｏ
のｌ）ＩＩ−Ｍｉｓ−ＦＲＴを作製する。このようにす
れば、ｖ　ｔｈ＝　ｏのＤＨ−ＭＩＳ−ＦＥＴをドライ
ブ用ＦＥＴとし、ｖ　ｔｈ＜　ｏのｔｉｌｌ−ＭＴＳ−
ＦＦ、Ｔを負荷用ＦＥＴとするエンハンスメント／デプ
レッション（Ｅ／Ｄ）型のインバータを作製することが
できる。或いは、例えば同様のインバータ回路の負荷用
ＦＥＴを、ＤＩ−ＭＩＳ−ＦＥＴによらずに他の通常一
般のショットキー障壁ゲート型のＦＥＴによって構成す
ることもできる。この場合の一例を８ 第８図を参照して説明する。この第８図において第２図
〜第６図に対応する部分には同一符号を付して重複説明
を省略するが、この場合においては、第４図で説明した
第３の半導体層（１３）に対する全面的イオン注入に代
えて最終的にＤＨ−ＭＩＳ−ＰＵＴ（７１のゲート部を
構成する部分（３）に選択的に例えばｎ型の不純物のイ
オン注入を行って後、最終的にショットキー障壁型ＦＥ
Ｔ（２０）を構成する部分に選択的に同様の例えばｎ型
の不純物イオン注入作業を行って、選択的にＭｉｓ−Ｆ
［！Ｔ　（２０）の形成領域（２１）を形成し、その後
、第３のエピタキシャル半導体層（１３）の不要部分を
エツチング除去してソース及びドレイン領域（４１、＋
５１を形成する前述した第２の選択的イオン注入作業に
対応する作業によって行う。そして、領域（２１）上に
ショットキーゲート電極（２３）を被着し、その両側に
例えばＡｕＧｅの金属電極の被着とアロイ処理を行って
ソース及びドレインの各オーミック電極（２１）及び（
２２）を形成し、ショットキー障壁型のＦＥＴ、　（２
０）を形成することもできる・９ また、上述した本発明製法においては、ソース及びドレ
イン各領域（４）及び（５）を第２のイオン注入作業に
よって形成した場合であるが、ある場合は第３図及び第
４図で説明した工程を経て後、第３の半導体層（３）に
対するゲート部を残すエツチング作業に際して第９図に
示すように第２の半導体層（２）に対しても、その全厚
み或いはほぼ全厚みに亘ってゲート部を残してエツチン
グ除去し、その後、第１０図に示すように、外部に露呈
したソース及びドレインの各領域を形成する部分上、更
に成る場合は第３の半導体層（３）上を含んで例えばＡ
ｕＧｅ等の金属電極を全面的に蒸着してアロイ処理をな
して、Ｇｅがドープされることによって形成されたｎ型
のソース及びドレイン領域（４）及び（５）の形成と、
これに対するソース及びドレイン電極（８）及び（９）
の形成とゲート電極ＱＯ）の形成を行うことができる。

また、上述した例においては選択的エツチングによって
ゲート部の幅、すなわちチャンネル長の規制を行うよう
にした場合であるが、ある場合はプレナー型構成となり
、しかもゲート部とソース及びドレイン領域とが整合、
いわゆるセルファラインによって形成されるような製造
方法をとることもできる。この場合の例を第１１図以下
を参照して説明する。先ず、この例においても第３図で
説明したように第１、第２及び第３の各エピタキシャル
半導体層（１１）、（１２）及び（１３）を形成するも
のであるが、その後、第１１図に示すように、最終的に
ＤＨ−ＭＩＳ−ＦＥＴのゲート部となる部分に、窓（３
３ａ）が穿設され、イオン注入のマスクとなる、例えば
窒化珪素ＳｉＮ　（例えば５ｉａＮ４）より成る第１の
マスク層（２２）を周知の技術に選択的に形成し、これ
をマスクとしてイオン注入を行って第３のエピタキシャ
ル半導体層（１３）の窓（３３ａ）下に第３の半導体層
（３１を形成する。

次に第１２図に示すように、マスク層（３３）上に、そ
の窓（３３ａ）内を含んで全面的に第２のイオン注入の
マスク層（３４）、例えばフォトレジスト層を塗布する
。

第１３図に示すように、このフォトレジスト層を全面的
にエツチングして、第１のマスク層（３３）１ 　Ｕ の窓（３３ａ）内の第２のマスク層（３４）を残して他
部を除去する。

第１４図に示すように、第１のマスク層（３３）をエツ
チング除去する。

第１５図に示すように、第２のマスク層（３４）をマス
クとして第２のｎ型の不純物のイオン注入を行い、活性
化のアニール処理を行ってマスク層（３４）が存在しな
い部分の第１のエピタキシャル半導体層（１１）の、第
２のエピタキシャル半導体層（１２）との界面側にソー
ス及びドレイン各領域（４）及び（ｆ＋１を形成する。

その後、第１６図に示すようにマスク層（３４）を除去
すれば、プレナー型構成を採るＤＨ−ＭＴＳ−ＰＩ！Ｔ
（７）が得られる。そして、このような方法によるとき
は、ゲート部、すなわち第３の半導体層（３）の形成部
の両端縁とソース及びドレイン各領域（４）及び（６）
の各対向縁とが整合して形成される。

また、上述した各側においては第１の半導体層（１）を
基体Ｓｏ上にエピタキシャル半導体層（１１）によって
構成した場合で、この場合第２のへテロ２ 接合、ＪＨ２が基体Ｓｏの表面から離間した結晶性の安
定した位置に形成することができる利点があるが、ある
場合はこの半導体層（１１）を基体ＳＯ自体の表面層に
よって形成することもできる。

更に上述した例では、ショットキー障壁ゲート型ＦＥＴ
（２０）を形成した場合であるが、例えばこれに代えて
、選択的イオン注入によって不純物ドープ領域による固
定抵抗領域を設けて、これを例えばインバータ回路の負
荷抵抗とすることもできるなど、上述したＤＩｌ−ＭＩ
Ｓ−ＰＵＴと共に種々の回路素子を形成することができ
る。

尚、図示のＤＩｌ−ＭＩＳ−Ｆ［！Ｔにおいては第３の
半導体層（３）、ソース及びドレイン各領域（４）及び
（５）をｎ型とした場合であるが、これらをｐ型とする
構成とすることもできる。

発明の効果 上述したように本発明製法によれば、そのエピタキシャ
ル成長作業に際しては、各半導体層（１１）（１２）及
び（１３）が夫々不純物をドープしない層１　としてエ
ピタキシャル成長するものであるので比較的不純物の濃
度制御を行いにくいＭＯＣＶＤ法によっても容易にその
形成を行うことができると共に、各エピタキシャル成長
層の特性の制御性を高めることができる。すなわち、エ
ピタキシャル成長に際して不純物ドーピングを行う場合
においては、各半導体層のエピタキシャル成長に際して
これより前に行ったエピタキシャル成長に用いられる不
純物がエピタキシャル成長装置内に残存することによっ
て、各半導体層の不純物ドープに履歴が発生して相互の
特性に影響を及ぼす不都合があるが、本発明製法によれ
ばアンドープのエピタキシャルによるのでこのような不
都合を回避でき、安定して再現性の良い、目的とするＤ
Ｉｌ−Ｍｉｓ−ＰＵＴを構成することができる。

また、本発明製法においては、アンドープ半導体層をエ
ピタキシャル成長して後、各部に所要の不純物のイオン
注入を行うものであるので、共通のエピタキシャル層に
各種の回路素子を容易確実に形成することができ、各種
ＩＣの製造を容易に行うことができ実用に供してその利
益は大である。

【図面の簡単な説明】

第１図は従来のＦＥＴの説明に供するエネルギーバンド
モデル図、第２図は本発明製法によって得る半導体装置
の一例の基本的構成図、第３図〜第６図は本発明製法の
一例の各工程の路線的拡大断面図、第７図はその説明に
供する不純物濃度分布図、第８図は本発明製法によって
得る半導体装置の拡大断面図、第９図及び第１０図は本
発明製法の他の例の各工程の拡大路線的断面図、第１１
図ないし第１６図は本発明製法の更に他の例の各工程の
路線的拡大断面図である。 （１）、（２）、（３）は第１．第２及び第３の半導体
層、（４１，＋５１はソース及びドレイン領域、（６）
は２次元電子ガス層である。 ５ ４ −Ｊ−続二？ｉｌ’ｉ　Ｊヒヤ”ｚ′ １．事件の表示 昭和５９年　特　許　願　第１２０２４８号２・−″（
２）８　ｆ（ｐ　、、、カイ。□、ゆ３、補正をする者 事件との関係　特許出願人 住　所　東京部品用区北品用６丁目７番３５Ｊ＋名称（
２１８）ソニー株式会社 代表取締役　人　Ｓ′　典　雄 ４、代理人 ６、補正により増加する発明の数 （１）明細書中、第１頁、２０行「ヘテロ接合で」を「
ヘテロ接合では」と訂正する。 （２）同、第１１頁、１９行１ΔＥａ１主ΔＥＣ３Ｊを
１−ΔＥｃ＋牟ΔＥ　Ｃ２Ｊと訂正する。 （３）同、同頁、２０行１ΔＥ　ｃ＋、　＜ΔＥｃａＪ
を［ΔＥ　Ｃ１〈ΔＥＣ２Ｊと訂正する。 （４）同、第２３頁１５行１することもできる。」の次
に改行して下記を加入する。 「また、」二連した各側において、第２の半導体Ｎ（２
）の第２のへテロ接合ＪＨＱ側に厚さが薄いアンドープ
層を設けて、第１図で説明したと同様に第２の半導体層
（２）のイオン化したドナー若しくはアクセプターをチ
ャンネル（６）より分離するようにすることもできる。 」 以上

Claims (1)

【特許請求の範囲】
1. 低不純物濃度の第１の半導体層上に少くとも第２及び第
   ３の半導体層を、夫々不純物をドープしないエピタキシ
   ャル成長法によって形成してダブルへテロ接合構造を形
   成する工程と、その後不純物のイオン注入によって選択
   的に導電型を付与する工程とを経ることを特徴とする半
   導体装置の製法。