JP2690218B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2690218B2 JP2690218B2 JP21254991A JP21254991A JP2690218B2 JP 2690218 B2 JP2690218 B2 JP 2690218B2 JP 21254991 A JP21254991 A JP 21254991A JP 21254991 A JP21254991 A JP 21254991A JP 2690218 B2 JP2690218 B2 JP 2690218B2
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- effect transistor
- field effect
- oxide film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタの
製造方法に関し、特にモリブデンゲート電界効果トラン
ジスタの製造方法に関するものである。
製造方法に関し、特にモリブデンゲート電界効果トラン
ジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来技術によるモリブデンゲート電界効
果トランジスタの製造方法について、図２（ａ）〜
（ｄ）を参照して説明する。
果トランジスタの製造方法について、図２（ａ）〜
（ｄ）を参照して説明する。
【０００３】はじめに図２（ａ）に示すように、Ｐ型半
導体基板１を熱酸化して酸化膜２を形成する。つぎにレ
ジスト（図示せず）をマスクとして酸化膜２を選択エッ
チングしてから、高濃度燐拡散層からなるソース拡散層
３およびドレイン拡散層４を形成する。
導体基板１を熱酸化して酸化膜２を形成する。つぎにレ
ジスト（図示せず）をマスクとして酸化膜２を選択エッ
チングしてから、高濃度燐拡散層からなるソース拡散層
３およびドレイン拡散層４を形成する。
【０００４】つぎに図２（ｂ）に示すように、酸化膜２
を除去してから再び半導体基板１を熱酸化して薄いゲー
ト酸化膜５を形成したのち、燐処理によりゲート酸化膜
５表面に薄い第１のリンガラス層６を形成する。つぎに
全面にモリブデン７を堆積したのち、レジスト（図示せ
ず）をマスクとしてモリブデン７を選択エッチングす
る。
を除去してから再び半導体基板１を熱酸化して薄いゲー
ト酸化膜５を形成したのち、燐処理によりゲート酸化膜
５表面に薄い第１のリンガラス層６を形成する。つぎに
全面にモリブデン７を堆積したのち、レジスト（図示せ
ず）をマスクとしてモリブデン７を選択エッチングす
る。
【０００５】つぎに図２（ｃ）に示すように、１０００
〜１０５０℃の高温でアニールしてモリブデン７を安定
化させたのち、気相成長法により高濃度の燐を含んだ第
２のリンガラス層９を形成する。つぎにレジスト（図示
せず）をマスクとして第２のリンガラス層９、第１のリ
ンガラス層６、ゲート酸化膜５を順次選択エッチングし
て、ソース−ドレインコンタクトおよびモリブデンゲー
トコンタクトを開口する。
〜１０５０℃の高温でアニールしてモリブデン７を安定
化させたのち、気相成長法により高濃度の燐を含んだ第
２のリンガラス層９を形成する。つぎにレジスト（図示
せず）をマスクとして第２のリンガラス層９、第１のリ
ンガラス層６、ゲート酸化膜５を順次選択エッチングし
て、ソース−ドレインコンタクトおよびモリブデンゲー
トコンタクトを開口する。
【０００６】つぎに図２（ｄ）に示すように、全面にア
ルミニウムを蒸着したのち、レジスト（図示せず）をマ
スクとしてアルミニウムを選択エッチングしてゲート電
極１０、ソース電極１１、ドレイン電極１２を形成して
素子部が完成する。
ルミニウムを蒸着したのち、レジスト（図示せず）をマ
スクとしてアルミニウムを選択エッチングしてゲート電
極１０、ソース電極１１、ドレイン電極１２を形成して
素子部が完成する。
【０００７】
【発明が解決しようとする課題】モリブデンゲート電界
効果トランジスタにおいては、動作中の接合温度でもモ
リブデンの再結晶が進行してしきい値電圧が変動するの
を防ぐため、１０００〜１０５０℃の高温アニールが行
なわれている。そのため図２（ｄ）に示す第１のリンガ
ラス層６から燐が薄いゲート酸化膜５の中へ拡散して、
半導体基板１表面まで到達するという現象が発生してい
る。その結果主としてしきい値電圧のばらつき大による
歩留り低下という問題を引き起こしていた。
効果トランジスタにおいては、動作中の接合温度でもモ
リブデンの再結晶が進行してしきい値電圧が変動するの
を防ぐため、１０００〜１０５０℃の高温アニールが行
なわれている。そのため図２（ｄ）に示す第１のリンガ
ラス層６から燐が薄いゲート酸化膜５の中へ拡散して、
半導体基板１表面まで到達するという現象が発生してい
る。その結果主としてしきい値電圧のばらつき大による
歩留り低下という問題を引き起こしていた。
【０００８】最近、遮断周波数および動作速度の向上を
目的として、ゲート酸化膜５を一層薄くしたので顕著に
現われるようになっている。
目的として、ゲート酸化膜５を一層薄くしたので顕著に
現われるようになっている。
【０００９】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、モリブデンゲート電極を形成した
のち、８００〜８５０℃でアニールする工程を含むもの
である。
ジスタの製造方法は、モリブデンゲート電極を形成した
のち、８００〜８５０℃でアニールする工程を含むもの
である。
【００１０】
【実施例】本発明の一実施例について、図１（ａ）〜
（ｄ）を参照して説明する。
（ｄ）を参照して説明する。
【００１１】はじめに図１（ａ）に示すように、従来技
術と同様にしてＰ型半導体基板１にソース拡散層３およ
びドレイン拡散層４を形成する。つぎに薄いゲート酸化
膜５、第１のリンガラス層６、モリブデン７を形成す
る。
術と同様にしてＰ型半導体基板１にソース拡散層３およ
びドレイン拡散層４を形成する。つぎに薄いゲート酸化
膜５、第１のリンガラス層６、モリブデン７を形成す
る。
【００１２】つぎに図１（ｂ）に示すように、８００〜
８５０℃の低温でアニールしてモリブデン７を安定化を
はかる。
８５０℃の低温でアニールしてモリブデン７を安定化を
はかる。
【００１３】つぎに図１（ｃ）に示すように、第２のリ
ンガラス層９を形成し、ソース−ドレインコンタクトお
よびモリブデンゲートコンタクトを開口する。
ンガラス層９を形成し、ソース−ドレインコンタクトお
よびモリブデンゲートコンタクトを開口する。
【００１４】つぎに図１（ｄ）に示すように、ゲート電
極１０、ソース電極１１、ドレイン電極１２を形成して
素子部が完成する。
極１０、ソース電極１１、ドレイン電極１２を形成して
素子部が完成する。
【００１５】本実施例では、通常の石英管状炉を用いて
モリブデン７のアニールを行なったが、石英管状炉の代
りにハロゲンランプなどを備えた短時間アニール（ＲＴ
Ａ）炉を用いればさらに熱履歴を低減することができ
る。
モリブデン７のアニールを行なったが、石英管状炉の代
りにハロゲンランプなどを備えた短時間アニール（ＲＴ
Ａ）炉を用いればさらに熱履歴を低減することができ
る。
【００１６】また本発明の適用範囲はディスクリートの
モリブデンゲート電界効果トランジスタに限定すること
なく、モリブデンゲート電界効果トランジスタを含む半
導体集積回路やＢｉ−ＣＭＯＳ集積回路に適用しても同
様の成果を得ることができる。
モリブデンゲート電界効果トランジスタに限定すること
なく、モリブデンゲート電界効果トランジスタを含む半
導体集積回路やＢｉ−ＣＭＯＳ集積回路に適用しても同
様の成果を得ることができる。
【００１７】
【発明の効果】モリブデンゲートの安定化のためのアニ
ールが、８００〜８５０℃の比較的低温において行なわ
れる。そのため従来第１のリンガラス層からの燐がゲー
ト酸化膜を通して半導体基板表面に到達するという懸念
が解消された。
ールが、８００〜８５０℃の比較的低温において行なわ
れる。そのため従来第１のリンガラス層からの燐がゲー
ト酸化膜を通して半導体基板表面に到達するという懸念
が解消された。
【００１８】その結果従来多発していた、しきい値電圧
大や小の不良、耐圧劣化、相互コンダクタンスの低下な
どの問題を解決することができた。
大や小の不良、耐圧劣化、相互コンダクタンスの低下な
どの問題を解決することができた。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】従来技術によるモリブデンゲート電界効果トラ
ンジスタの製造方法を工程順に示す断面図である。
ンジスタの製造方法を工程順に示す断面図である。
１ Ｐ型半導体基板 ２ 酸化膜 ３ ソース拡散層 ４ ドレイン拡散層 ５ 薄いゲート酸化膜 ６ 第１のリンガラス層 ７ モリブデン ８ 低温アニールされたモリブデン層 ９ 第２のリンガラス層 １０ ゲート電極 １１ ソース電極 １２ ドレイン電極 １３ 高温アニールされたモリブデン
Claims (1)
- 【請求項１】一導電型半導体基板上にゲート酸化膜、リ
ンガラス層、モリブデンゲート電極を形成したのち、８
００〜８５０℃でアニールする工程を含む電界効果トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21254991A JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21254991A JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555561A JPH0555561A (ja) | 1993-03-05 |
| JP2690218B2 true JP2690218B2 (ja) | 1997-12-10 |
Family
ID=16624529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21254991A Expired - Fee Related JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690218B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609942B1 (ko) * | 2004-01-09 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀의 제조 방법 |
-
1991
- 1991-08-26 JP JP21254991A patent/JP2690218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555561A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6056293B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0348459A (ja) | 半導体装置及びその製造方法 | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPS605067B2 (ja) | Ｍｏｓ形半導体装置 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| JP2637860B2 (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH08241930A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPH0529625A (ja) | ゲート酸化膜の形成方法および電界効果型トランジスタ | |
| JPS5916377A (ja) | 半導体装置の製造方法 | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPS627708B2 (ja) | ||
| JPH0766150A (ja) | 半導体装置の製造方法 | |
| JP2003069033A (ja) | 半導体装置およびその製造方法 | |
| JPS59181645A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |