JP2690218B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2690218B2 JP2690218B2 JP21254991A JP21254991A JP2690218B2 JP 2690218 B2 JP2690218 B2 JP 2690218B2 JP 21254991 A JP21254991 A JP 21254991A JP 21254991 A JP21254991 A JP 21254991A JP 2690218 B2 JP2690218 B2 JP 2690218B2
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- effect transistor
- field effect
- oxide film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は電界効果トランジスタの
製造方法に関し、特にモリブデンゲート電界効果トラン
ジスタの製造方法に関するものである。
製造方法に関し、特にモリブデンゲート電界効果トラン
ジスタの製造方法に関するものである。
【0002】
【従来の技術】従来技術によるモリブデンゲート電界効
果トランジスタの製造方法について、図2(a)〜
(d)を参照して説明する。
果トランジスタの製造方法について、図2(a)〜
(d)を参照して説明する。
【0003】はじめに図2(a)に示すように、P型半
導体基板1を熱酸化して酸化膜2を形成する。つぎにレ
ジスト(図示せず)をマスクとして酸化膜2を選択エッ
チングしてから、高濃度燐拡散層からなるソース拡散層
3およびドレイン拡散層4を形成する。
導体基板1を熱酸化して酸化膜2を形成する。つぎにレ
ジスト(図示せず)をマスクとして酸化膜2を選択エッ
チングしてから、高濃度燐拡散層からなるソース拡散層
3およびドレイン拡散層4を形成する。
【0004】つぎに図2(b)に示すように、酸化膜2
を除去してから再び半導体基板1を熱酸化して薄いゲー
ト酸化膜5を形成したのち、燐処理によりゲート酸化膜
5表面に薄い第1のリンガラス層6を形成する。つぎに
全面にモリブデン7を堆積したのち、レジスト(図示せ
ず)をマスクとしてモリブデン7を選択エッチングす
る。
を除去してから再び半導体基板1を熱酸化して薄いゲー
ト酸化膜5を形成したのち、燐処理によりゲート酸化膜
5表面に薄い第1のリンガラス層6を形成する。つぎに
全面にモリブデン7を堆積したのち、レジスト(図示せ
ず)をマスクとしてモリブデン7を選択エッチングす
る。
【0005】つぎに図2(c)に示すように、1000
〜1050℃の高温でアニールしてモリブデン7を安定
化させたのち、気相成長法により高濃度の燐を含んだ第
2のリンガラス層9を形成する。つぎにレジスト(図示
せず)をマスクとして第2のリンガラス層9、第1のリ
ンガラス層6、ゲート酸化膜5を順次選択エッチングし
て、ソース−ドレインコンタクトおよびモリブデンゲー
トコンタクトを開口する。
〜1050℃の高温でアニールしてモリブデン7を安定
化させたのち、気相成長法により高濃度の燐を含んだ第
2のリンガラス層9を形成する。つぎにレジスト(図示
せず)をマスクとして第2のリンガラス層9、第1のリ
ンガラス層6、ゲート酸化膜5を順次選択エッチングし
て、ソース−ドレインコンタクトおよびモリブデンゲー
トコンタクトを開口する。
【0006】つぎに図2(d)に示すように、全面にア
ルミニウムを蒸着したのち、レジスト(図示せず)をマ
スクとしてアルミニウムを選択エッチングしてゲート電
極10、ソース電極11、ドレイン電極12を形成して
素子部が完成する。
ルミニウムを蒸着したのち、レジスト(図示せず)をマ
スクとしてアルミニウムを選択エッチングしてゲート電
極10、ソース電極11、ドレイン電極12を形成して
素子部が完成する。
【0007】
【発明が解決しようとする課題】モリブデンゲート電界
効果トランジスタにおいては、動作中の接合温度でもモ
リブデンの再結晶が進行してしきい値電圧が変動するの
を防ぐため、1000〜1050℃の高温アニールが行
なわれている。そのため図2(d)に示す第1のリンガ
ラス層6から燐が薄いゲート酸化膜5の中へ拡散して、
半導体基板1表面まで到達するという現象が発生してい
る。その結果主としてしきい値電圧のばらつき大による
歩留り低下という問題を引き起こしていた。
効果トランジスタにおいては、動作中の接合温度でもモ
リブデンの再結晶が進行してしきい値電圧が変動するの
を防ぐため、1000〜1050℃の高温アニールが行
なわれている。そのため図2(d)に示す第1のリンガ
ラス層6から燐が薄いゲート酸化膜5の中へ拡散して、
半導体基板1表面まで到達するという現象が発生してい
る。その結果主としてしきい値電圧のばらつき大による
歩留り低下という問題を引き起こしていた。
【0008】最近、遮断周波数および動作速度の向上を
目的として、ゲート酸化膜5を一層薄くしたので顕著に
現われるようになっている。
目的として、ゲート酸化膜5を一層薄くしたので顕著に
現われるようになっている。
【0009】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、モリブデンゲート電極を形成した
のち、800〜850℃でアニールする工程を含むもの
である。
ジスタの製造方法は、モリブデンゲート電極を形成した
のち、800〜850℃でアニールする工程を含むもの
である。
【0010】
【実施例】本発明の一実施例について、図1(a)〜
(d)を参照して説明する。
(d)を参照して説明する。
【0011】はじめに図1(a)に示すように、従来技
術と同様にしてP型半導体基板1にソース拡散層3およ
びドレイン拡散層4を形成する。つぎに薄いゲート酸化
膜5、第1のリンガラス層6、モリブデン7を形成す
る。
術と同様にしてP型半導体基板1にソース拡散層3およ
びドレイン拡散層4を形成する。つぎに薄いゲート酸化
膜5、第1のリンガラス層6、モリブデン7を形成す
る。
【0012】つぎに図1(b)に示すように、800〜
850℃の低温でアニールしてモリブデン7を安定化を
はかる。
850℃の低温でアニールしてモリブデン7を安定化を
はかる。
【0013】つぎに図1(c)に示すように、第2のリ
ンガラス層9を形成し、ソース−ドレインコンタクトお
よびモリブデンゲートコンタクトを開口する。
ンガラス層9を形成し、ソース−ドレインコンタクトお
よびモリブデンゲートコンタクトを開口する。
【0014】つぎに図1(d)に示すように、ゲート電
極10、ソース電極11、ドレイン電極12を形成して
素子部が完成する。
極10、ソース電極11、ドレイン電極12を形成して
素子部が完成する。
【0015】本実施例では、通常の石英管状炉を用いて
モリブデン7のアニールを行なったが、石英管状炉の代
りにハロゲンランプなどを備えた短時間アニール(RT
A)炉を用いればさらに熱履歴を低減することができ
る。
モリブデン7のアニールを行なったが、石英管状炉の代
りにハロゲンランプなどを備えた短時間アニール(RT
A)炉を用いればさらに熱履歴を低減することができ
る。
【0016】また本発明の適用範囲はディスクリートの
モリブデンゲート電界効果トランジスタに限定すること
なく、モリブデンゲート電界効果トランジスタを含む半
導体集積回路やBi−CMOS集積回路に適用しても同
様の成果を得ることができる。
モリブデンゲート電界効果トランジスタに限定すること
なく、モリブデンゲート電界効果トランジスタを含む半
導体集積回路やBi−CMOS集積回路に適用しても同
様の成果を得ることができる。
【0017】
【発明の効果】モリブデンゲートの安定化のためのアニ
ールが、800〜850℃の比較的低温において行なわ
れる。そのため従来第1のリンガラス層からの燐がゲー
ト酸化膜を通して半導体基板表面に到達するという懸念
が解消された。
ールが、800〜850℃の比較的低温において行なわ
れる。そのため従来第1のリンガラス層からの燐がゲー
ト酸化膜を通して半導体基板表面に到達するという懸念
が解消された。
【0018】その結果従来多発していた、しきい値電圧
大や小の不良、耐圧劣化、相互コンダクタンスの低下な
どの問題を解決することができた。
大や小の不良、耐圧劣化、相互コンダクタンスの低下な
どの問題を解決することができた。
【図1】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図2】従来技術によるモリブデンゲート電界効果トラ
ンジスタの製造方法を工程順に示す断面図である。
ンジスタの製造方法を工程順に示す断面図である。
1 P型半導体基板 2 酸化膜 3 ソース拡散層 4 ドレイン拡散層 5 薄いゲート酸化膜 6 第1のリンガラス層 7 モリブデン 8 低温アニールされたモリブデン層 9 第2のリンガラス層 10 ゲート電極 11 ソース電極 12 ドレイン電極 13 高温アニールされたモリブデン
Claims (1)
- 【請求項1】一導電型半導体基板上にゲート酸化膜、リ
ンガラス層、モリブデンゲート電極を形成したのち、8
00〜850℃でアニールする工程を含む電界効果トラ
ンジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21254991A JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21254991A JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555561A JPH0555561A (ja) | 1993-03-05 |
JP2690218B2 true JP2690218B2 (ja) | 1997-12-10 |
Family
ID=16624529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21254991A Expired - Fee Related JP2690218B2 (ja) | 1991-08-26 | 1991-08-26 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2690218B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100609942B1 (ko) * | 2004-01-09 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀의 제조 방법 |
-
1991
- 1991-08-26 JP JP21254991A patent/JP2690218B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0555561A (ja) | 1993-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
JPS6056293B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0348459A (ja) | 半導体装置及びその製造方法 | |
JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
JPS605068B2 (ja) | Mos形半導体装置 | |
JPS5933271B2 (ja) | 半導体装置の製造方法 | |
JPS6161544B2 (ja) | ||
JPS605067B2 (ja) | Mos形半導体装置 | |
JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のmosトランンジスタを備えた半導体装置の製造方法 | |
JP2637860B2 (ja) | 半導体装置の製造方法 | |
JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
JP2722829B2 (ja) | 半導体装置の製造方法 | |
JPH08241930A (ja) | 半導体装置の製造方法 | |
JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
JP3238804B2 (ja) | 半導体装置の製造方法 | |
JPH0529625A (ja) | ゲート酸化膜の形成方法および電界効果型トランジスタ | |
JPS5916377A (ja) | 半導体装置の製造方法 | |
JPH05235337A (ja) | Mis型半導体装置 | |
JPH06104428A (ja) | 半導体装置及びその製造方法 | |
JPS627708B2 (ja) | ||
JPH0766150A (ja) | 半導体装置の製造方法 | |
JP2003069033A (ja) | 半導体装置およびその製造方法 | |
JPS59181645A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |