JP2688166B2 - 有限状態機械において非同期事象を管理する装置及び方法 - Google Patents

有限状態機械において非同期事象を管理する装置及び方法

Info

Publication number
JP2688166B2
JP2688166B2 JP5252840A JP25284093A JP2688166B2 JP 2688166 B2 JP2688166 B2 JP 2688166B2 JP 5252840 A JP5252840 A JP 5252840A JP 25284093 A JP25284093 A JP 25284093A JP 2688166 B2 JP2688166 B2 JP 2688166B2
Authority
JP
Japan
Prior art keywords
state machine
state
clock
signal
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5252840A
Other languages
English (en)
Other versions
JPH06324843A (ja
Inventor
ジェラール・オレンゴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06324843A publication Critical patent/JPH06324843A/ja
Application granted granted Critical
Publication of JP2688166B2 publication Critical patent/JP2688166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、制御装置または制御回
路中で非同期信号の実行を管理するために使用される有
限状態機械に関し、より詳細には、最小限の時間内に、
状態機械のクロック・パルスからある瞬間に、独立な非
同期信号の1つの選択を可能にする有限状態機械に関す
る。
【0002】
【従来の技術】特定のニーズによって必要となるその瞬
間に状態機械が下す判断を実行する問題を解決するため
の状態機械として、従来技術では現在ミーリー(Mea
ly)型状態機械とムーア(Moore)型状態機械の
2種がある。
【0003】これらの状態機械は、それが実行を期待さ
れる環境及び機能に応じて、必要とされる改良を加えて
実施される。これらの状態機械は同期環境で使用され、
非同期事象の管理は可能でない。それ自体のクロックに
依存する瞬間にその判断を下すからである。
【0004】チャールズH.ロス(Charles H. Roth)ジ
ュニアの著書"Fundamentals of logic design"、第2版
(West Publishing社刊)は、状態機械のいくつかの基
本例を開示している。ミーリー型状態機械を図1に示
す。この状態機械は、1組の入力信号(3)を受け取る
組合せ回路(1)と、組合せ回路(1)の出力(D1,
D2,...,D4)によってその入力が発生される状態
変数レジスタ(2)とを備える。前記の状態変数レジス
タは信号(Q1,Q2,...,Q4)を出力し、これら
の信号は組合せ回路(1)にループ・バックされる。ミ
ーリー型状態機械宛に1組の入力(X1,X2,...,
Xm)が発生されると、組合せ回路(1)は、1組の出
力(Z1,Z2,...,Zn)とフリップフロップ入力
(D1,D2,...,Dk)を発生し、それらは状態変
数レジスタ(2)の発生する信号(Q1,Q2,...,
Q4)を介して組合せ論理回路にループ・バックされ
る。入力の各組ごとにこのプロセスが繰り返される。D
フリップフロップを使用する代りに、任意の種類の刻時
式フリップフロップ用に類似のモデルを使用することも
できる。このクロック・パルスは、フリップフロップの
動作の同期化とタイミング問題の防止を可能にする。組
合せ回路中のゲートは有限の伝播遅延を有し、したがっ
て状態機械への入力が変化したとき、フリップフロップ
入力がその最終値に達するまでに有限の時間が必要とな
る。ゲート遅延はすべて同一ではないので、フリップフ
ロップ入力信号は遷移を含むことがあり、また異なる時
間に変化することがある。クロック・パルスは、すべて
のフリップフロップ入力信号がその最終の定常状態値に
達するまで印加されないので、ゲート遅延が等しくなく
てもタイミングの問題は発生しない。状態を変えなけれ
ばならないすべてのフリップフロップは、同じ時にそう
する。フリップフロップが状態を変えるとき、新しいフ
リップフロップ出力が組合せ回路にフィードバックされ
る。しかし、次のクロック・パルスまで、フリップフロ
ップ状態の変化は起こり得ない。
【0005】図2の刻時式ムーア型状態機械の一般モデ
ルは、刻時式ミーリー型状態機械と類似している。ムー
ア型状態機械では、出力復号(9)は組合せ回路(1)
及びレジスタ(2)から分離されている。1組の出力
(Z1,Z2,...,Zn)がフリップフロップの現状
態のみに依存し、状態機械の1組の入力(X1,X
2,...,Xm)には依存しないからである。ムーア型
状態機械の動作は、ミーリー型状態機械とほぼ同じであ
るが、1組の入力が印加されたとき、クロック・パルス
がフリップフロップの状態を変化させるまで、出力が現
れない点が異なる。
【0006】上記の両方の状態機械の主な欠点は、それ
らを改善なしでそのまま非同期環境で使用することがで
きないことである。状態機械が判断を下すべき瞬間は、
状態機械のクロックとは独立な外部の非同期事象によっ
て定義されるからである。
【0007】したがって、この問題を解決するために、
出力3−1上で1組の入力信号(X1,X2,...,X
m)を受け取り、1組の信号(Z1,Z2,...,Z
n)を出力する、ムーア型のカスケード式状態機械(図
3参照)を実施することができる。第1の組合せ回路
(1−1)は、クロック選択−A/+B入力信号(C
S)を含む入力(X1,X2,...,Xm)を受け取
り、その関連ラッチに信号(6−1)を供給する。関連
ラッチ(2−1)はクロック1の信号(7−1)(24
Mz)で駆動される。ラッチ(2−1)は第2の組合せ
回路(1−2)に信号(X1−A)を出力し、第3の組
合せ回路(1−3)に信号(X1−B)を出力し、組合
せ回路(1−1)にループバックする信号(5−1)を
出力する。第2の組合せ回路(1−2)は入力(3−
2)をも受け取り、第3の組合せ回路(1−3)は入力
(3−3)をも受け取る。
【0008】第2の組合せ回路(1−2)及び第3の組
合せ回路(1−3)はそれぞれラッチ(2−2、2−
3)を有し、これらのラッチはクロックAの信号(7−
2)及びクロックBの信号(7−3)で駆動される。こ
れらのラッチ(2−2、2−3)は、第1の組合せ回路
(1−1)にループ・バックする信号(51、52)と
クロックの選択回路(110)宛の信号を出力する。ク
ロック選択回路(110)は、出力信号(Z1,Z
2,...,Zn)を発生する。
【0009】図4、5、6に、従来技術で使用される上
記カスケード式状態機械の状態図を示す。マスタ状態機
械(1−1、2−1)は4つの状態(S1、S2、S0
A、S0B)を有し、両方のスレーブ状態機械AとB
は、それぞれクロックAに関連する状態(S3、S4)
とクロックBに関連する状態(S5、S6)を有する。
状態S0Aは、クロックAが選ばれており、正しい瞬間
に活動化される予定であることを意味し、状態S0Bは
クロックBについて同様のことを意味する。クロックA
とBを同時にオンに切り替えることは不可能であり、し
たがってCSがダウン・レベルにあり、クロックBがま
だオフに切り替えられていない(nonCS.nonS
5)場合、マスタ状態機械はS0A状態に留まる。この
間中、状態機械AとBは、それぞれ状態S3及び状態S
6にある。クロックBがオフに切り替えられるとすぐ、
状態機械Bは状態S5に戻り、マスタ状態機械は状態S
1に進み、一方状態機械Aは、状態S3から状態S4に
進む。これは、クロックAがオンに切り替えられたこと
を意味する。クロック選択信号がダウン・レベルにある
限り、マスタ状態機械は状態S1に留まる。CSがアッ
プ・レベルに設定されるとすぐ、マスタ状態機械は状態
S0Bに進み、CSがダウン・レベルにありクロックA
がオンに切り替えられる限り、この状態に留まる。この
間、状態機械A及びBはそれぞれ状態S4及びS5にあ
る。
【0010】S0Bから状態S2を経てS0Aへの移行
は、状態S0AからS1を経てS0Bへの移行に類似し
ている。
【0011】欧州特許出願第2356940号明細書
は、遅い入力を考慮に入れることの可能な有限状態機械
を開示している。この有限状態機械では、遅い入力の出
力が準備され、この遅い入力が定義される時に、通常の
プロセスを介して出力が得られ、こうして準備された出
力が遅い入力に応じて切り替えられる。この状態機械
は、遅い入力が既に準備されており、セレクタ制御回路
を介して出力レジスタで駆動される同期クロック宛に出
力信号を発生する準備ができている同期環境で、状態機
械の動作速度を改善することを目標としている。
【0012】
【発明が解決しようとする課題】本発明の目的は、各事
象の実行段階が状態機械のクロックとは独立した外部の
クロックまたは条件に依存する、非同期環境で使用でき
る状態機械及びこの状態機械と共に使用される方法を提
供することにある。
【0013】
【課題を解決するための手段】したがって、上記の目的
を達成するため、本発明は、複数のユニットに接続さ
れ、状態機械のクロック信号とは独立なある瞬間に、N
個の非同期入力信号を含む、状態機械が受け取る1組の
1次入力信号のうちから1つの信号を選択するために、
M個の非同期信号の信号を管理するための有限状態機械
を実施する。この有限状態機械は、前記1組の1次入力
信号を受け取り、状態変数出力信号を状態変数レジスタ
に出力する、組合せ論理手段を含み、前記状態変数レジ
スタは、状態機械のクロック信号で駆動され、M個の状
態変数レジスタ出力信号を提供する。ただし、NはMと
異なってもよい。有限状態機械において、前記有限状態
機械は、組合せ論理手段に接続され、N個の非同期入力
信号に従って、選択の瞬間を示すM個のタイミング・パ
ルスを発生する手段と、前記M個の状態変数レジスタ出
力を受け取り、前記M個のタイミング・パルスで駆動さ
れて、組合せ論理手段にループ・バックされて状態機械
の現状態を示す、M個の出力信号をユニット宛に発生す
る手段とを含む。この状態機械は、(a)組合せ論理手
段において、N個の非同期入力信号を含む前記1組の1
次入力信号を受け取るステップと、(b)前記1次入力
信号と、状態機械の現状態信号、すなわち状態変数入力
信号及び前記M個の追加手段の出力信号とに従って、組
合せ論理手段から、状態機械の状態変数出力信号を前記
状態変数レジスタに出力するステップと、(c)状態変
数レジスタからM個の状態変数レジスタ出力を発生する
ステップと、(d)前記M個の追加手段のそれぞれに前
記M個の状態変数レジスタ出力を記憶するステップと、
(e)前記1組の1次入力信号のうちの受け取ったN個
の非同期入力信号に従って、組合せ論理手段1から対応
する追加手段宛にタイミング・パルスを発生し、次いで
前記対応する追加手段が前記1組の1次入力のうちから
入力信号の1つの選択を可能にする信号を発生するステ
ップとを含む対応する方法と共に使用される。
【0014】
【実施例】図7において、組合せ回路(1)は、状態機
械の次の状態の状態変数出力信号(6)と、1次入力
(3)と現状態(50、53、54)とに従った非同期
出力レジスタ(10、20)と称する追加ラッチ用の特
定のタイミング・パルス(71、72)をも発生する。
状態変数出力信号(6)は、状態変数レジスタ(2)を
通過して、図では、途中で同期的になる信号(−A/+
B選択済み)で表される状態変数入力信号(50)と、
状態変数レジスタ出力(51、52)を提供する。状態
変数入力信号(50)は、状態機械を使ってあるクロッ
クから別のクロックに(たとえばクロックAからクロッ
クBに)切り換える場合に必要である。この特定の使用
の際、状態変数レジスタ(2)が、組合せ回路(1)に
選択されたクロックをできるだけ速やかに示すことが必
要である。その必要がない場合、信号(50)は省略す
ることができる。
【0015】非同期出力レジスタ(10、20)は、そ
れぞれ状態変数レジスタ出力(51、52)に提供さ
れ、それぞれ組合せ回路(1)にループ・バックされ、
後述の選択回路(110)の入力に供給される出力(5
3、54)を有する。信号(53、54、50)は、全
体で組合せ回路の状態変数入力信号を構成する。非同期
出力レジスタ(10、20)用のクロック信号(71、
72)は、組合せ回路(1)によって発生される。
【0016】状態機械の次の状態は、非同期出力レジス
タ(10、20)に入力される。これらのレジスタは、
非同期のニーズを満たす最初の機会を得るために、それ
ぞれ最小時間の入力(51、52)に対する遷移を遅延
させるのに使用される。この遅延は、非同期出力レジス
タ(10、20)に対応する、クロック信号(71、7
2)の方程式によって定義される。
【0017】各非同期出力レジスタ(10または20)
のクロックは、独立した各事象ごとに組合せ回路によっ
て発生される。このクロックは、解決すべき問題によっ
て定義される方程式から得られるパルスである。
【0018】好ましい実施例では、解決すべき問題は、
切替えがグリッチなしで(すなわち、アップ・レベルま
たはダウン・レベルにある時間を短縮せず、かつアップ
・レベルにある時間を延長せずに)行われるように、ク
ロックA(48Mz)と別のクロックB(48Mz)の
間で選択が可能なことである。ユーザの要件により、選
択されたクロックのスイッチ・オフは、ユーザ・クロッ
ク(24Mz)がダウン・レベルの間に行わなければな
らない。したがって、最小時間のダウン・レベルにある
時間を延長することが唯一の解決法である。
【0019】図8に、好ましい実施例の状態図を示す。
この説明では、図4ないし図6の従来技術の状態図の説
明で使用したものと同じ言葉及び参照番号を使用する。
【0020】やはり4つの主要状態(S0A、S0B、
S1、S2)がある。好ましい実施例では、状態機械
は、クロックA(48Mz)、クロックB(48M
z)、A/B選択信号(クロック選択)、及び選択され
たクロックから誘導されるユーザ・クロック信号(24
Mz)の4つの外部入力を有する(図9参照)。状態機
械のクロック信号(7)は、永久24Mzクロックであ
る。これらのクロック(クロックA及びBと状態機械の
クロック)は非同期であることに留意されたい。
【0021】状態機械はまた、線(50、53、54)
上に、状態機械の現状態を示す3つの内部入力(Q0、
Q'1、Q'2)を有する。各状態S1、S2、S0A、
S0Bはそれぞれ、(Q0、Q'1、Q'2)の値で表さ
れる。これらの値は、状態変数レジスタ(2)の出力と
追加ラッチ(10、20)の出力であり、Q0はクロッ
クで選択されたラッチを表し、Q'2はAクロック・ゲ
ートを表し、Q'1はBクロック・ゲートを表す。Q0
は、クロックBが選択されたときアップ・レベルにあ
り、クロックAが選択されたときダウン・レベルにあ
る。Q'1は、選択されたクロックBが活動化されると
きアップ・レベルにあり、選択されたクロックBが非活
動化されるときダウン・レベルにある。Q'2は、同様
にクロックAが活動化されるときアップ・レベルにあ
り、クロックAが非活動化されるときダウン・レベルに
ある。
【0022】外部入力であるクロック選択(CS)信号
がダウン・レベルのとき(クロックAが選ばれたと
き)、値(1、1、0)で表される状態S2から状態S
0A(0、0、0)への移行は、中間状態S'2(0、
1、0)を経て行われる。内部的には、状態機械は状態
S2からS0Aに進むが、追加ラッチL2があるため
に、正しい瞬間に、すなわちクロックB(48Mz)と
ユーザ・クロック(24Mz)がリセットされる瞬間に
クロックBを停止するために、中間状態S'2が必要と
なる。その後、クロック選択信号がダウン・レベルにあ
る限り、状態S0Aから状態S1に進む。
【0023】状態S1についても同様であり、CS信号
がアップ・レベルのとき(クロックBが選択されたと
き)、追加ラッチL1があるため、クロックA(48M
z)とユーザ・クロック(24Mz)の同時リセットに
よって条件付けられる中間状態S'1に進んでから、状
態S0Bに向かう。その後、クロック選択信号がアップ
・レベルに留まる限り、S0Bから状態S2に進む。
【0024】図9には、本発明の好ましい実施例の環境
を示す。4つの入力(3)、すなわちクロックA、クロ
ックB、クロック選択(CS)信号、及びユーザ・クロ
ックが、線(3)で表されている。状態機械は、自由に
走行するクロック信号(7)によって駆動される。状態
機械は、2つの非同期出力信号、+選択A(53)と+
選択B(54)、ならびに1つの同期出力信号、すなわ
ち選択済みクロック−A/+B(55)を発生する。こ
の選択済みクロック信号(55)は、現状態機械がムー
ア型状態機械の諸機能をも実行する必要があるかのよう
に使用することができる。(現状態機械を非同期環境で
実施する必要がある限り、この出力は、この場合には使
用されない)。
【0025】クロック信号のうちからユーザが使用すべ
きものを選択するために、選択回路が必要である。選択
回路(110)は、クロックAとBからの信号(81、
82)及び状態機械からの信号(53、54)を受け取
ってから、選択された信号を2分割したものをユーザと
状態機械に送る。
【0026】本発明を通信制御装置の異なる部分に使用
するときは、クロックAとバックアップ・クロックBの
間で選択を行うために、機械全体についてクロック選択
(CS)信号と称する独自の信号が発生される。このク
ロック選択信号は、状態機械の入力(3)の1つを構成
する。状態機械にとって難しいのは、(+選択A)信号
(54)と(+選択B)信号(53)を、それぞれのダ
ウン・レベルからアップ・レベルへ及びその逆方向の遷
移が、両方のクロック(81と83または82と83)
がダウン・レベルの間に行われ、その間に選択されたク
ロックからユーザ・クロック(83)が発行されるよう
な形で発生させることである。このようにして、選択さ
れたクロックは整数周期後に停止する。第1のクロック
が停止した後、第2のクロックが、ダウン・レベルに達
するとすぐ活動化される。したがって、両方のクロック
が停止している時間の量は最小である。
【0027】説明のこの部分では、好ましい実施例の真
理値表を示す。この表の目的は、現状態(Q0、Q'
1、Q'2)と1次入力(クロックA、B、ユーザ・ク
ロック)から、次状態(D0、D1、D2)と、追加ラ
ッチ(10、20)用の線(71、72)上のクロック
(clk1、clk2)とを発生することである。
【表1】
【0028】現状態から次状態を発生する方法は従来技
術と類似しているが、ユーザの要件に依存する特定の復
号に従ってクロックclk1とclk2が発生される。
この場合、両方のユーザ・クロックとクロックAまたは
Bがダウン・レベルのとき、クロックAまたはBはオフ
に切り替えることができる。クロックAまたはBが、ユ
ーザ・クロックとは無関係にダウン・レベルにあると
き、それをオンに切り替えることができる。
【0029】したがって、本発明では、クロックclk
1とclk2は、クロックAとB及びユーザ・クロック
だけに依存する従来技術の場合よりも多くの変数に依存
する。たとえば、真理値表の1行目と2行目を参照する
と、次状態(D0、D1、D2)は、クロックA、B及
びユーザ・クロックに依存しないので、(0、0、1)
に等しい。クロックclk2は、現状態とクロックAと
に依存するので、行1から行2への変更を復号する。
【0030】ユーザの要件と現状態から、上記に示した
ように真理値表を完全に定義することができる。
【0031】変数(Q0、Q'1、Q'2、ClkB、C
S、ユーザ・クロック)に従ってクロック1の方程式を
与えるカルノー・マップを確立するために、この真理値
表を次表に要約して示す。
【表2】
【0032】クロック2のカルノー・マップも、クロッ
ク1のカルノー・マップと同様にして確立され、その方
程式は次の通りである。
【数1】Clk2=(Q'1.Q'2)+(Q'1.CLKA).
(CS.UserClk.Q'2+CS.Q0.Q'2+Us
erClk.Q0.Q'2)
【0033】図10に、クロックAからクロックBの切
換えが必要なときの好ましい実施例のタイミング図を示
す。組合せ回路の入力信号は、clkA、clkB、C
S、ユーザ・クロック、及び状態変数出力信号(D0、
D1、D2)を発生するための状態変数入力信号(Q
0、Q'1、Q'2)である。これらの状態変数出力信号
は状態変数レジスタ(2)に送られ、このレジスタは、
clk0によって刻時され、状態変数レジスタ出力(Q
0、Q1、Q2)を発生させる。
【0034】クロックclk1とclk2は特殊コード
から来る。この特殊コードはその方程式が満たされるた
びに、すなわち非同期出力が切り替えられる正しい瞬間
ごとにパルスを発生する。
【0035】図11に、追加ラッチL1及びL2用のク
ロック復号回路を示す。この回路は、組合せ回路の入力
信号(clkA、clkB、CS、ユーザ・クロック)
と状態変数入力信号(Q0、Q'1、Q'2)に依存し、
カルノー・マップによって得られるクロック1及びクロ
ック2の方程式に対応する。
【0036】上記に述べた本発明は、3つの入力と2個
の追加ラッチを必要とする環境で使用される。それは、
より多くの入力とラッチを必要とする環境で一般化する
こともできる。したがって、好ましい実施例の説明は、
本発明の範囲を限定するものと解釈すべきではなく、本
発明に些細な変更を加えて上記の環境に適合させること
は当業者の能力の範囲内に十分に含まれるものである。
【図面の簡単な説明】
【図1】従来技術のミーリー型状態機械の回路を示す図
である。
【図2】従来技術のムーア型状態機械の回路を示す図で
ある。
【図3】従来技術のカスケード式状態機械の回路を示す
図である。
【図4】カスケード式状態機械の状態図である。
【図5】カスケード式状態機械の状態図である。
【図6】カスケード式状態機械の状態図である。
【図7】3個のラッチと2個の非同期出力を備える本発
明の好ましい実施例の回路を示す図である。
【図8】本発明の好ましい実施例の状態図である。
【図9】本発明の好ましい実施例の環境を示す図であ
る。
【図10】本発明における動作のタイミング図である。
【図11】好ましい実施例における追加ラッチL1、L
2用のクロック復号回路の回路図である。
【符号の説明】
1 組合せ回路 2 状態変数レジスタ 3 1次入力 6 状態変数出力信号 10 非同期出力レジスタ 20 非同期出力レジスタ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のユニットに接続され、状態機械のク
    ロック信号(7)とは独立に、状態機械が受け取る1組
    の1次入力信号(3)のうちから1つの信号を選択する
    ために、M個の非同期信号の実行を管理するための有限
    状態機械であって、有限状態機械が、N個の非同期入力
    信号を含む前記1組の1次入力信号を受け取り、状態変
    数レジスタ出力信号(51、52)を状態変数レジスタ
    (2)に出力する、組合せ論理手段(1)を含み、前記
    状態変数レジスタが、1のクロック信号(7)で駆動さ
    れ、M個の状態変数レジスタ出力信号(6)を提供する
    という、有限状態機械において、 組合せ論理手段(1)に接続され、N個の非同期入力信
    号(81、82、83、CS)に従って、選択の瞬間を
    示すM個のタイミング・パルス(71、72)を発生す
    る論理手段(1)と、 前記M個の状態変数レジスタ出力(51、52)を受け
    取り、前記M個のタイミング・パルス(71、72)で
    駆動されて、それぞれがその瞬間の状態機械の入力信号
    の1つの選択を可能にし、組合せ論理手段にループ・バ
    ックされて状態機械の現状態を示す、M個の出力信号
    (53、54)を発生する記憶手段(10、20)とを
    含むことを特徴とする有限状態機械。
  2. 【請求項2】選択される信号が前記1組の1次入力信号
    に含まれるクロック信号(81、82)の1つであり、 さらに、それぞれ状態機械からの出力信号(53又は5
    4)の1つ及び入力クロック信号(81又は82)の1
    つを受け取り、選択のためユニークなORゲートに信号
    を発行する、M個のANDゲートを備える、1次入力の
    クロック信号のうちから、状態機械に接続されたユニッ
    ト用のユーザ・クロックとして使用されるクロック信号
    (81、82)を選択するための選択手段(110)を
    含むことを特徴とする、請求項1に記載の有限状態機
    械。
  3. 【請求項3】N個の非同期入力信号のうちの少くとも1
    つが、アップ・レベルとダウン・レベルで50%のデュ
    ーティ・サイクル要件を満たすように、状態機械によっ
    て選択されたクロック信号を2分割したものであること
    を特徴とする、請求項2に記載の有限状態機械。
  4. 【請求項4】複数のユニットに接続され、状態機械のク
    ロック信号(7)とは独立に、状態機械が受け取る1組
    の1次入力信号(3)のうちから1つの信号を選択する
    ために、M個の非同期信号の実行を管理するための有限
    状態機械であって、有限状態機械が、N個の非同期入力
    信号を含む前記1組の1次入力信号を受け取り、状態変
    数出力信号(51、52)を状態変数レジスタ(2)に
    出力する、組合せ論理手段(1)を含み、前記状態変数
    レジスタが、1のクロック信号(7)で駆動され、M個
    の状態変数レジスタ出力信号(6)を提供し、それぞれ
    前記M個の状態変数レジスタ出力信号(51、52)の
    1つを受け取るM個の記憶手段(10、20)が設けら
    れている、有限状態機械において実施される方法であっ
    て、 (a)組合せ論理手段(1)において、N個の非同期入
    力信号(81、82、83)を含む前記1組の1次入力
    信号(6)を受け取るステップと、 (b)前記1次入力信号(3)と、状態機械の現状態信
    号(50、53、54)、すなわち状態変数入力信号及
    び前記M個の記憶手段(10、20)の出力信号とに従
    って、組合せ論理手段(1)から、状態機械の状態変数
    出力信号(6)を前記状態変数レジスタ(2)に出力す
    るステップと、 (c)状態変数レジスタ(2)からM個の状態変数レジ
    スタ出力(51、52)を発生するステップと、 (d)前記M個の記憶手段(10、20)のそれぞれに
    前記M個の状態変数レジスタ出力(51、52)を記憶
    するステップと、 (e)前記1組の1次入力信号(3)のうちの受け取っ
    たN個の非同期入力信号に従って、組合せ論理手段
    (1)から対応する記憶手段宛にタイミング・パルス
    (71又は72)を発生し、前記対応する記憶手段(1
    0又は20)が前記タイミング・パルスから1次入力信
    号の1つの選択を可能にする信号を発生するステップと
    を含む方法。
JP5252840A 1992-10-09 1993-10-08 有限状態機械において非同期事象を管理する装置及び方法 Expired - Lifetime JP2688166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR92480147.5 1992-10-09
EP92480147A EP0591593A1 (en) 1992-10-09 1992-10-09 Device and method of managing asynchronous events in a finite state machine

Publications (2)

Publication Number Publication Date
JPH06324843A JPH06324843A (ja) 1994-11-25
JP2688166B2 true JP2688166B2 (ja) 1997-12-08

Family

ID=8211806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5252840A Expired - Lifetime JP2688166B2 (ja) 1992-10-09 1993-10-08 有限状態機械において非同期事象を管理する装置及び方法

Country Status (3)

Country Link
US (1) US5389838A (ja)
EP (1) EP0591593A1 (ja)
JP (1) JP2688166B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365514A (en) * 1993-03-01 1994-11-15 International Business Machines Corporation Event driven interface for a system for monitoring and controlling a data communications network
US5375070A (en) * 1993-03-01 1994-12-20 International Business Machines Corporation Information collection architecture and method for a data communications network
US5493689A (en) * 1993-03-01 1996-02-20 International Business Machines Corporation System for configuring an event driven interface including control blocks defining good loop locations in a memory which represent detection of a characteristic pattern
US5495426A (en) * 1994-01-26 1996-02-27 Waclawsky; John G. Inband directed routing for load balancing and load distribution in a data communication network
EP0669736A3 (en) * 1994-01-26 1997-01-08 Ibm Dynamic routing in real time in a data network.
US6074428A (en) * 1994-10-19 2000-06-13 Hewlett-Packard Company Minimizing logic by resolving "don't care" output values in a finite state machine
US5640557A (en) * 1994-11-18 1997-06-17 International Business Machines Corporation Method and system for processing logic blocks in a data processing system
JPH08147143A (ja) * 1994-11-21 1996-06-07 Mitsubishi Electric Corp 半導体集積回路
US5758132A (en) * 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
US5706473A (en) * 1995-03-31 1998-01-06 Synopsys, Inc. Computer model of a finite state machine having inputs, outputs, delayed inputs and delayed outputs
US5604452A (en) * 1995-04-03 1997-02-18 Exar Corporation Clock generator using a state machine to switch between two offset clocks
US5534796A (en) * 1995-04-21 1996-07-09 Intergraph Corporation Self-clocking pipeline register
US5606564A (en) * 1995-05-19 1997-02-25 Cirrus Logic Inc. Test logic circuit and method for verifying internal logic of an integrated circuit
US5652536A (en) * 1995-09-25 1997-07-29 Cirrus Logic, Inc. Non-glitch clock switching circuit
US5825644A (en) * 1996-03-04 1998-10-20 Motorola, Inc. Method for encoding a state machine
US5761488A (en) * 1996-06-13 1998-06-02 International Business Machines Corporation Logic translation method for increasing simulation emulation efficiency
US5828872A (en) * 1996-07-01 1998-10-27 Sun Microsystems, Inc. Implementation of high speed synchronous state machines with short setup and hold time signals
US6041371A (en) * 1996-12-19 2000-03-21 Texas Instruments Incorporated Asynchronous input/output for integrated circuits that latches external asynchronous signal in feedback path of state machine
US5834957A (en) * 1996-12-20 1998-11-10 Hewlett-Packard Company Implementing asynchronous sequential circuits using synchronous design techniques and modules
US6381328B1 (en) * 1997-08-29 2002-04-30 Lucent Technologies Inc. ETSI intelligent network capability set 1 intelligent network application protocol service switching point finite state machine
US6134690A (en) * 1998-06-25 2000-10-17 Cisco Technology, Inc. Computerized automation system and method
US6829695B1 (en) * 1999-09-03 2004-12-07 Nexql, L.L.C. Enhanced boolean processor with parallel input
US20040225865A1 (en) * 1999-09-03 2004-11-11 Cox Richard D. Integrated database indexing system
US6816827B1 (en) * 1999-10-01 2004-11-09 Nec Corporation Verification method for combinational loop systems
US6456146B1 (en) * 2000-12-28 2002-09-24 Intel Corp. System and method for multiplexing clocking signals
DE10122481B4 (de) * 2001-05-09 2012-02-16 Nxp B.V. Schaltung zur wahlweisen Erzeugung eines Ausgangssignals aus einem von mehreren Taktsignalen
DE10207603A1 (de) * 2002-02-22 2003-09-04 Thomson Brandt Gmbh Schaltwerk
US20050083743A1 (en) * 2003-09-09 2005-04-21 Integrated Magnetoelectronics Corporation A California Corporation Nonvolatile sequential machines
US7676791B2 (en) * 2004-07-09 2010-03-09 Microsoft Corporation Implementation of concurrent programs in object-oriented languages
US7747985B2 (en) * 2005-03-18 2010-06-29 Microsoft Corporation Conformance testing of multi-threaded and distributed software systems
EP1705815B1 (en) 2005-03-22 2011-08-24 Infineon Technologies AG A digital clock switching means
US7500149B2 (en) * 2005-03-31 2009-03-03 Microsoft Corporation Generating finite state machines for software systems with asynchronous callbacks
US7665072B2 (en) 2005-04-21 2010-02-16 Microsoft Corporation Generating test cases for software with complex preconditions
US7605607B2 (en) 2006-12-08 2009-10-20 Ng Chan Wai State machine and system and method of implementing a state machine
US7911830B2 (en) 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM
CN116126402B (zh) * 2023-04-04 2023-06-20 核工业西南物理研究院 用单一指令控制多个异步并发***运行状态的装置及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616650Y2 (ja) * 1978-11-28 1986-02-28
JPS60144867A (ja) * 1984-01-09 1985-07-31 Nippon Telegr & Teleph Corp <Ntt> 並列デ−タ処理装置
JPH01194714A (ja) * 1988-01-29 1989-08-04 Fujitsu Ltd プログラマブル・ロジック・デバイス
JPH01260528A (ja) * 1988-04-12 1989-10-17 Matsushita Electric Ind Co Ltd 状態遷移装置
JPH0261723A (ja) * 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd ステートマシン
US5015871A (en) * 1989-11-03 1991-05-14 Harris Corporation Multiple external asynchronous triggers circuit
NL9000380A (nl) * 1990-02-16 1991-09-16 Philips Nv Sequentiele finite state machine schakeling, alsmede geintegreerde schakeling voorzien van de schakeling.
JPH03271929A (ja) * 1990-03-20 1991-12-03 Fujitsu Ltd 壱個数検出回路
JPH03282821A (ja) * 1990-03-30 1991-12-13 Nec Corp 非同期式演算回路
DE4111069A1 (de) * 1990-04-05 1991-10-31 Gazelle Microcircuits Inc Zustandsmaschinenanordnung sowie dabei verwendbare schaltungsanordnung und monolithische anordnung
US5204555A (en) * 1990-04-05 1993-04-20 Gazelle Microcircuits, Inc. Logic array having high frequency internal clocking
US5159278A (en) * 1991-04-02 1992-10-27 Vlsi Technology, Inc. State machine architecture providing increased resolution of output timing
US5155380A (en) * 1991-04-12 1992-10-13 Acer Incorporated Clock switching circuit and method for preventing glitch during switching
GB9109445D0 (en) * 1991-05-01 1991-06-26 Ncr Co A circuit for glitch-free switching of asynchronous clock sources
US5274281A (en) * 1992-04-29 1993-12-28 Intel Corporation Static PLA with state machine controlled by model of both minterm and an output line

Also Published As

Publication number Publication date
EP0591593A1 (en) 1994-04-13
US5389838A (en) 1995-02-14
JPH06324843A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JP2688166B2 (ja) 有限状態機械において非同期事象を管理する装置及び方法
Yun et al. High-performance asynchronous pipeline circuits
US5459855A (en) Frequency ratio detector for determining fixed frequency ratios in a computer system
KR100304036B1 (ko) 데이타동기시스템및방법
US6031401A (en) Clock waveform synthesizer
US6049236A (en) Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies
US6064247A (en) Multiple frequency clock generation and synchronization
JP3488224B2 (ja) 遷移信号制御装置とそれを用いたdmaコントローラ及び遷移信号制御プロセッサ
US5485602A (en) Integrated circuit having a control signal for identifying coinciding active edges of two clock signals
EP1116087B1 (en) Synchronous polyphase clock distribution system
US6304125B1 (en) Method for generating and distribution of polyphase clock signals
US8363766B2 (en) Device and method of synchronizing signals
US6185720B1 (en) Slaveless synchronous system design
US6092129A (en) Method and apparatus for communicating signals between circuits operating at different frequencies
KR101106836B1 (ko) 전자 회로 및 데이터 요소 프로세싱 방법
JP2690516B2 (ja) リングカウンタ
US6552590B2 (en) Clocking scheme for ASIC
KR200155054Y1 (ko) 카운터 회로
KR100278271B1 (ko) 클럭주파수분주장치
JPH10303874A (ja) 異クロック間同期エッジ検出方式
JP2000341256A (ja) エラスティック回路および集積回路
IL118203A (en) Precision time of day counting system
CN118264244A (zh) 基于同步时钟域的相位调整方法及相关***
JPH08204524A (ja) クロック位相制御回路とこれを用いたデジタル信号処理回路
Sparsø et al. Advanced 4-Phase Bundled-Data Protocols and Circuits