JP2670200B2

JP2670200B2 - 画像データ再生装置における間引回路

Info

Publication number: JP2670200B2
Application number: JP3244101A
Authority: JP
Inventors: 良樹竹岡
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1991-08-30
Filing date: 1991-08-30
Publication date: 1997-10-29
Anticipated expiration: 2012-10-29
Also published as: JPH0561457A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、TVモニタ等に縮小画面
を表示するための間引データを供給する画像データ再生
装置に係り、特に、画像データを蓄積した画像メモリか
ら縮小データを読み出すためのアドレスを生成する画像
データ再生装置における間引回路に関する。

【０００２】

【従来の技術】たとえば、電子スチルカメラ等の撮像機
器にて撮影を行なった場合、この機器から得られた画像
データは、輝度信号(Y) および色差信号(C) からなるYC
データとしてフレームメモリに蓄積される。色差信号は
輝度信号と赤色成分の差(R-Y)の信号CRと、輝度信号と
青色成分の差(B-Y) の信号CBとがあり、Y:CR:CB の比率
が4:2:2 の点順次データとしてフレームメモリに展開さ
れる。具体的には、図７に示すように、(Y0,CR0),(Y1,C
B0),(Y2,CR2),(Y3,CB2)...のように、奇数画素の輝度信
号とその色差信号CRの組と、偶数画素の輝度信号とその
前の奇数画素の色差信号CBの組がYCデータとして交互に
蓄積されている。

【０００３】従来、このように4:2:2 色差点順次にてフ
レームメモリに展開されたデータを任意の縮小率で間引
いて縮小画面を得るには、YCデータをR,G,B の各色成分
データからなるRGB データに変換して、そのRGB データ
にて２の倍数の画素データを間引いて縮小データを得て
いた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
技術では縮小データをRGB データとしてモニタに表示す
る場合はよいが、YCデータとして転送する場合、たとえ
ば通信回線を介して画像データを転送する場合、RGBデ
ータを再びYCデータに戻して転送しなければならず面倒
であった。また、RGB データでは変換前のYCデータの特
性から２の倍数の間引が必須であったが、さらに任意の
縮小率にて間引する場合、解像度に破綻をきたす可能性
があった。

【０００５】また、図10に示すように、同一空間の色差
信号CR,CBを基準に間引いて縮小YCデータを作成するこ
とが考えられるが、この場合、色差信号は等間隔に間引
かれるが輝度信号が等間隔とならないため、画面にギザ
ギザがでるなど解像度の低下が見られる等の問題があっ
た。

【０００６】本発明はこのような従来技術の欠点を解消
し、YCデータを任意の縮小率にて解像度等に破綻をきた
すことなく間引いてYC縮小データを得ることができ、か
つ破綻なくRGB データへ変換することができる画像デー
タ再生装置における間引回路を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明による画像データ
再生装置における間引回路は上記課題を解決するため
に、輝度信号および２つの色差信号を所定の比率にて展
開した点順次YCデータが画像メモリに蓄積され、この画
像メモリからデータを間引いて縮小データを読み出す画
像データ再生装置における間引回路において、この回路
は、画像メモリに展開されたYCデータのうち縮小データ
の水平領域数をカウントする水平領域計数手段と、同画
像メモリに展開されたYCデータのうち縮小データの垂直
領域数をカウントする垂直領域計数手段と、画像メモリ
に展開されたYCデータのうち縮小データの水平ステップ
数をカウントして水平アドレスとする水平ステップ計数
手段と、画像メモリに展開されたYCデータのうち縮小デ
ータの垂直ステップ数をカウントして垂直アドレスとす
る垂直ステップ計数手段と、水平ステップ計数手段にて
カウントしたステップ数にて読み出されるデータのうち
輝度信号または色差信号の選択、および２つの色差信号
のいずれかを選択するための選択アドレスを出力するデ
ータ選択手段とを備えて、水平ステップ計数手段からの
水平アドレス、垂直ステップ計数手段からの垂直アドレ
スおよびデータ選択手段からの選択アドレスからなるア
ドレスにて前記画像メモリをアクセスすることを特徴と
する。

【０００８】この場合、水平ステップ計数手段および垂
直ステップ計数手段は、それぞれステップ数とアドレス
のオフセット値がプログラマブルに設定可能な計数手段
であって、前回までの総ステップ数と設定されたステッ
プ数とを順次加算する加算手段と、この加算手段からの
加算値をアドレスとして出力するアドレス設定手段であ
ってアドレスのオフセット値をプログラマブルに設定可
能なアドレス設定手段と、このアドレス設定手段からの
アドレス値をラッチして出力するとともに加算手段にそ
のアドレス値を総ステップ数として供給するラッチ手段
とを備えるとよい。

【０００９】また、データ選択手段は、水平領域計数手
段のカウント値の下位２ビットおよび水平ステップ計数
手段のカウント値の下位１ビット、さらに水平ステップ
計数手段に設定されるステップ数の下位１ビットを入力
して輝度信号または色差信号のいずれか、および色差信
号のいずれかを選択するための選択アドレスを出力する
ように構成するとよい。

【００１０】この場合、データ選択手段は、水平領域計
数手段のカウント値の下位１ビットに基づいて輝度信号
と色差信号のいずれかを選択するための選択アドレスを
出力する出力線と、水平領域計数手段のカウント値の下
位１ビットと下位２ビットとの論理積をとる第１のアン
ド回路と、この第１のアンド回路の出力と水平ステップ
カウンタに設定されるステップ数の下位１ビットの反転
値の論理積をとる第２のアンド回路と、同ステップ数の
下位１ビットと水平ステップ計数手段のカウント値の下
位１ビットの論理積をとる第３のアンド回路と、第２の
アンド回路と第３のアンド回路との論理和をとって色差
信号のいずれかを選択するための選択アドレスとして出
力するオア回路とを備えるとよい。

【００１１】

【作用】本発明に係る画像データ再生装置における間引
回路によれば、輝度信号(Y) 、色差信号(CR,CB) が所定
の比率にて展開された点順次YCデータとして蓄積された
画像メモリからデータを間引いて縮小データを得る場合
に、縮小データの領域数を水平、垂直、両領域計数手段
にてカウントするとともに、縮小データから水平および
垂直ステップ値に基づいた上位アドレス、および輝度信
号またはいずれかの色差信号を選択するための下位アド
レスの組み合わせにて縮小データを読み出す。

【００１２】この場合、水平、垂直ステップ数およびア
ドレスオフセット値を水平、垂直、両ステップ計数手段
にプログラマブルに設定して任意の縮小率を得る。さら
にデータ選択回路にて、水平領域計数手段のカウント値
の下位２ビットおよび水平ステップ計数手段のカウント
値の下位１ビット、さらに水平ステップ計数手段に設定
されるステップ数の下位１ビットを入力することによ
り、輝度信号または色差信号の別、および画像に破綻を
きたすことのない色差信号のいずれかを選択する選択ア
ドレスを得る。したがって、輝度信号を基準にYCデータ
の間引を行なうことになり、その間引ステップ数の下位
ビットに基づき縮小画像に適合した色差信号を選択し得
る。

【００１３】

【実施例】次に、添付図面を参照して本発明による画像
データ再生装置における間引回路の一実施例を詳細に説
明する。

【００１４】図４に示す再生装置の概略構成図を参照す
ると、本実施例における画像データ再生装置は、間引回
路10から送出される選択アドレスA0,A1 、水平アドレス
A2〜A10 および垂直アドレスA11 〜A21 の３つのアドレ
スの組み合わせにてフレームメモリ20からYCデータを順
次読み出して、そのYCデータを必要に応じてデータ変換
回路30にてRGB データに変換して表示装置等に供給する
データ再生ボードに適用される。特に、この実施例で
は、輝度信号(Y) を基準にYCデータの間引きを行ない、
その間引きステップ数の下位ビットに基づき縮小画像に
適合した色差信号CR,CB を選択する。

【００１５】YCフレームメモリ20には、電子スチルカメ
ラ等の撮像機器にて撮影された画像を表わす画像データ
が4:2:2 の点順次データとして蓄積されている。この点
順次YCデータは、図７に示すように(Y0,CR0),(Y1,CB0),
(Y2,CR2),(Y3,CB2)...のように各アドレスに８ビットの
輝度信号または色差信号が交互に格納されている。この
実施例では、フレームメモリ20に格納された画像データ
を図８に示すように、たとえば水平アドレスを2048ビッ
ト、垂直アドレスを1028ビットのビットマップに展開し
て、それらのアドレスの組み合わせにて点順次YCデータ
の間引きを行なう。

【００１６】このため間引回路10を制御する制御回路40
は、図５に示すように水平方向領域データＸ、垂直方向
領域データＹを間引回路10に供給するとともに、水平ス
テップ数、垂直ステップ数、水平(H) オフセット値、垂
直(V) オフセット値をそれぞれ間引回路10へ供給する。
これらデータはアドレスストローブ信号AS、領域設定ス
トローブ信号ASETに応動して入出力が行なわれる。

【００１７】データ変換回路30は、図６に示すように補
間フィルタ32、 3×3 マトリクス演算回路34、シフトレ
ジスタ36等を備えている。補間フィルタ32は、フレーム
メモリ20から読み出されたYCデータのうち偶数画素の色
差信号CR,CB の補間を行なって、それぞれ８ビットのY,
C,C データを生成する補間回路である。マトリクス演算
回路34は、 3×3 の行列式に所定の係数が設定されて、
Y,C,C データをこれらより求められるそれぞれ12ビット
のR,G,B データとして出力する演算回路である。シフト
レジスタ36はそれぞれ12ビットのR,G,B データをそれぞ
れ８ビットのデータにシフトして出力する補正回路であ
る。

【００１８】次に、図１〜図３を参照して上記間引回路
10の詳細を説明する。この間引回路10は、図１に示すよ
うに水平領域カウンタ100 と、垂直領域カウンタ110
と、水平ステップカウンタ120 と、垂直ステップカウン
タ130 と、データ選択回路140とを備えている。

【００１９】水平領域カウンタ100 は、画像データのＨ
方向領域データＸが設定されて、ストローブ信号ASをカ
ウントすることにより、その水平端にてキャリー信号CH
をそれぞれ出力するカウンタである。この水平領域カウ
ンタ100 は、アドレスストローブ信号ASが供給されるク
ロック端子と、＋５V のイネーブル電圧が供給されるイ
ネーブル端子(EN)と、水平方向領域データＸが供給され
るデータ端子と、データ読み込みのための領域設定スト
ローブ信号ASETが供給されるロード端子(LD)とを備える
とともに、カウント値の下位１ビットQ0および下位２ビ
ットQ1を出力するカウント出力端子と、キャリー信号CH
を出力するキャリー端子とをそれぞれ備えている。

【００２０】垂直領域カウンタ110 は、画像データのＶ
方向領域データＹが設定されてその終端にて終了信号と
なるキャリー信号CVを送出するカウンタである。この垂
直領域カウンタ110 は、アドレスストローブ信号ASが供
給されるクロック端子と、水平領域カウンタ100 からの
キャリー信号CHがイネーブル信号として供給されるイネ
ーブル端子(EN)と、垂直方向領域データＹが供給される
データ端子と、領域設定ストローブ信号ASETが供給され
るロード端子(LD)とを備えるとともに、出力側に、終了
信号CVを出力するキャリー端子とを備えている。この終
了信号CVは制御回路40に供給されて１画像の縮小データ
の読み出し終了を知らせる。

【００２１】水平ステップカウンタ120 は、設定された
オフセット値にステップ数を順次加算して水平アドレス
信号A2〜A10 をそれぞれ送出するカウンタである。この
水平ステップカウンタ120 は、アドレスストローブ信号
ASが供給されるクロック端子と、データ選択回路140か
らのイネーブル信号HEN が供給されるイネーブル端子(E
N)と、水平ステップ数および水平オフセット値が供給さ
れるそれぞれのデータ端子と、領域設定ストローブ信号
ASETが供給されるロード端子(LD)とを備えるとともに、
カウント値H0〜H9を送出する出力端子を備えている。こ
のカウンタ120のカウント値の下位１ビットH0はデータ
選択回路140 へ供給され、残り９ビットH1〜H9は、水平
アドレスA2〜A10 としてフレームメモリ20へ供給され
る。

【００２２】垂直ステップカウンタ130 は、設定された
オフセット値にステップ数を順次加算して垂直アドレス
信号A11 〜A21 を送出するカウンタである。この垂直ス
テップカウンタ130 は、アドレスストローブ信号ASが供
給されるクロック端子と、水平領域カウンタ100 からの
キャリー信号CHがイネーブル信号として供給されるイネ
ーブル端子(EN)と、垂直ステップ数および垂直オフセッ
ト値が供給されるそれぞれのデータ端子と、領域設定ス
トローブ信号ASETが供給されるロード端子LDとを備え、
カウント値V0〜V9を垂直アドレスA11 〜A21 として出力
する出力端子を備えている。

【００２３】この実施例では、これら水平ステップカウ
ンタ120 および垂直ステップカウンタ130 はそれぞれ図
２に示すような回路にて構成されている。この回路は、
デコーダ200 と、加算回路210 と、アドレス発生回路23
0 と、ラッチ回路240 とを備えている。デコーダ200
は、イネーブル端子ENに供給されるイネーブル信号と、
ロード端子LDに供給されるロード信号と、クリア端子CL
R 供給されるクリア信号とを入力してアドレス発生回路
230 の出力状態を制御する状態信号を出力する制御回路
である。具体的にはクリア端子CLR が"LOW" となったと
きに第１の状態信号"00"を出力し、クリア端子CLR が"H
igh"にてロード端子LDが"Low "となった場合に第２の状
態信号"01"を出力し、クリア端子CLR およびロード端子
LDがともに"High"にてイネーブル端子ENが"Low" となっ
た場合に第３の状態信号"10"を出力し、クリア端子CLR
、ロード端子LDおよびイネーブル端子ENがともに"Hig
h"のときに第４の状態信号"11"を出力する。

【００２４】アドレス発生回路230 は、10ビットのアド
レスオフセット値が供給される入力端子C0と、加算器21
0 の出力値が供給される入力端子C1と、ラッチ回路240
の出力値が供給される入力端子C2と、接地された入力端
子C3とを備えて、これらをデコーダ200 からの４つ状態
信号に応動して選択し、出力Ｙよりラッチ回路240 へ供
給する選択回路である。具体的には、状態信号が"00"の
場合にデータクリアを行ない、状態信号が"01"の場合に
入力端子C0に供給されるアドレスオフセット値をセット
して、状態信号が"10"の場合に入力端子C2に供給される
ラッチ回路240の出力値を読み込み、状態信号が"11"の
場合に入力端子C1に供給される加算回路210の出力値を
読み込んで出力する。

【００２５】加算回路210 は、入力端子Ａに供給される
値と、入力端子Ｂに供給される値とを加算して出力する
回路である。具体的には、ラッチ回路240 からの出力ア
ドレスつまり総ステップ数に１ステップ数を加算してア
ドレス発生回路230 に供給するアドレス加算回路であ
る。ラッチ回路240 は、それぞれ状態信号にてセットさ
れたアドレス発生回路230 の出力信号をストローブ信号
ASに基づいてラッチしてそのタイミングにて出力する出
力回路である。このラッチ回路240 の出力が水平アドレ
スまたは垂直アドレスとしてフレームメモリ20にそれぞ
れ供給される。

【００２６】再び、図１に戻ってデータ選択回路140
は、フレームメモリ20から読み出すデータが輝度信号で
あるか色差信号であるかの別を示す選択アドレスA0と、
色差信号である場合に赤成分の色差信号CRであるか青成
分の色差信号CBであるかを示す選択アドレスA0,A1 を出
力するアドレス発生回路である。詳しくは、図３に示す
ように、水平領域カウンタ100 からのカウント値の下位
１ビットQ0を選択アドレスA0として出力する出力線300
と、この出力線300 にてカウント値Q0を反転して出力す
るナット回路360 と、水平領域カウンタ100 からのカウ
ント値Q0およびQ1の論理積をとる第１のアンド回路310
と、水平ステップカウンタ120 へ供給される水平ステッ
プ数のうち下位１ビットHSTEP0を反転させるナット回路
320 と、このナット回路320 の出力とアンド回路310 の
出力との論理積をとる第２のアンド回路330 と、水平ス
テップカウンタ120 のカウント値の下位１ビットH0とス
テップ数HSTEP0との論理積をとる第３のアンド回路340
と、第２のアンド回路330 の出力と第３のアンド回路34
0 の出力の論理和をとり選択アドレスA1を出力するオア
回路350 とを備えている。また、この出力線300 から分
岐した出力HEN は図１の水平ステップカウンタ120のイ
ネーブル信号として供給される。

【００２７】次に上記構成における画像データ再生装置
の動作を説明すると、まず、制御回路40は、間引回路10
に水平方向領域データＸおよび垂直方向領域データＹ、
水平アドレスオフセットデータおよび垂直アドレスオフ
セットデータを領域設定ストローブ信号ASETとともに供
給する。これにより、水平領域カウンタ100 に水平方向
領域データＸが設定され、垂直領域カウンタ110 に垂直
領域データＹが設定されるとともに、水平ステップカウ
ンタ120 に水平オフセット値が設定され、垂直ステップ
カウンタ130 に垂直オフセット値がそれぞれ設定され
る。また、水平ステップ数および垂直ステップ数が制御
回路40から供給されて、水平ステップカウンタ120 およ
び垂直ステップカウンタ130 にそれぞれステップ数が設
定される。

【００２８】次いで、制御回路40からアドレスストロー
ブ信号ASが間引回路10に供給されると、水平領域カウン
タ100 は最初のカウント値Q0,Q1 をデータ選択回路140
へ送出する。ストローブ信号ASを受けた水平ステップカ
ウンタ120 は、アドレス発生回路230 にセットされた水
平オフセット値をラッチ回路240 にてラッチして、その
下位１ビットH0をデータ選択回路140 へ供給し、残り９
ビットを水平アドレスA2〜A10 として出力する。同様に
垂直ステップカウンタ130 は、垂直オフセット値を垂直
アドレスA11 〜A21 として出力する。データ選択回路14
0 は、水平領域カウンタ100 からのカウント値Q0を読み
込み、この場合、最初のカウント値であるので奇数であ
り、輝度信号を選択するアドレス"0" となる。これによ
り、最初のＹデータたとえば図９に示す輝度信号Y0を読
み出すアドレスがフレームメモリ20へ供給される。

【００２９】次いで、次のアドレスストローブ信号ASが
間引回路10に供給されると、水平領域カウンタ100 のカ
ウント値は"1" だけ歩進して、カウント値Q0は"0" とな
り、データ選択回路140 の出力アドレスA0は色差信号を
選択するアドレス"1" となる。この場合、1/2 間引であ
るとすると、ステップ数の下位１ビットHSTEP0が"0"で
あるので、図３に示すアンド回路340 の出力は水平ステ
ップカウンタ120 のカウント値H0に関係なく"0" とな
り、この場合、色差信号は水平領域カウンタ100のカウ
ント値Q0,Q1 のアンド値となり、選択アドレスA1に"0"
が出力される。このとき、カウント値Q0が"0" であるの
で、水平ステップカウンタ120 へ供給されるイネーブル
信号は"Low" となって、水平ステップカウンタ120 のカ
ウント値つまり水平アドレスは保持される。同様に、垂
直ステップカウンタ130 の出力アドレスが保持される。
したがって上位アドレスA2〜A21 は保持されて、輝度信
号Y0のアドレスから"1" だけ歩進した色差信号CR0 が読
み出される。

【００３０】続いて、次のストローブ信号ASが出力され
ると、水平領域カウンタ100 からカウント値Q0が"0" と
なって、デ−タ選択回路140 から出力される選択アドレ
スは輝度信号を選択するアドレス"0" となる。また、デ
ータ選択回路140 から出力されるイネーブル信号HEN
が"High"となって、水平ステップカウンタ120 は、カウ
ントアップつまり前回のオフセット値に１ステップ数を
加算して出力する。また、垂直ステップカウンタ130 の
垂直アドレスは保持されている。この結果、図９に示す
1/2 間引の場合は、輝度信号Y2が読み出される。

【００３１】さらに次のストローブ信号ASが供給される
と、水平領域カウンタ100 からのカウント値Q0が"0" と
なって、選択アドレスA0は色差信号を選択するアドレ
ス"1"となる。この場合、カウント値Q0,Q1 の論理積が"
0" となって選択アドレスA1に"0" が出力される。この
とき上記と同様に水平ステップカウンタ120 に供給され
るイネーブル信号が"Low" となって、水平ステップカウ
ンタ120 の出力アドレスは保持されて、輝度信号Y2から
４ビット先の色差信号CB2 が選択される。

【００３２】以下同様に、第１ラインにおいて水平ステ
ップカウンタ120 のステップが歩進されて、まず輝度信
号が読み出され、続いて水平領域カウンタ100 のカウン
ト値Q0,Q1 が偶数の場合に色差信号CRが読み出され、ま
たは奇数の場合に色差信号CBが読み出される。この動作
がストローブ信号ASに応動して繰り返されて、水平領域
カウンタ100にて水平領域数Ｘをカウントし終えると、
水平領域カウンタ100はキャリー信号CHを垂直領域カウ
ンタ110 および垂直ステップカウンタ130 へ、かつ自ロ
ード端子LDにセット信号として供給する。これにより、
垂直領域カウンタ110 が歩進され、垂直ステップカウン
タ130 にて１ステップ加算されて垂直アドレスA11 〜A2
1 が更新される。そして、ストローブ信号ASに応導して
上記と同様に輝度信号および２つの色差信号が順次選択
されて読み出される。これがＹライン繰り返されて、垂
直領域カウンタ110 にて垂直領域数をカウントして、そ
のラインの最終位置に達すると、垂直領域カウンタ110
の出力端子から終了信号が制御回路40へ出力される。

【００３３】また、図９に示す1/3 間引の場合も上記1/
2 間引と同様に動作するが、色差信号を選択する場合
に、水平ステップ数の下位１ビットHSTEP0が"1" である
ので、アンド回路330 の出力値は"0" となり、したがっ
て、選択アドレスA1は水平ステップカウンタ120 の出力
値H0に従って決定される。

【００３４】同様に、奇数次間引の場合は、水平ステッ
プカウンタ120 の出力値H0に従って色差信号CR,CB が決
定され、偶数次間引の場合は、水平領域カウンタ100 の
カウント値QO,Q1 の積に従って色差信号CR,CB が決定さ
れることになる。この場合、図９に示すように1/2 間引
等の偶数次間引では偶数番目の色差信号は、元データの
における次の輝度信号と組になる色差信号CBが選択さ
れ、奇数次間引の場合はその輝度信号となる色差信号C
R,CB が選択される。したがって、図９に示すように奇
数次間引の場合も、偶数時間引の場合も輝度信号および
色差信号が等間隔にて配列されて、表示画面に解像度の
低下等の破綻をきたすことがない。

【００３５】比較のために図10を参照すると、この図10
においては、色差信号CR,CB を基準に間引を行なった場
合を示している。この場合、色差信号CR,CB は等間隔に
配置されるが、輝度信号にばらつきがあり、表示画面に
ギザギザ等の異常が見られるようになった。

【００３６】

【発明の効果】以上説明したように本発明の画像データ
再生装置における間引回路によれば、点順次YCデータに
て展開された画像データを画像メモリから縮小データと
して読み出す場合に、縮小データを領域数を水平、垂直
両計数手段にてカウントして、その中から水平および垂
直ステップ数にて示すアドレスおよび輝度信号またはい
ずれかの色差信号を選択するための選択アドレスの組み
合わせにて画像メモリから縮小データをアクセスするの
で、その縮小データに応じた輝度信号および２つの色差
信号の配列を行なうことができる。

【００３７】この場合、水平または垂直ステップ数およ
びアドレスオフセット値を水平垂直、両ステップ計数手
段にプログラマブルに設定することにより、必要に応じ
た任意の縮小率を得ることができる。

【００３８】さらにデータ選択回路にて、水平領域計数
手段のカウント値の下位２ビットおよび水平ステップ計
数手段のカウント値の下位１ビット、さらに水平ステッ
プ係数手段に設定されるステップ数の下位１ビットを入
力して輝度信号または色差信号のいずれかを選択するた
めのアドレス値を得て、その縮小率に応じて画像に破綻
をきたすことないように、２つの色差信号のうち適当な
いずれかを選択することができる。

【００３９】したがって、輝度信号を基準にYCデータの
間引を行なうことになり、その間引ステップ数の下位ビ
ットに基づき縮小画像に適合した色差信号を選択するこ
とができる優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明による画像データ再生装置における間引
回路の一実施例を示すブロック図である。

【図２】図１におけるステップカウンタ120,130 の例を
示すブロック図である。

【図３】図１におけるデータ選択回路140 の例を示す回
路図である。

【図４】本実施例の間引回路が適用される画像データ再
生装置の概略構成を示すブロック図である。

【図５】同実施例における制御回路を示すブロック図で
ある。

【図６】同実施例におけるデータ変換回路の内部構成を
示すブロック図である。

【図７】同実施例におけるフレームメモリのデータ構成
を示す図である。

【図８】同実施例におけるフレームメモリのデータ展開
を示す図である。

【図９】同実施例におけるデータ間引例を示す図であ
る。

【図１０】従来のデータ間引例を示す図である。

【符号の説明】

10 間引回路 20 YCフレームメモリ 30 データ変換回路 100 水平領域カウンタ 110 垂直領域カウンタ 120 水平ステップカウンタ 130 垂直ステップカウンタ 140 データ選択回路 150 データ変換回路

Claims

(57)【特許請求の範囲】

【請求項１】輝度信号および２つの色差信号を所定の
比率にて展開した点順次YCデータが画像メモリに蓄積さ
れ、該画像メモリからデータを間引いて縮小データを読
み出す画像データ再生装置における間引回路において、
該回路は、前記画像メモリに展開されたYCデータのうち縮小データ
の水平領域数をカウントする水平領域計数手段と、同画像メモリに展開されたYCデータのうち縮小データの
垂直領域数をカウントする垂直領域計数手段と、前記画像メモリに展開されたYCデータのうち縮小データ
の水平ステップ数をカウントして水平アドレスとする水
平ステップ計数手段と、前記画像メモリに展開されたYCデータのうち縮小データ
の垂直ステップ数をカウントして垂直アドレスとする垂
直ステップ計数手段と、前記水平ステップ計数手段にてカウントしたステップ数
にて読み出されるデータのうち輝度信号または色差信号
の選択、および２つの色差信号のいずれかを選択するた
めの選択アドレスを出力するデータ選択手段とを備え
て、前記水平ステップ計数手段からの水平アドレス、前記垂
直ステップ計数手段からの垂直アドレスおよび前記デー
タ選択手段からの選択アドレスからなるアドレスにて前
記画像メモリをアクセスすることを特徴とする画像デー
タ再生装置における間引回路。
【請求項２】請求項１に記載の画像データ再生装置に
おける間引回路において、前記水平ステップ計数手段お
よび垂直ステップ計数手段は、それぞれのステップ数と
アドレスのオフセット値をプログラマブルに設定可能な
計数手段であって、前回までの総ステップ数と設定され
たステップ数とを順次加算する加算手段と、該加算手段
からの加算値をアドレスとして出力するアドレス設定手
段であってアドレスのオフセット値をプログラマブルに
設定可能なアドレス設定手段と、該アドレス設定手段か
らのアドレス値をラッチして出力するとともに前記加算
手段にそのアドレス値を総ステップ数として供給するラ
ッチ手段とを備えたことを特徴とする画像データ再生装
置における間引回路。
【請求項３】請求項１に記載の画像データ再生装置に
おける間引回路において、前記データ選択手段は、前記
水平領域計数手段のカウント値の下位２ビットおよび前
記水平ステップ計数手段のカウント値の下位１ビット、
さらに前記水平ステップ計数手段に設定されるステップ
数の下位１ビットを入力して、輝度信号または色差信号
のいずれか、および２つの色差信号のいずれかを選択す
るための選択アドレスを出力することを特徴とする画像
データ再生装置における間引回路。
【請求項４】請求項３に記載の画像データ再生装置に
おける間引回路において、前記データ選択手段は、前記
水平領域計数手段のカウント値の下位１ビットに基づい
て輝度信号と色差信号のいずれかを選択するための選択
アドレスを出力する出力線と、前記水平領域計数手段の
カウント値の下位１ビットと下位２ビットとの論理積を
とる第１のアンド回路と、この第１のアンド回路の出力
と前記水平ステップカウンタに設定されるステップ数の
下位１ビットの反転値の論理積をとる第２のアンド回路
と、同ステップ数の下位１ビットと前記水平ステップ計
数手段のカウント値の下位１ビットの論理積をとる第３
のアンド回路と、前記第２のアンド回路と第３のアンド
回路との論理和をとって色差信号のいずれかを選択する
ための選択アドレスとして出力するオア回路とを備える
ことを特徴とする画像データ再生装置における間引回
路。