JPH04296173A - インタレース方式におけるモニタのフリッカ防止方法および装置 - Google Patents
インタレース方式におけるモニタのフリッカ防止方法および装置Info
- Publication number
- JPH04296173A JPH04296173A JP3083045A JP8304591A JPH04296173A JP H04296173 A JPH04296173 A JP H04296173A JP 3083045 A JP3083045 A JP 3083045A JP 8304591 A JP8304591 A JP 8304591A JP H04296173 A JPH04296173 A JP H04296173A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- field
- memory
- reading
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000015654 memory Effects 0.000 claims abstract description 59
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 230000002265 prevention Effects 0.000 claims description 16
- 239000003086 colorant Substances 0.000 claims description 14
- 238000012935 Averaging Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、たとえば NTSC
テレビジョン受像機のようなインタレース方式のモニタ
に用いられるフリッカ防止方法および装置に関する。
テレビジョン受像機のようなインタレース方式のモニタ
に用いられるフリッカ防止方法および装置に関する。
【0002】
【従来の技術】NTSC(National Tele
vision System Committee)方
式のテレビジョン受像機では、1画面(フレーム)を奇
数フィールドの走査線と、偶数フィールドの走査線とに
よって交互に飛び越し走査するインタレース方式が採用
されている。このインタレース方式のテレビジョン受像
機をモニタとして、垂直方向の解像度が比較的高い画像
を表示させた場合、画面上に奇数フィールドと偶数フィ
ールドとの差が現われてフリッカ(ちらつき)が発生す
る場合があった。
vision System Committee)方
式のテレビジョン受像機では、1画面(フレーム)を奇
数フィールドの走査線と、偶数フィールドの走査線とに
よって交互に飛び越し走査するインタレース方式が採用
されている。このインタレース方式のテレビジョン受像
機をモニタとして、垂直方向の解像度が比較的高い画像
を表示させた場合、画面上に奇数フィールドと偶数フィ
ールドとの差が現われてフリッカ(ちらつき)が発生す
る場合があった。
【0003】このようなフリッカを防止する場合、その
装置は、奇数フィールドの画像データと偶数フィールド
の画像データとをそれぞれ記憶する2つのフィールドメ
モリを備え、それぞれのフィールドメモリから隣接する
奇数フィールドと偶数フィールドの画像データを読み出
して加算し、この加算した画像データを平均化する。こ
れにより、隣接するライン(走査線)のそれぞれの相加
平均をとって、新たな奇数フィールドおよび偶数フィー
ルドの走査線を作成して、CRT等のディスプレイに送
るものが知られている。この場合、画像データを加算す
る方式として、従来、次のようなディジタル加算方式と
、アナログ加算方式とがあった。
装置は、奇数フィールドの画像データと偶数フィールド
の画像データとをそれぞれ記憶する2つのフィールドメ
モリを備え、それぞれのフィールドメモリから隣接する
奇数フィールドと偶数フィールドの画像データを読み出
して加算し、この加算した画像データを平均化する。こ
れにより、隣接するライン(走査線)のそれぞれの相加
平均をとって、新たな奇数フィールドおよび偶数フィー
ルドの走査線を作成して、CRT等のディスプレイに送
るものが知られている。この場合、画像データを加算す
る方式として、従来、次のようなディジタル加算方式と
、アナログ加算方式とがあった。
【0004】ディジタル加算方式は、それぞれのフィー
ルドメモリから隣接する2つのラインにおけるたとえば
4つのピクセルの画素データを同時に読み出して、これ
ら4ピクセル分の画素データをデジタル加算して、この
加算結果を最下位ビット(LSB) 側に1ビットだけ
シフトすることにより平均化して、この相加平均された
画像データをD/A 変換器にてアナログ信号に変換す
る。この場合、たとえばレッド(R)、グリーン(G)
、ブルー(B)の3原色、各色毎にそれぞれ相加平均を
とる処理を行なう。
ルドメモリから隣接する2つのラインにおけるたとえば
4つのピクセルの画素データを同時に読み出して、これ
ら4ピクセル分の画素データをデジタル加算して、この
加算結果を最下位ビット(LSB) 側に1ビットだけ
シフトすることにより平均化して、この相加平均された
画像データをD/A 変換器にてアナログ信号に変換す
る。この場合、たとえばレッド(R)、グリーン(G)
、ブルー(B)の3原色、各色毎にそれぞれ相加平均を
とる処理を行なう。
【0005】他方、アナログ加算方式は、それぞれのフ
ィールドメモリから隣接する2つのラインにおけるたと
えば4つのピクセルの画素データを同時に読み出して、
それぞれのフィールド毎にD/A 変換器にてアナログ
信号に変換した後に、これらD/A変換器にて変換され
た信号をアナログ的に加算して、この加算した信号をロ
ーパスフィルタを通して平均化して、ディスプレイへ送
り出す。このアナログ加算方式におけるそれぞれのD/
A 変換器の出力信号は電流値であるので、加算する場
合、D/A 変換器の出力端子を接続するだけで、その
出力信号は加算される。
ィールドメモリから隣接する2つのラインにおけるたと
えば4つのピクセルの画素データを同時に読み出して、
それぞれのフィールド毎にD/A 変換器にてアナログ
信号に変換した後に、これらD/A変換器にて変換され
た信号をアナログ的に加算して、この加算した信号をロ
ーパスフィルタを通して平均化して、ディスプレイへ送
り出す。このアナログ加算方式におけるそれぞれのD/
A 変換器の出力信号は電流値であるので、加算する場
合、D/A 変換器の出力端子を接続するだけで、その
出力信号は加算される。
【0006】
【発明が解決しようとする課題】ところで、画像をカラ
ーモニタに表示する場合、その画像がコンピュータ処理
が行なわれた、たとえばVGA(Video Grap
hics Array) 対応のものである場合などに
、同時に表現可能な色の種類をある数に限定することに
より、色を示すインデックスデータの種類を削減するい
わゆるカラーパレットモードを用いたものが知られてい
る。このカラーパレットモードは、1画素が1つの数値
(コード)で表現された画像データをその数値をアドレ
スとしてルックアップテーブルを索引することにより、
1画素をたとえばRGB 3原色の色成分の組としてデ
ィスプレイに送り、表示させる。
ーモニタに表示する場合、その画像がコンピュータ処理
が行なわれた、たとえばVGA(Video Grap
hics Array) 対応のものである場合などに
、同時に表現可能な色の種類をある数に限定することに
より、色を示すインデックスデータの種類を削減するい
わゆるカラーパレットモードを用いたものが知られてい
る。このカラーパレットモードは、1画素が1つの数値
(コード)で表現された画像データをその数値をアドレ
スとしてルックアップテーブルを索引することにより、
1画素をたとえばRGB 3原色の色成分の組としてデ
ィスプレイに送り、表示させる。
【0007】しかしながら、上述した従来のフリッカ防
止装置の場合に、ディジタル加算方式では、隣接するラ
インの画像データをあらかじめRGB 各色に分けてフ
ィールドメモリに格納して、各色毎にディジタル的に相
加平均をとらなければならず、1画素を1つの色データ
で表わした画像データをディジタル的に相加平均するこ
とができないため、上記のカラーパレットモードを採用
する場合には用いることができないという問題があった
。
止装置の場合に、ディジタル加算方式では、隣接するラ
インの画像データをあらかじめRGB 各色に分けてフ
ィールドメモリに格納して、各色毎にディジタル的に相
加平均をとらなければならず、1画素を1つの色データ
で表わした画像データをディジタル的に相加平均するこ
とができないため、上記のカラーパレットモードを採用
する場合には用いることができないという問題があった
。
【0008】他方、アナログ加算方式では、RGB 各
色毎でも、1画素の画像データを1つの数値で表わす場
合でも、相加平均をアナログ的に行なうので、カラーパ
レットモードを採用する場合にも用いることができる。 すなわち、奇数フィールドおよび偶数フィールドそれぞ
れのメモリに各画素を1つのデータで示す画像データを
格納して、これらメモリから読み出した画像データをア
ナログ変換する際に、カラーパレットモードを採用する
。つまり、それぞれのD/A変換器の前にカラーパレッ
トモード用のルックアップテーブル(LUT) を設け
ることにより、カラーパレットモードを採用する場合に
も用いることができる。
色毎でも、1画素の画像データを1つの数値で表わす場
合でも、相加平均をアナログ的に行なうので、カラーパ
レットモードを採用する場合にも用いることができる。 すなわち、奇数フィールドおよび偶数フィールドそれぞ
れのメモリに各画素を1つのデータで示す画像データを
格納して、これらメモリから読み出した画像データをア
ナログ変換する際に、カラーパレットモードを採用する
。つまり、それぞれのD/A変換器の前にカラーパレッ
トモード用のルックアップテーブル(LUT) を設け
ることにより、カラーパレットモードを採用する場合に
も用いることができる。
【0009】しかしながら、従来のアナログ加算方式の
フリッカ防止装置では、奇数フィールドおよび偶数フィ
ールドの画像データに対して、それぞれD/A変換器が
必要になる。このように2組のD/A 変換器を用いる
場合、それらの出力レベルにバラツキが生じやすく、表
示画像に影響が生じる問題があった。また一般に、D/
A 変換器は高価でチップサイズも大きく、このような
D/A 変換器を2組も用いる装置は、価格が高くなり
、チップの実装面積も大きく、大型になるという問題点
があった。
フリッカ防止装置では、奇数フィールドおよび偶数フィ
ールドの画像データに対して、それぞれD/A変換器が
必要になる。このように2組のD/A 変換器を用いる
場合、それらの出力レベルにバラツキが生じやすく、表
示画像に影響が生じる問題があった。また一般に、D/
A 変換器は高価でチップサイズも大きく、このような
D/A 変換器を2組も用いる装置は、価格が高くなり
、チップの実装面積も大きく、大型になるという問題点
があった。
【0010】本発明はこのような従来技術の欠点を解消
して、フリッカを防止する際にもカラーパレットモード
を採用することができ、かつD/A 変換器を少なくす
ることができ、したがって、装置の価格の低下および小
型化、さらに複数のD/A 変換器の出力レベルの影響
を受けないインタレース方式におけるフリッカ防止方法
および装置を提供することを目的とする。
して、フリッカを防止する際にもカラーパレットモード
を採用することができ、かつD/A 変換器を少なくす
ることができ、したがって、装置の価格の低下および小
型化、さらに複数のD/A 変換器の出力レベルの影響
を受けないインタレース方式におけるフリッカ防止方法
および装置を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明によるインタレー
ス方式におけるフリッカ防止方法は、奇数フィールドの
画像データと偶数フィールドの画像データとを飛び越し
走査することによりフレーム毎の画像を表示するインタ
レース方式におけるモニタのフリッカ防止方法において
、奇数フィールドの画像データおよび偶数フィールドの
画像データをそれぞれフィールドメモリに記憶して、こ
れらフィールドメモリから奇数フィールドの画像データ
を所定の速度にて読み出す際に、このフィールドの走査
位置に隣接する偶数フィールドの画像データを同時に読
み出して、これら読み出した画像データをその読み出し
速度の2倍の速度にて、奇数フィールドおよび偶数フィ
ールド交互に配置してアナログ変換して、この変換した
画像データをアナログ的に平均化して新たな奇数フィー
ルドの画像データを作成し、偶数フィールドの画像デー
タを読み出す際に、このフィールドの走査位置に隣接す
る前記奇数フィールドの画像データとは異なる側に隣接
する奇数フィールドの画像データを同時に読み出して、
これら読み出した画像データをその読み出し速度の2倍
の速度にて交互に配置してアナログ変換して、この変換
した画像データをアナログ的に平均化して新たな偶数フ
ィールドの画像データを作成して、これら作成した奇数
フィールドおよび偶数フィールドの画像データをモニタ
に表示させることを特徴とする。
ス方式におけるフリッカ防止方法は、奇数フィールドの
画像データと偶数フィールドの画像データとを飛び越し
走査することによりフレーム毎の画像を表示するインタ
レース方式におけるモニタのフリッカ防止方法において
、奇数フィールドの画像データおよび偶数フィールドの
画像データをそれぞれフィールドメモリに記憶して、こ
れらフィールドメモリから奇数フィールドの画像データ
を所定の速度にて読み出す際に、このフィールドの走査
位置に隣接する偶数フィールドの画像データを同時に読
み出して、これら読み出した画像データをその読み出し
速度の2倍の速度にて、奇数フィールドおよび偶数フィ
ールド交互に配置してアナログ変換して、この変換した
画像データをアナログ的に平均化して新たな奇数フィー
ルドの画像データを作成し、偶数フィールドの画像デー
タを読み出す際に、このフィールドの走査位置に隣接す
る前記奇数フィールドの画像データとは異なる側に隣接
する奇数フィールドの画像データを同時に読み出して、
これら読み出した画像データをその読み出し速度の2倍
の速度にて交互に配置してアナログ変換して、この変換
した画像データをアナログ的に平均化して新たな偶数フ
ィールドの画像データを作成して、これら作成した奇数
フィールドおよび偶数フィールドの画像データをモニタ
に表示させることを特徴とする。
【0012】また、この発明によるフリッカ防止装置は
、インタレース方式の画像データの奇数フィールドの画
像データを記憶するための第1のメモリと、インタレー
ス方式の画像データの偶数フィールドの画像データを記
憶するための第2のメモリと、第1のメモリから奇数フ
ィールドの画像データを読み出す際に、このフィールド
の走査位置に隣接する偶数フィールドの画像データを第
2のメモリから同時に読み出し、第2のメモリから偶数
フィールドの画像データを読み出す際に、このフィール
ドの走査位置に隣接する奇数フィールドの画像データを
同時に読み出すデータ読出手段と、このデータ読出手段
にて読み出した画像データが供給されて、その読出速度
の2倍の速度にて読み込んだ奇数フィールドおよび偶数
フィールドの画像データを交互に選択的に出力する選択
手段と、この選択手段を介して出力された画像データを
選択手段の出力速度に同期してアナログ信号に変換する
デジタル・アナログ変換手段と、このデジタル・アナロ
グ変換手段によって変換されたアナログ信号を平均化す
るローパスフィルタとを備えたことを特徴とする。
、インタレース方式の画像データの奇数フィールドの画
像データを記憶するための第1のメモリと、インタレー
ス方式の画像データの偶数フィールドの画像データを記
憶するための第2のメモリと、第1のメモリから奇数フ
ィールドの画像データを読み出す際に、このフィールド
の走査位置に隣接する偶数フィールドの画像データを第
2のメモリから同時に読み出し、第2のメモリから偶数
フィールドの画像データを読み出す際に、このフィール
ドの走査位置に隣接する奇数フィールドの画像データを
同時に読み出すデータ読出手段と、このデータ読出手段
にて読み出した画像データが供給されて、その読出速度
の2倍の速度にて読み込んだ奇数フィールドおよび偶数
フィールドの画像データを交互に選択的に出力する選択
手段と、この選択手段を介して出力された画像データを
選択手段の出力速度に同期してアナログ信号に変換する
デジタル・アナログ変換手段と、このデジタル・アナロ
グ変換手段によって変換されたアナログ信号を平均化す
るローパスフィルタとを備えたことを特徴とする。
【0013】この場合、第1のメモリと前記第2のメモ
リとは、それぞれのフィールドの各画素に対して単色毎
に分けた画像データを記憶して、データ読出手段は、こ
れらメモリに記憶された各色毎に所定の速度にて読み出
し、これら読み出された各色毎の画像データを選択手段
にて読み出し速度の2倍の速度にて交互に選択して、デ
ジタル・アナログ変換手段ならびにローパスフィルタに
て相加平均することを特徴とする。
リとは、それぞれのフィールドの各画素に対して単色毎
に分けた画像データを記憶して、データ読出手段は、こ
れらメモリに記憶された各色毎に所定の速度にて読み出
し、これら読み出された各色毎の画像データを選択手段
にて読み出し速度の2倍の速度にて交互に選択して、デ
ジタル・アナログ変換手段ならびにローパスフィルタに
て相加平均することを特徴とする。
【0014】また、第1のメモリと第2のメモリとは、
それぞれのフィールドの各画素に対して単色に分割され
ていない1つのコードにて画像データを記憶して、これ
らメモリに記憶された画像データをデータ読出手段にて
所定の速度にて読み出して、読み出された画像データを
選択手段にて読み出し速度の2倍の速度にて交互に選択
して、デジタル・アナログ変換手段ならびにローパスフ
ィルタにて相加平均するようにしてもよい。 さらに
この場合、変換手段は、同時に表現可能な色の数を限定
するためのルックアップテーブルを備え、選択手段から
出力された画像データをこのルックアップテーブルによ
り変換して、アナログ信号に変換する。
それぞれのフィールドの各画素に対して単色に分割され
ていない1つのコードにて画像データを記憶して、これ
らメモリに記憶された画像データをデータ読出手段にて
所定の速度にて読み出して、読み出された画像データを
選択手段にて読み出し速度の2倍の速度にて交互に選択
して、デジタル・アナログ変換手段ならびにローパスフ
ィルタにて相加平均するようにしてもよい。 さらに
この場合、変換手段は、同時に表現可能な色の数を限定
するためのルックアップテーブルを備え、選択手段から
出力された画像データをこのルックアップテーブルによ
り変換して、アナログ信号に変換する。
【0015】
【作用】本発明に係るインタレース方式におけるモニタ
のフリッカ防止方法および装置によれば、第1のメモリ
および第2のメモリからそれぞれ所定の速度にて読み出
された奇数フィールドの画像データと、このフィールド
に隣接する偶数フィールドの画像データとは、その読み
出し速度の2倍の速度にて選択手段により交互に配列さ
れる。これにより、選択手段の出力データは、メモリの
読み出し速度と同一時間間隔にて元のフィールドの2倍
の画像データを有するフィールドラインに配列される。 このフィールドラインの画像データは、D/A 変換手
段によりその出力速度と同一速度にてアナログ信号に変
換される。このアナログ信号がローパスフィルタにより
元のフィールドラインと同じ周波数に平均化されて、新
たなフィールドが作成される。
のフリッカ防止方法および装置によれば、第1のメモリ
および第2のメモリからそれぞれ所定の速度にて読み出
された奇数フィールドの画像データと、このフィールド
に隣接する偶数フィールドの画像データとは、その読み
出し速度の2倍の速度にて選択手段により交互に配列さ
れる。これにより、選択手段の出力データは、メモリの
読み出し速度と同一時間間隔にて元のフィールドの2倍
の画像データを有するフィールドラインに配列される。 このフィールドラインの画像データは、D/A 変換手
段によりその出力速度と同一速度にてアナログ信号に変
換される。このアナログ信号がローパスフィルタにより
元のフィールドラインと同じ周波数に平均化されて、新
たなフィールドが作成される。
【0016】また、カラーパレットモードを用いる場合
には、第1のメモリおよび第2のメモリに1画素を単色
に分けない1つのコードの画像データにて記憶して、D
/A 変換手段に同時に表現可能な色の数を限定するた
めのルックアップテーブルが設けられる。この結果、カ
ラーパレットモードを採用しつつ、フリッカを防止し得
る。
には、第1のメモリおよび第2のメモリに1画素を単色
に分けない1つのコードの画像データにて記憶して、D
/A 変換手段に同時に表現可能な色の数を限定するた
めのルックアップテーブルが設けられる。この結果、カ
ラーパレットモードを採用しつつ、フリッカを防止し得
る。
【0017】
【実施例】次に、添付図面を参照して本発明によるイン
タレース方式におけるフリッカ防止方法および装置の実
施例を詳細に説明する。
タレース方式におけるフリッカ防止方法および装置の実
施例を詳細に説明する。
【0018】本実施例におけるフリッカ防止装置の基本
構成は、図1に示すように、画像データを記憶する2つ
のフィールドメモリ2、4 と、これらフィールドメモ
リ2、4 から読み出された画像データを交互に選択的
に出力するマルチプレクサ(MPX) 6と、このマル
チプレク6から出力される画像データをアナログ信号に
変換するデジタル・アナログ変換器8(以下D/A変換
器8)と、このD/A 変換器8によって変換されたア
ナログ信号を平均化するローパスフィルタ(LPF)1
0 と、このローパスフィルタ10から出力される画像
データを増幅してディスプレイに送るバッファアンプ1
2と、フィールドメモリ2、4 から画像データを読み
出す際の制御、およびマルチプレクサ6とD/A 変換
器8の変換速度を制御する制御回路14とを備えている
。
構成は、図1に示すように、画像データを記憶する2つ
のフィールドメモリ2、4 と、これらフィールドメモ
リ2、4 から読み出された画像データを交互に選択的
に出力するマルチプレクサ(MPX) 6と、このマル
チプレク6から出力される画像データをアナログ信号に
変換するデジタル・アナログ変換器8(以下D/A変換
器8)と、このD/A 変換器8によって変換されたア
ナログ信号を平均化するローパスフィルタ(LPF)1
0 と、このローパスフィルタ10から出力される画像
データを増幅してディスプレイに送るバッファアンプ1
2と、フィールドメモリ2、4 から画像データを読み
出す際の制御、およびマルチプレクサ6とD/A 変換
器8の変換速度を制御する制御回路14とを備えている
。
【0019】この実施例の場合、フリッカ防止装置は、
上記各回路2〜12をレッド(R)、グリーン(G)、
ブルー(B) の各色毎に備えて、それぞれの色毎に処
理を行なう構成である。
上記各回路2〜12をレッド(R)、グリーン(G)、
ブルー(B) の各色毎に備えて、それぞれの色毎に処
理を行なう構成である。
【0020】詳しくは、奇数フィールドメモリ2は、図
2に示すような、インタレース方式のR,G,B 信号
のいずれか1つの色の奇数フィールドにおけるラインN
,N+2,N+4,N+6 ,...の画像データを格
納するビデオRAM(Random Access M
emory) である。偶数フィールドメモリ4は、奇
数フィールドメモリ2と同色の偶数フィールドのライン
N+1,N+3,N+5...を格納するビデオRAM
である。これらフィールドメモリ2、4 に記憶され
た画像データをフレーム内で隣接する2つのラインの相
加平均をとることによりフリッカを除去する新たなライ
ンN,N+1,N+2,... が作成される。
2に示すような、インタレース方式のR,G,B 信号
のいずれか1つの色の奇数フィールドにおけるラインN
,N+2,N+4,N+6 ,...の画像データを格
納するビデオRAM(Random Access M
emory) である。偶数フィールドメモリ4は、奇
数フィールドメモリ2と同色の偶数フィールドのライン
N+1,N+3,N+5...を格納するビデオRAM
である。これらフィールドメモリ2、4 に記憶され
た画像データをフレーム内で隣接する2つのラインの相
加平均をとることによりフリッカを除去する新たなライ
ンN,N+1,N+2,... が作成される。
【0021】マルチプレクサ6は、2入力−1出力の選
択回路であり、制御回路14から供給されるドットクロ
ックに基づいて、入力データを交互に出力する。この場
合、マルチプレクサ6に供給されるドットクロックは、
フィールドメモリ2、4 へ供給されるドットクロック
よりも2倍の速度にて供給されて、マルチプレクサ6か
ら出力されるデータは同じ時間間隔にて入力データの2
倍の画像データを有することになる。
択回路であり、制御回路14から供給されるドットクロ
ックに基づいて、入力データを交互に出力する。この場
合、マルチプレクサ6に供給されるドットクロックは、
フィールドメモリ2、4 へ供給されるドットクロック
よりも2倍の速度にて供給されて、マルチプレクサ6か
ら出力されるデータは同じ時間間隔にて入力データの2
倍の画像データを有することになる。
【0022】D/A 変換回路8は、マルチプレクサ6
の出力データをアナログ信号に変換する回路である。こ
のD/A 変換回路8へも制御回路14からマルチプレ
クサ6と同速度のドットクロックが供給されて、元のイ
ンタレースのフィールドデータよりも2倍の周波数を有
するアナログデータが出力される。
の出力データをアナログ信号に変換する回路である。こ
のD/A 変換回路8へも制御回路14からマルチプレ
クサ6と同速度のドットクロックが供給されて、元のイ
ンタレースのフィールドデータよりも2倍の周波数を有
するアナログデータが出力される。
【0023】ローパスフィルタ10は、入力データの所
定の高周波数成分を除去する回路であり、D/A 変換
回路8から供給されるデータを平均化して、つまり元の
フィールドの2倍の周波数の入力信号を元のフィールド
の周波数に戻して出力する回路である。
定の高周波数成分を除去する回路であり、D/A 変換
回路8から供給されるデータを平均化して、つまり元の
フィールドの2倍の周波数の入力信号を元のフィールド
の周波数に戻して出力する回路である。
【0024】バッファアンプ12は、入力信号を所定の
レベルに増幅してディスプレイに供給する増幅回路であ
る。
レベルに増幅してディスプレイに供給する増幅回路であ
る。
【0025】制御回路14は、奇数フィールドメモリ2
および偶数フィールドメモリ4に画像データを読み出す
ためのアドレスと、ドットクロックを送出して、それぞ
れの画像データを読み出し、同時にマルチプレクサ6お
よびD/A変換回路8へその画像データの読み出し速度
の2倍の速度のドットクロックを送出して、それぞれの
処理を行なわせる制御回路である。詳しくは、奇数フィ
ールドメモリ2から画像データを読み出す際に、その走
査ラインに隣接する、たとえばその走査ラインの次の(
モニタ画面上、下のライン)偶数フィールドの走査ライ
ンの画像データを偶数フィールドメモリ4から同時に読
み出す制御を行なう。この制御が1フィールド分順次行
なわれた後に、続いて偶数フィールドメモリ4から画像
データを読み出す際に、その走査ラインの次の奇数フィ
ールドのラインの画像データを同時に読み出す処理を行
なう。この偶数フィールドのラインの読み出しを順次行
なって、1フレームの読み出しが行なわれ、動画の場合
この動作を繰り返す。この制御回路14は、他の(2色
の)2組のフィールドメモリへも同時に同様の制御を行
なう。
および偶数フィールドメモリ4に画像データを読み出す
ためのアドレスと、ドットクロックを送出して、それぞ
れの画像データを読み出し、同時にマルチプレクサ6お
よびD/A変換回路8へその画像データの読み出し速度
の2倍の速度のドットクロックを送出して、それぞれの
処理を行なわせる制御回路である。詳しくは、奇数フィ
ールドメモリ2から画像データを読み出す際に、その走
査ラインに隣接する、たとえばその走査ラインの次の(
モニタ画面上、下のライン)偶数フィールドの走査ライ
ンの画像データを偶数フィールドメモリ4から同時に読
み出す制御を行なう。この制御が1フィールド分順次行
なわれた後に、続いて偶数フィールドメモリ4から画像
データを読み出す際に、その走査ラインの次の奇数フィ
ールドのラインの画像データを同時に読み出す処理を行
なう。この偶数フィールドのラインの読み出しを順次行
なって、1フレームの読み出しが行なわれ、動画の場合
この動作を繰り返す。この制御回路14は、他の(2色
の)2組のフィールドメモリへも同時に同様の制御を行
なう。
【0026】次に、上記構成におけるフリッカ防止装置
の動作を説明する。まず、制御回路14は奇数フィール
ドの最初のラインの読み出しを行なう。この場合、たと
えば、そのラインの4つのピクセル(画素)と隣接する
偶数フィールドのラインの4ピクセルの画像データを同
時に読み出す。詳しくは図3に示すように、奇数フィー
ルドメモリ2に記憶された画像データ(Odd Pix
el)ON,ON+1,ON+2〜と、この奇数フィー
ルドのラインに隣接する偶数フィールドのラインの画像
データ(Even Pixel)EN,EN+1,EN
+2〜は、制御回路14から供給されるドットクロック
にしたがって、奇数フィールドメモリ2、偶数フィール
ドメモリ4からドット毎に読み出されてマルチプレクサ
6に入力する。
の動作を説明する。まず、制御回路14は奇数フィール
ドの最初のラインの読み出しを行なう。この場合、たと
えば、そのラインの4つのピクセル(画素)と隣接する
偶数フィールドのラインの4ピクセルの画像データを同
時に読み出す。詳しくは図3に示すように、奇数フィー
ルドメモリ2に記憶された画像データ(Odd Pix
el)ON,ON+1,ON+2〜と、この奇数フィー
ルドのラインに隣接する偶数フィールドのラインの画像
データ(Even Pixel)EN,EN+1,EN
+2〜は、制御回路14から供給されるドットクロック
にしたがって、奇数フィールドメモリ2、偶数フィール
ドメモリ4からドット毎に読み出されてマルチプレクサ
6に入力する。
【0027】マルチプレクサ6は、制御回路14からド
ットクロックの2倍の速度のクロックが印加されて、図
3下方に示すように奇数フィールドのドットON,ON
+1,ON+2〜と偶数フィールドのドットEN,EN
+1,EN+2〜が交互に配列されるように選択し、D
/A変換器8に出力する。これにより、D/A 変換器
8には、元のインタレースのフィールドの時間間隔に奇
数フィールドの最初のラインの2倍の画像データを含む
データが供給される。
ットクロックの2倍の速度のクロックが印加されて、図
3下方に示すように奇数フィールドのドットON,ON
+1,ON+2〜と偶数フィールドのドットEN,EN
+1,EN+2〜が交互に配列されるように選択し、D
/A変換器8に出力する。これにより、D/A 変換器
8には、元のインタレースのフィールドの時間間隔に奇
数フィールドの最初のラインの2倍の画像データを含む
データが供給される。
【0028】次に、D/A 変換器8には、マルチプレ
クサ6と同様にドットクロックの2倍の速度のクロック
が制御回路14から印加されて、したがって、このD/
A 変換器8は、交互に配列された奇数フィールドのド
ットON,ON+1,ON+2〜と偶数フィールドのド
ットEN,EN+1,EN+2〜をドットクロックの2
倍の速度でアナログ信号に変換し、ローパスフィルタ1
0に出力する。この結果、ローパスフィルタ10には、
元のフィールドの2倍の周波数の信号が供給される。
クサ6と同様にドットクロックの2倍の速度のクロック
が制御回路14から印加されて、したがって、このD/
A 変換器8は、交互に配列された奇数フィールドのド
ットON,ON+1,ON+2〜と偶数フィールドのド
ットEN,EN+1,EN+2〜をドットクロックの2
倍の速度でアナログ信号に変換し、ローパスフィルタ1
0に出力する。この結果、ローパスフィルタ10には、
元のフィールドの2倍の周波数の信号が供給される。
【0029】ローパスフィルタ10は、このアナログ信
号を元の周波数に平均化してバッファアンプ12に出力
する。バッファアンプ12は、この信号を他の2色の信
号と同期して図示しないディスプレイに出力する。
号を元の周波数に平均化してバッファアンプ12に出力
する。バッファアンプ12は、この信号を他の2色の信
号と同期して図示しないディスプレイに出力する。
【0030】このようにして奇数フィールドの最初のラ
インの4ピクセル分の画像データがそのラインに隣接す
る偶数フィールドのラインの画像データと相加平均され
て、新たな奇数フィールドの画像データとしてディスプ
レイに表示される。
インの4ピクセル分の画像データがそのラインに隣接す
る偶数フィールドのラインの画像データと相加平均され
て、新たな奇数フィールドの画像データとしてディスプ
レイに表示される。
【0031】同様に4ピクセル分づつ画像データがフィ
ールドメモリ2、4 から読み出されて、奇数フィール
ドの1ライン目の画像データが新たに作成されてディス
プレイに送られると、水平同期期間をおいて、続いて奇
数フィールドの2ライン目が次のラインの偶数フィール
ドの画像データと相加平均されて、新たな奇数フィール
ドの2ライン目としてディスプレイに送り出される。さ
らに3ライン目、4ライン目も同様に繰り返されて、奇
数フィールドの最終ラインが送り出されると、垂直帰線
期間をおいて、続いて偶数フィールドの最初のラインが
上記と同様に、その次のラインの奇数フィールドの画像
データと相加平均がとられて、新たな偶数フィールドの
ラインとしてディスプレイに送り出される。この偶数フ
ィールドも奇数フィールドと同様に、2ライン目、3ラ
イン目と順次繰り返されて、最終ラインまで送り出され
ると、画像の1フレームがディスプレイ上に表示される
。
ールドメモリ2、4 から読み出されて、奇数フィール
ドの1ライン目の画像データが新たに作成されてディス
プレイに送られると、水平同期期間をおいて、続いて奇
数フィールドの2ライン目が次のラインの偶数フィール
ドの画像データと相加平均されて、新たな奇数フィール
ドの2ライン目としてディスプレイに送り出される。さ
らに3ライン目、4ライン目も同様に繰り返されて、奇
数フィールドの最終ラインが送り出されると、垂直帰線
期間をおいて、続いて偶数フィールドの最初のラインが
上記と同様に、その次のラインの奇数フィールドの画像
データと相加平均がとられて、新たな偶数フィールドの
ラインとしてディスプレイに送り出される。この偶数フ
ィールドも奇数フィールドと同様に、2ライン目、3ラ
イン目と順次繰り返されて、最終ラインまで送り出され
ると、画像の1フレームがディスプレイ上に表示される
。
【0032】しかして、上記実施例によれば、フィール
ドメモリ2、4 から読み出した画像データをマルチプ
レクサにより、同一時間間隔に2倍の画像データを含め
るので、各色毎に1組のD/A 変換器8を用いること
ができ、その出力レベルの影響を受けないという効果が
ある。また、装置の価格および実装面積にも影響を生じ
ない。
ドメモリ2、4 から読み出した画像データをマルチプ
レクサにより、同一時間間隔に2倍の画像データを含め
るので、各色毎に1組のD/A 変換器8を用いること
ができ、その出力レベルの影響を受けないという効果が
ある。また、装置の価格および実装面積にも影響を生じ
ない。
【0033】なお、上記実施例においては、RGB 各
色毎に処理を行なって、各色毎に新たなフィールドデー
タをディスプレイに送り出す構成であったが、本発明に
おいては、フィールドメモリ2、4 に、各画素データ
を3つの色に分けない1つの色データにて格納する場合
にも適用することができる。この場合、図4に示すよう
に、同時に表現可能な色の種類をある数に限定すること
により画像データ(色を示すインデックス)の種類を削
減するためのルックアップテーブル(LUT)14 と
D/A 変換器8により、D/A 変換手段を構成する
ことによりカラーパレットモードを用いることができる
。
色毎に処理を行なって、各色毎に新たなフィールドデー
タをディスプレイに送り出す構成であったが、本発明に
おいては、フィールドメモリ2、4 に、各画素データ
を3つの色に分けない1つの色データにて格納する場合
にも適用することができる。この場合、図4に示すよう
に、同時に表現可能な色の種類をある数に限定すること
により画像データ(色を示すインデックス)の種類を削
減するためのルックアップテーブル(LUT)14 と
D/A 変換器8により、D/A 変換手段を構成する
ことによりカラーパレットモードを用いることができる
。
【0034】なお、通常のNTSC方式のテレビジョン
信号ではサンプリング周波数が4fc と低いので、上
記のようにドットクロックの2倍の速度でD/A 変換
するD/A 変換器は、比較的簡単に入手することがで
きる。また、この発明は、NTSC方式に限ることなく
、他のテレビジョン方式にも適用することができる。
信号ではサンプリング周波数が4fc と低いので、上
記のようにドットクロックの2倍の速度でD/A 変換
するD/A 変換器は、比較的簡単に入手することがで
きる。また、この発明は、NTSC方式に限ることなく
、他のテレビジョン方式にも適用することができる。
【0035】
【発明の効果】以上説明したようにこの発明によれば、
インタレース方式の奇数フィールドの画像データと、こ
のラインと隣接する偶数フィールドの画像データとが交
互になるように配列されて、元のフィールドのラインと
同一時間隔に2倍の画像データが含まれて、各画像デー
タが1つのD/A 変換器によりアナログ信号に変換さ
れる。したがって奇数フィールド、偶数フィールドに対
応して2組のA/D 変換器を備える必要がないので、
それらの出力レベルのばらつきによる影響を受けること
がなく、かつ装置の価格の増大および装置の大型化が伴
わないという効果を奏する。さらに、フィールドメモリ
に画像データを単色に分けない1つのコードで示す画像
データを格納する場合、D/A 変換手段にルックアッ
プテーブルを設けることにより、カラーパレットモード
を用いることができる。
インタレース方式の奇数フィールドの画像データと、こ
のラインと隣接する偶数フィールドの画像データとが交
互になるように配列されて、元のフィールドのラインと
同一時間隔に2倍の画像データが含まれて、各画像デー
タが1つのD/A 変換器によりアナログ信号に変換さ
れる。したがって奇数フィールド、偶数フィールドに対
応して2組のA/D 変換器を備える必要がないので、
それらの出力レベルのばらつきによる影響を受けること
がなく、かつ装置の価格の増大および装置の大型化が伴
わないという効果を奏する。さらに、フィールドメモリ
に画像データを単色に分けない1つのコードで示す画像
データを格納する場合、D/A 変換手段にルックアッ
プテーブルを設けることにより、カラーパレットモード
を用いることができる。
【図1】本発明によるフリッカ防止装置の一実施例を示
すブロック図である。
すブロック図である。
【図2】図1においてフリッカ除去の原理を示す説明図
である。
である。
【図3】図1においてマルチプレクサの動作を示す説明
図である。
図である。
【図4】図1のD/A 変換器の変形例を示すブロック
図である。
図である。
2,4 フィールドメモリ
6 マルチプレクサ(MPX)
8 D/A 変換器
10 ローパスフィルタ(LPF)
14 ルックアップテーブル(LUT)80 D/
A 変換手段
A 変換手段
Claims (5)
- 【請求項1】 奇数フィールドの画像データと偶数フ
ィールドの画像データとを飛び越し走査することにより
フレーム毎の画像を表示するインタレース方式における
モニタのフリッカ防止方法において、奇数フィールドの
画像データおよび偶数フィールドの画像データをそれぞ
れフィールドメモリに記憶して、これらフィールドメモ
リから奇数フィールドの画像データを所定の速度にて読
み出す際に、該フィールドの走査位置に隣接する偶数フ
ィールドの画像データを同時に読み出して、該読み出し
た画像データをその読み出し速度の2倍の速度にて、奇
数フィールドおよび偶数フィールド交互に配置してアナ
ログ変換し、該変換した画像データをアナログ的に平均
化して新たな奇数フィールドの画像データを作成し、前
記偶数フィールドの画像データを読み出す際に、該フィ
ールドの走査位置に隣接する前記奇数フィールドの画像
データとは異なる側に隣接する奇数フィールドの画像デ
ータを同時に読み出して、該読み出した画像データをそ
の読み出し速度の2倍の速度にて交互に配置してアナロ
グ変換し該変換した画像データをアナログ的に平均化し
て新たな偶数フィールドの画像データを作成して、これ
ら作成した奇数フィールドおよび偶数フィールドの画像
データをモニタに表示させることを特徴とするインタレ
ース方式におけるモニタのフリッカ防止方法。 - 【請求項2】 インタレース方式の画像データの奇数
フィールドの画像データを記憶するための第1のメモリ
と、インタレース方式の画像データの偶数フィールドの
画像データを記憶するための第2のメモリと、前記第1
のメモリから奇数フィールドの画像データを読み出す際
に、該データに隣接する偶数フィールドの画像データを
前記第2のメモリから同時に読み出し、前記第2のメモ
リから偶数フィールドの画像データを読み出す際に、該
データに隣接する奇数フィールドの画像データを同時に
読み出すデータ読出手段と、該データ読出手段にて読み
出した画像データが供給されて、その読出速度の2倍の
速度にて読み込んだ奇数フィールドおよび偶数フィール
ドの画像データを交互に選択的に出力する選択手段と、
該選択手段を介して出力された画像データを選択手段の
出力速度に同期してアナログ信号に変換するデジタル・
アナログ変換手段と、該デジタル・アナログ変換手段に
よって変換されたアナログ信号を平均化するローパスフ
ィルタとを備えたことを特徴とするインタレース方式に
おけるモニタのフリッカ防止装置。 - 【請求項3】 請求項2に記載のフリッカ防止装置に
おいて、前記第1のメモリと前記第2のメモリとは、そ
れぞれのフィールドの各画素に対して単色毎に分けた画
像データを記憶して、前記データ読出手段は、これらメ
モリに記憶された各色毎に所定の速度にて読み出し、こ
れら読み出された各色毎の画像データを前記選択手段に
て読み出し速度の2倍の速度にて交互に選択して、デジ
タル・アナログ変換手段ならびにローパスフィルタにて
相加平均することを特徴とするインターレス方式におけ
るモニタのフリッカ防止装置。 - 【請求項4】 請求項2に記載のフリッカ防止装置に
おいて、前記第1のメモリと前記第2のメモリとは、そ
れぞれのフィールドの各画素に対して単色に分割されて
いない1つのコードにて画像データを記憶して、これら
メモリに記憶された画像データを前記データ読出手段に
て所定の速度にて読み出して、読み出された画像データ
を前記選択手段にて読み出し速度の2倍の速度にて交互
に選択して、デジタル・アナログ変換手段ならびにロー
パスフィルタにて相加平均することを特徴とするインタ
レース方式におけるモニタのフリッカ防止装置。 - 【請求項5】 請求項4に記載のフリッカ防止装置に
おいて、前記変換手段は、同時に表現可能な色の数を限
定するためのルックアップテーブルを備え、前記選択手
段から出力された画像データをこのルックアップテーブ
ルにより変換して、アナログ信号に変換することを特徴
とするインタレース方式におけるモニタのフリッカ防止
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3083045A JPH04296173A (ja) | 1991-03-25 | 1991-03-25 | インタレース方式におけるモニタのフリッカ防止方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3083045A JPH04296173A (ja) | 1991-03-25 | 1991-03-25 | インタレース方式におけるモニタのフリッカ防止方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04296173A true JPH04296173A (ja) | 1992-10-20 |
Family
ID=13791233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3083045A Withdrawn JPH04296173A (ja) | 1991-03-25 | 1991-03-25 | インタレース方式におけるモニタのフリッカ防止方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04296173A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919902B2 (en) | 2002-06-03 | 2005-07-19 | Seiko Epson Corporation | Method and apparatus for fetching pixel data from memory |
JP2006146034A (ja) * | 2004-11-24 | 2006-06-08 | Yaskawa Electric Corp | 画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法 |
-
1991
- 1991-03-25 JP JP3083045A patent/JPH04296173A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919902B2 (en) | 2002-06-03 | 2005-07-19 | Seiko Epson Corporation | Method and apparatus for fetching pixel data from memory |
JP2006146034A (ja) * | 2004-11-24 | 2006-06-08 | Yaskawa Electric Corp | 画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5182643A (en) | Flicker reduction circuit for interlaced video images | |
JP4647280B2 (ja) | 表示装置 | |
US6480230B1 (en) | Image processing of video signal for display | |
US5381182A (en) | Flat panel image reconstruction interface for producing a non-interlaced video signal | |
JPH1097231A (ja) | コンピュータシステムにおいてテレビジョンシステム上に表示するスケールダウンされたイメージを生成するための方法および装置 | |
US7671913B2 (en) | Method for converting image data, converting circuit for image, and electronic camera | |
JPS60263139A (ja) | 画像記録装置 | |
KR970014408A (ko) | 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치 | |
JPH04296173A (ja) | インタレース方式におけるモニタのフリッカ防止方法および装置 | |
US7463286B2 (en) | Image data processing apparatus | |
US6266101B1 (en) | Y/C separator | |
JP3344173B2 (ja) | マルチパネル表示装置 | |
US5235429A (en) | Display apparatus having bandwidth reduction and vertical interpolation | |
JP2003158681A (ja) | 撮像装置 | |
JP4788158B2 (ja) | 表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラ | |
JP2006293056A (ja) | 映像信号処理装置 | |
JPH05308582A (ja) | ビデオ信号処理方式 | |
KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
JP3391788B2 (ja) | 画像処理回路 | |
JP2953265B2 (ja) | 固体撮像素子用信号処理装置 | |
JPH07327241A (ja) | 映像表示装置 | |
JPS61214879A (ja) | 画像表示装置 | |
GB2274954A (en) | Flicker reduction in progressive to interlace converter | |
KR19990061449A (ko) | Ama 프로젝터용 영상 신호 처리 장치 | |
JPH0522680A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |