JP2663135B2 - 集積回路試験装置 - Google Patents
集積回路試験装置Info
- Publication number
- JP2663135B2 JP2663135B2 JP63107940A JP10794088A JP2663135B2 JP 2663135 B2 JP2663135 B2 JP 2663135B2 JP 63107940 A JP63107940 A JP 63107940A JP 10794088 A JP10794088 A JP 10794088A JP 2663135 B2 JP2663135 B2 JP 2663135B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- image
- failure
- design
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の故障診断を高速且つ詳細に行う
電子ビーム試験装置に関するものである。
電子ビーム試験装置に関するものである。
電子ビーム試験装置を用いた集積回路の試験法の一つ
に、故障像を利用する方法がある。故障像とは、電子ビ
ーム試験装置により被試験集積回路試料から得られた画
像データと、別途用意したあらかじめ正常とわかつてい
る画像データとの間の差分の結果得られる像である。こ
の像の上では故障の状態が一目で観察できるため、その
状態の時間的変化を追跡することで、簡便且つ手軽に故
障箇所が特定できる。
に、故障像を利用する方法がある。故障像とは、電子ビ
ーム試験装置により被試験集積回路試料から得られた画
像データと、別途用意したあらかじめ正常とわかつてい
る画像データとの間の差分の結果得られる像である。こ
の像の上では故障の状態が一目で観察できるため、その
状態の時間的変化を追跡することで、簡便且つ手軽に故
障箇所が特定できる。
このようなテスト方法には、大きくわけてダイナミツ
クフオールト像（DFI:たとえばT.C.May et al.,“Dynam
ic Fault Imaging of VLSI Random Logic Decices",198
4 IEEE/IRPS pp.95−108）を用いる方法と、フオールト
コントラスト像（FCIたとえばAlan R.Stivers at al.,
“Fault Contrast:A New Voltage Contrast VLSI Diagn
osis Technique",1986 IEEE/IRPS pp.109−114）を用い
る方法の二つがあり、その概要を第５図（ａ），（ｂ）
に示す。第５図（ａ）はダイナミツクフオールト像の生
成、第５図（ｂ）はフオールトコントラスト像の生成を
示す。前者では被試験デバイスとしての被試験集積回路
51と良品デバイスとしての良品集積回路52の二つを用意
しておき、同一の動作条件下で両者から画像データを取
り込み、その差分をとることで故障像が得られる。53は
同一テストパラメータ、54,55は観測像、56は差分回
路、57はダイナミツクフオールト像、58はフオールトキ
ユーブを示す。
クフオールト像（DFI:たとえばT.C.May et al.,“Dynam
ic Fault Imaging of VLSI Random Logic Decices",198
4 IEEE/IRPS pp.95−108）を用いる方法と、フオールト
コントラスト像（FCIたとえばAlan R.Stivers at al.,
“Fault Contrast:A New Voltage Contrast VLSI Diagn
osis Technique",1986 IEEE/IRPS pp.109−114）を用い
る方法の二つがあり、その概要を第５図（ａ），（ｂ）
に示す。第５図（ａ）はダイナミツクフオールト像の生
成、第５図（ｂ）はフオールトコントラスト像の生成を
示す。前者では被試験デバイスとしての被試験集積回路
51と良品デバイスとしての良品集積回路52の二つを用意
しておき、同一の動作条件下で両者から画像データを取
り込み、その差分をとることで故障像が得られる。53は
同一テストパラメータ、54,55は観測像、56は差分回
路、57はダイナミツクフオールト像、58はフオールトキ
ユーブを示す。
一方後者は、特定の試験パラメータ条件下では正常動
作することが確かめられているデバイスに対して適用さ
れるもので、同一デバイスの被試験集積回路511から一
つは正常動作条件下のたとえば512のテストパラメータ
１で、もう一つは正常動作しない条件下の513のテスト
パラメータ２で観測像514,515を得て、差分回路516によ
り差分をとり、故障像としてフオールトコントラスト像
517を得る。この方法は、故障モードがマージン性のも
ののみに限定されるが、画像の差分処理に際して、画像
同士の位置合わせや歪補正が不要であるという利点があ
る。
作することが確かめられているデバイスに対して適用さ
れるもので、同一デバイスの被試験集積回路511から一
つは正常動作条件下のたとえば512のテストパラメータ
１で、もう一つは正常動作しない条件下の513のテスト
パラメータ２で観測像514,515を得て、差分回路516によ
り差分をとり、故障像としてフオールトコントラスト像
517を得る。この方法は、故障モードがマージン性のも
ののみに限定されるが、画像の差分処理に際して、画像
同士の位置合わせや歪補正が不要であるという利点があ
る。
DFIを用いた故障追跡の方法には、第５図（ａ）に示
すようなフオールトキユーブ58を利用する方法がある。
フオールトキユーブとは、故障像を時間方向に並べて三
次元像表示したもので、故障パタンが時間と共に拡大す
る様子を目視観測し、その起点を見付けだすことで故障
の発生箇所が特定される。
すようなフオールトキユーブ58を利用する方法がある。
フオールトキユーブとは、故障像を時間方向に並べて三
次元像表示したもので、故障パタンが時間と共に拡大す
る様子を目視観測し、その起点を見付けだすことで故障
の発生箇所が特定される。
FCIの場合の故障追跡方法を第６図（ａ），（ｂ）に
示す。60は集積回路チツプで、故障が出力パツド61を通
して検出されると、そのタイミング（ｔ＝ｎ）で故障像
の観測ゾーン62を移動しながら集積回路試料上の故障パ
タン63を追跡していく（第６図（ａ））。故障パタン伝
搬の起点に到達したならば、一つ前のテストパタンタイ
ミングでテストパタンを止め（ｔ＝ｎ−１）、再度試料
上を人手で追跡し、故障伝播の起点を探す（第６図
（ｂ））。こうして、故障パタンの発生しなくなるタイ
ミングに到達したとき、最後に到達した故障の起点を真
の故障部分であると判定する。DFIの場合でも最終的に
はこの方法をとることが多い。というのは、故障パタン
の拡散は必ずしも直感的にわかる程一点からきれいに拡
散する保証はなく、画像データをとるタイミングにも依
存するが、むしろ発生点から明らかにならないような変
化をするケースが一般的だからである。
示す。60は集積回路チツプで、故障が出力パツド61を通
して検出されると、そのタイミング（ｔ＝ｎ）で故障像
の観測ゾーン62を移動しながら集積回路試料上の故障パ
タン63を追跡していく（第６図（ａ））。故障パタン伝
搬の起点に到達したならば、一つ前のテストパタンタイ
ミングでテストパタンを止め（ｔ＝ｎ−１）、再度試料
上を人手で追跡し、故障伝播の起点を探す（第６図
（ｂ））。こうして、故障パタンの発生しなくなるタイ
ミングに到達したとき、最後に到達した故障の起点を真
の故障部分であると判定する。DFIの場合でも最終的に
はこの方法をとることが多い。というのは、故障パタン
の拡散は必ずしも直感的にわかる程一点からきれいに拡
散する保証はなく、画像データをとるタイミングにも依
存するが、むしろ発生点から明らかにならないような変
化をするケースが一般的だからである。
第６図に示す追跡方法では、配線パタンを認識できる
精度で画像を取り込む必要があるため、画素数の制限か
ら集積回路試料全体を覆う程観測ゾーンを大きくするこ
とは難しい。そのため、例えば1mm×1mmの局所的なゾー
ンで故障像を取り込み、故障パタンを追跡していくこと
により、故障像を取り込むたびに、故障配線パタン上の
信号伝搬方向や故障配線パタン間の信号の伝搬順序を確
認する必要が生じる。しかしながら、従来からある方法
では、単に故障像の観測手段が提供されているにすぎ
ず、これらの追跡に必要とされる作業は、全て人手によ
らざるを得なかつた。具体的な作業としては、故障配線
パタンと設計配線パタンの対応・配線パタンと回路図と
の対応・回路図の構造追跡といつたものがあるが、これ
らは設計上の知識に加え、巨大なマスクパタン図の追跡
と観測像との比較といつた膨大な時間・労力を要する作
業を必要とし、これらが本手法の大規模集積回路への適
用を困難にする大きな要因となつていた。
精度で画像を取り込む必要があるため、画素数の制限か
ら集積回路試料全体を覆う程観測ゾーンを大きくするこ
とは難しい。そのため、例えば1mm×1mmの局所的なゾー
ンで故障像を取り込み、故障パタンを追跡していくこと
により、故障像を取り込むたびに、故障配線パタン上の
信号伝搬方向や故障配線パタン間の信号の伝搬順序を確
認する必要が生じる。しかしながら、従来からある方法
では、単に故障像の観測手段が提供されているにすぎ
ず、これらの追跡に必要とされる作業は、全て人手によ
らざるを得なかつた。具体的な作業としては、故障配線
パタンと設計配線パタンの対応・配線パタンと回路図と
の対応・回路図の構造追跡といつたものがあるが、これ
らは設計上の知識に加え、巨大なマスクパタン図の追跡
と観測像との比較といつた膨大な時間・労力を要する作
業を必要とし、これらが本手法の大規模集積回路への適
用を困難にする大きな要因となつていた。
このような問題を解決するためには、何等かの形で設
計データの利用をはかることが必要であることは従来か
ら指摘されている。しかしながら、通常の設計データで
は、配線パタンと回路図の間に、相互に相手を参照する
ためのリンクが設けられていないため、追跡のための地
図をつくることができず、追跡の容易化は不可能であつ
た。
計データの利用をはかることが必要であることは従来か
ら指摘されている。しかしながら、通常の設計データで
は、配線パタンと回路図の間に、相互に相手を参照する
ためのリンクが設けられていないため、追跡のための地
図をつくることができず、追跡の容易化は不可能であつ
た。
本発明は、従来の試験装置が故障追跡方向に関する指
針を与える手段を持たないという問題を解決しようとす
るものであつて、その目的は故障追跡の高速化、高能率
化を図ることにある。
針を与える手段を持たないという問題を解決しようとす
るものであつて、その目的は故障追跡の高速化、高能率
化を図ることにある。
本発明の集積回路試験装置は、上記の目的を達成する
ため、動作状態に置かれた集積回路試料上の一定領域を
電子ビームにより走査し、一つまたは一つ以上のタイミ
ングで二次電子像を取り出し、前記取り出した二次電子
像と、良品試料又は正常動作条件下の同一試料又は設計
データから得た像との間での差分像を得て差異となる故
障パタンを差分像から検出し、前記差分像の中に現れた
差異となる故障パタンに対応する設計配線パタンを設計
配線パタンデータから読み出し、前記設計配線パタンデ
ータから読み出した設計配線パタンの論理深度を設計回
路データから読み出し、前記設計配線パタンデータから
読み出した設計配線パタンの論理セルが出力端子に直接
接続する配線上の端点（信号起点）を設計配線パタンデ
ータから読み出す集積回路試験装置において、前記論理
深度および信号伝搬の方向を前記設計配線パタンに付与
し表示する手段を備えてなることを特徴とする。
ため、動作状態に置かれた集積回路試料上の一定領域を
電子ビームにより走査し、一つまたは一つ以上のタイミ
ングで二次電子像を取り出し、前記取り出した二次電子
像と、良品試料又は正常動作条件下の同一試料又は設計
データから得た像との間での差分像を得て差異となる故
障パタンを差分像から検出し、前記差分像の中に現れた
差異となる故障パタンに対応する設計配線パタンを設計
配線パタンデータから読み出し、前記設計配線パタンデ
ータから読み出した設計配線パタンの論理深度を設計回
路データから読み出し、前記設計配線パタンデータから
読み出した設計配線パタンの論理セルが出力端子に直接
接続する配線上の端点（信号起点）を設計配線パタンデ
ータから読み出す集積回路試験装置において、前記論理
深度および信号伝搬の方向を前記設計配線パタンに付与
し表示する手段を備えてなることを特徴とする。
本発明にかかる装置は、故障像（DFIやFCI）を単に観
測表示するだけの従来装置と異なり、追跡すべき方向を
決めるための手掛りとなる情報も、故障像に対応して表
示できるよう構成したことを特徴とすることから、本発
明に係る装置では、論理深度・信号の伝搬方向という形
の探索地図を常に参照しながら、最も効率的な故障追跡
手順を決められる。以下図面にもとづき実施例について
説明する。
測表示するだけの従来装置と異なり、追跡すべき方向を
決めるための手掛りとなる情報も、故障像に対応して表
示できるよう構成したことを特徴とすることから、本発
明に係る装置では、論理深度・信号の伝搬方向という形
の探索地図を常に参照しながら、最も効率的な故障追跡
手順を決められる。以下図面にもとづき実施例について
説明する。
第１図に本発明の実施例を示す。電子ビーム試験装置
１のXYステージ２上には、被試験集積回路３が載つてい
る。この上に電子ビーム４が照射され、表面から発生す
る二次電子信号が画像の形で取り出される。観測ゾーン
の移動は、ステージ位置情報2XYを示すXYステージ２の
移動によつてなされる。電子ビーム試験装置１から得ら
れる被試験集積回路３の試料の観測像と、予め参照用画
像メモリ回路５に蓄えられている参照用の正常動作状態
像とは、故障像生成回路６にて差分処理がなされ、故障
像が故障像表示部７に生成表示される。
１のXYステージ２上には、被試験集積回路３が載つてい
る。この上に電子ビーム４が照射され、表面から発生す
る二次電子信号が画像の形で取り出される。観測ゾーン
の移動は、ステージ位置情報2XYを示すXYステージ２の
移動によつてなされる。電子ビーム試験装置１から得ら
れる被試験集積回路３の試料の観測像と、予め参照用画
像メモリ回路５に蓄えられている参照用の正常動作状態
像とは、故障像生成回路６にて差分処理がなされ、故障
像が故障像表示部７に生成表示される。
一方、これに対応する故障探索地図は、以下の手順で
生成され表示される。
生成され表示される。
１） 故障パタン識別回路70は、観測故障像上の故障パ
タンの長さ・端点の座標等を形状パラメータとして識別
する。
タンの長さ・端点の座標等を形状パラメータとして識別
する。
２） 設計データとして回路データ81、設計配線パタン
としてのデータ82及び両者の対応を示すクロスレフアレ
ンス83が８のメモリ回路１に格納されている。該クロス
レフアランス83は、回路図と配線パタンの両者の間に互
に相手を参照できるようなリンクが存在するような仕組
をもつ設計データベースを利用することで、容易に生成
できる（たとえばN.Kuji et al.,“FINDER:A CAD Syste
m−based Electron Beam Teester for Fault Diagnosis
of VLSI Circuits",IEEE Trans.CAD,April 1986,Vol C
AD−5,Number 2,pp−313−319）。
としてのデータ82及び両者の対応を示すクロスレフアレ
ンス83が８のメモリ回路１に格納されている。該クロス
レフアランス83は、回路図と配線パタンの両者の間に互
に相手を参照できるようなリンクが存在するような仕組
をもつ設計データベースを利用することで、容易に生成
できる（たとえばN.Kuji et al.,“FINDER:A CAD Syste
m−based Electron Beam Teester for Fault Diagnosis
of VLSI Circuits",IEEE Trans.CAD,April 1986,Vol C
AD−5,Number 2,pp−313−319）。
３） １）で得られた故障パタンの形状パラメータに基
づき、対応する設計配線パタンの配線データを８のメモ
リ回路１の中より選択的に読出、設計配線認識部80によ
る認識結果を９のメモリ回路２の中に蓄積する。
づき、対応する設計配線パタンの配線データを８のメモ
リ回路１の中より選択的に読出、設計配線認識部80によ
る認識結果を９のメモリ回路２の中に蓄積する。
４） この配線に対応する回路ネツトはクロスフアレン
ス83を参照することで求められる。
ス83を参照することで求められる。
５） 論理深度読み出し回路10は、４）で得た回路ネツ
トの“論理深度”及びこのネツトに対する論理セルの出
力端子の位置を読出し、11のメモリ回路３の論理深度出
力端子座標に蓄積する。“論理深度”とは、回路図上の
所定の径路を想定したとき、全体回路または回路ブロツ
クの一次入力端子からその回路ネツトに到達するときに
経由する回路ネツトの段数である。
トの“論理深度”及びこのネツトに対する論理セルの出
力端子の位置を読出し、11のメモリ回路３の論理深度出
力端子座標に蓄積する。“論理深度”とは、回路図上の
所定の径路を想定したとき、全体回路または回路ブロツ
クの一次入力端子からその回路ネツトに到達するときに
経由する回路ネツトの段数である。
６） ９のメモリ回路２及び11のメモリ回路３の中から
論理深度・配線データ・出力端子座標を読出し、更にこ
れらのデータより、配線パタン上の信号方向を求め、配
線パタン，信号出力起点，信号伝搬方向よりなる探索地
図を探索地図表示部に表示する。
論理深度・配線データ・出力端子座標を読出し、更にこ
れらのデータより、配線パタン上の信号方向を求め、配
線パタン，信号出力起点，信号伝搬方向よりなる探索地
図を探索地図表示部に表示する。
第２図（ａ）乃至（ｃ）に故障パタンに対応する設計
配線の認識を行つた実施例を示す。第２図（ａ）は故障
像200の例で、20は観測された故障配線パタンである。
故障配線パタン20は適当な閾値でに二値化され、そのパ
タンの端点21の位置・線長などが特長パラメータとして
求められる。この配線上の一点の対応する設計座標上の
位置は、XYステージの座標を読み取ることで求められ、
その点を中心に探索範囲を決め、中に含まれる配線パタ
ンを見付けだす。もしこの探索範囲がXYステージの位置
決め精度より大きければ、対応する配線パタンにはこの
中に含まれているはずである。第２図（ｂ）は、こうし
て配線パタンの探索範囲22に得られた対応設計配線パタ
ン201である。これらの設計配線パタン201の中のいずれ
が故障パタンに対応するかは、故障パタンの特長パラメ
ータをもとに決めることができる。その結果第２図
（ｃ）のように選択された対応設計配線202として、選
択される。
配線の認識を行つた実施例を示す。第２図（ａ）は故障
像200の例で、20は観測された故障配線パタンである。
故障配線パタン20は適当な閾値でに二値化され、そのパ
タンの端点21の位置・線長などが特長パラメータとして
求められる。この配線上の一点の対応する設計座標上の
位置は、XYステージの座標を読み取ることで求められ、
その点を中心に探索範囲を決め、中に含まれる配線パタ
ンを見付けだす。もしこの探索範囲がXYステージの位置
決め精度より大きければ、対応する配線パタンにはこの
中に含まれているはずである。第２図（ｂ）は、こうし
て配線パタンの探索範囲22に得られた対応設計配線パタ
ン201である。これらの設計配線パタン201の中のいずれ
が故障パタンに対応するかは、故障パタンの特長パラメ
ータをもとに決めることができる。その結果第２図
（ｃ）のように選択された対応設計配線202として、選
択される。
第３図（ａ），（ｂ）は、探索地図の実施例を示すも
のである。第３図（ａ）は回路図上に求めた論理深度の
例300を示すものであつて、論理深度は一次入力から数
えた回路ネツトの段数に対応させて求められ、各回路ノ
ードにたとえば31,32,33,34の番号の形で付与されてい
る。一方、第３図（ｂ）は探索地図の表示例301であつ
て、各配線の矢印311は配線パタン312の信号の伝搬方
向、番号31,32,33,34は配線に対応する回路ネツトの論
理深度を表わし、数字が小さいほど真の故障点に近いこ
とを示す。313は論理セル、314は信号出力起点を示す。
のである。第３図（ａ）は回路図上に求めた論理深度の
例300を示すものであつて、論理深度は一次入力から数
えた回路ネツトの段数に対応させて求められ、各回路ノ
ードにたとえば31,32,33,34の番号の形で付与されてい
る。一方、第３図（ｂ）は探索地図の表示例301であつ
て、各配線の矢印311は配線パタン312の信号の伝搬方
向、番号31,32,33,34は配線に対応する回路ネツトの論
理深度を表わし、数字が小さいほど真の故障点に近いこ
とを示す。313は論理セル、314は信号出力起点を示す。
第４図（ａ），（ｂ）は、以上の探索地図表示をもと
に、本発明に係る装置を用いて行なつた試験手順の実施
例を示している。第４図（ａ）は被試験回路の回路図を
示すものであつて、数字41,42,43,44,45は論理深度であ
る。第４図（ｂ）は故障の追跡過程I,II,III,IVを表わ
しており、左に探索地図400、右に集積回路試料上の故
障像401を示す。402は故障像観測ゾーン、403は故障パ
タン、411は信号出力端子、412は設計配線パタン、413
は観測ゾーンである。左の探索地図400を参照しながら
右の故障像の探索方向を決め、真の故障点にむかつて追
跡を進める。通常、外部端子につながるパツドから観測
を始め、内部回路へと追跡を進める。観測を始めたテス
トパタンのタイミングをｔ＝ｎ（過程Ｉ）とする。最初
の故障像上の故障パタンに対応する設計配線パタンは、
第２図に示す方法で自動的に識別される。これらの識別
に必要な情報は人間が判断して対話式に入力してもよい
し、画像処理技術により自動的に抽出してもよい。探索
地図上で識別された対応配線には、配線上の矢印で示す
信号伝搬方向と配線間の論理深度を表わす数字が表示さ
れる。この中から最も論理的深度を表わす数字が小さい
ものを選び、信号の伝搬方向を遡るような方向に探索方
向を決め、観測ゾーン413を移動すればよい。このよう
な平面的な故障パタンの追跡は、論理深度がこれ以上小
さいものが現われなくなつた時点で終了する（過程I
I）。このような追跡は、観測ゾーンのフイールドサイ
ズとし1mm×1mmあれば十分容易に行える。次にテストパ
タンのタイミングを所定パタン数だけ遡つた状態、タイ
ミングｔ＝ｎ−１（過程III）に設定し，同様に故障パ
タンの探索を行う。論理深度の最小となる故障パタンを
求めて追跡を行い、このタイミングｔ＝ｎ−１における
故障の起点を探す（過程IV）。更にテストパタンのタイ
ミングを遡つて同様の過程を繰返し、故障パタンが故障
像上に出なくなつたとき、タイミング方向の探索を終了
し、その直前に求められた故障の起点が真の故障発生点
として求められる。
に、本発明に係る装置を用いて行なつた試験手順の実施
例を示している。第４図（ａ）は被試験回路の回路図を
示すものであつて、数字41,42,43,44,45は論理深度であ
る。第４図（ｂ）は故障の追跡過程I,II,III,IVを表わ
しており、左に探索地図400、右に集積回路試料上の故
障像401を示す。402は故障像観測ゾーン、403は故障パ
タン、411は信号出力端子、412は設計配線パタン、413
は観測ゾーンである。左の探索地図400を参照しながら
右の故障像の探索方向を決め、真の故障点にむかつて追
跡を進める。通常、外部端子につながるパツドから観測
を始め、内部回路へと追跡を進める。観測を始めたテス
トパタンのタイミングをｔ＝ｎ（過程Ｉ）とする。最初
の故障像上の故障パタンに対応する設計配線パタンは、
第２図に示す方法で自動的に識別される。これらの識別
に必要な情報は人間が判断して対話式に入力してもよい
し、画像処理技術により自動的に抽出してもよい。探索
地図上で識別された対応配線には、配線上の矢印で示す
信号伝搬方向と配線間の論理深度を表わす数字が表示さ
れる。この中から最も論理的深度を表わす数字が小さい
ものを選び、信号の伝搬方向を遡るような方向に探索方
向を決め、観測ゾーン413を移動すればよい。このよう
な平面的な故障パタンの追跡は、論理深度がこれ以上小
さいものが現われなくなつた時点で終了する（過程I
I）。このような追跡は、観測ゾーンのフイールドサイ
ズとし1mm×1mmあれば十分容易に行える。次にテストパ
タンのタイミングを所定パタン数だけ遡つた状態、タイ
ミングｔ＝ｎ−１（過程III）に設定し，同様に故障パ
タンの探索を行う。論理深度の最小となる故障パタンを
求めて追跡を行い、このタイミングｔ＝ｎ−１における
故障の起点を探す（過程IV）。更にテストパタンのタイ
ミングを遡つて同様の過程を繰返し、故障パタンが故障
像上に出なくなつたとき、タイミング方向の探索を終了
し、その直前に求められた故障の起点が真の故障発生点
として求められる。
以上説明したように、いわば手探りで故障追跡を行う
従来装置に比べて、本発明に係る装置では、論理深度・
信号の伝搬方向という形の探索地図を常に参照しなが
ら、最も効率的な故障追跡手順を決められるという点で
大きな改善があつた。
従来装置に比べて、本発明に係る装置では、論理深度・
信号の伝搬方向という形の探索地図を常に参照しなが
ら、最も効率的な故障追跡手順を決められるという点で
大きな改善があつた。
以上説明したように、本発明は設計データに基づく探
索手順を明示する手段を備えることにより、故障像の故
障追跡に際して、次の効果がある。
索手順を明示する手段を備えることにより、故障像の故
障追跡に際して、次の効果がある。
１） マスクパタン、回路図、及び両者の関係を人手で
参照する必要がなく、追跡に伴う労力が大幅に軽減され
る。
参照する必要がなく、追跡に伴う労力が大幅に軽減され
る。
２） 追跡手順が最適化されるため、画像データを処理
する回数が最小化され、試験に要する時間が大幅に削減
される。
する回数が最小化され、試験に要する時間が大幅に削減
される。
３） 追跡手順が明示されるため、試験手順がルーチン
化され、被試験集積回路の設計上の知識を持たない人で
も短時間でテストが可能である。
化され、被試験集積回路の設計上の知識を持たない人で
も短時間でテストが可能である。
第１図は本発明装置を説明する図、第２図（ａ）乃至
（ｃ）は故障パタンに対応する設計配線パタンの認識の
実施例を説明する図、第３図（ａ），（ｂ）は探索地図
表示の実施例を説明する図、第４図（ａ），（ｂ）は本
発明装置における試験手順の実施例を説明する図、第５
図（ａ），（ｂ）は従来の技術を説明する図、第６図
（ａ），（ｂ）はフオールトコントラスト像による故障
の追跡方法を説明する図である。 １……電子ビーム試験装置、２……XYステージ、３……
被試験集積回路、４……電子ビーム、５……参照用画像
メモリ回路、６……故障像生成回路、７……故障像表示
部、70……故障パタン識別回路、８……メモリ回路１、
81……設計回路データ、82……設計配線パタンデータ、
83……クロスレフアレンス、80……設計配線認識部、９
……メモリ回路２、10……論理深度読み出し回路、11…
…メモリ回路３、12……探索地図表示部、200……故障
像、201……設計配線パタン、202……選択された対応設
計配線、20……故障配線パタン、21……端点、22……配
線パタンの探索範囲、300……論理深度の例、301……探
索地図の表示例、31〜34,41〜45……論理深度、311……
信号伝搬方向、312……配線パタン、313……論理セル、
314……信号出力起点、400……探索図、401……集積回
路試料上の故障像、402……故障像観測ゾーン、403……
故障パターン、411……信号出力端子、412……設計配線
パタン、413……観測ゾーン、51,511……被試験集積回
路、52……良品集積回路、53……同一テストパラメー
タ、54,55……観測像、56,516……差分回路、57……ダ
イナミツクフオールト像、58……フオールトキユーブ、
512……テストパラメータ１、513……テストパラメータ
２、514,515……観測像、517……フオトコントラスト
像、60……集積回路チツプ、61……出力パツド、62……
故障像観測ゾーン、63……故障パタン
（ｃ）は故障パタンに対応する設計配線パタンの認識の
実施例を説明する図、第３図（ａ），（ｂ）は探索地図
表示の実施例を説明する図、第４図（ａ），（ｂ）は本
発明装置における試験手順の実施例を説明する図、第５
図（ａ），（ｂ）は従来の技術を説明する図、第６図
（ａ），（ｂ）はフオールトコントラスト像による故障
の追跡方法を説明する図である。 １……電子ビーム試験装置、２……XYステージ、３……
被試験集積回路、４……電子ビーム、５……参照用画像
メモリ回路、６……故障像生成回路、７……故障像表示
部、70……故障パタン識別回路、８……メモリ回路１、
81……設計回路データ、82……設計配線パタンデータ、
83……クロスレフアレンス、80……設計配線認識部、９
……メモリ回路２、10……論理深度読み出し回路、11…
…メモリ回路３、12……探索地図表示部、200……故障
像、201……設計配線パタン、202……選択された対応設
計配線、20……故障配線パタン、21……端点、22……配
線パタンの探索範囲、300……論理深度の例、301……探
索地図の表示例、31〜34,41〜45……論理深度、311……
信号伝搬方向、312……配線パタン、313……論理セル、
314……信号出力起点、400……探索図、401……集積回
路試料上の故障像、402……故障像観測ゾーン、403……
故障パターン、411……信号出力端子、412……設計配線
パタン、413……観測ゾーン、51,511……被試験集積回
路、52……良品集積回路、53……同一テストパラメー
タ、54,55……観測像、56,516……差分回路、57……ダ
イナミツクフオールト像、58……フオールトキユーブ、
512……テストパラメータ１、513……テストパラメータ
２、514,515……観測像、517……フオトコントラスト
像、60……集積回路チツプ、61……出力パツド、62……
故障像観測ゾーン、63……故障パタン
Claims (1)
- 【請求項１】動作状態に置かれた集積回路試料上の一定
領域を電子ビームにより走査し、一つまたは一つ以上の
タイミングで二次電子像を取り出し、前記取り出した二
次電子像と、良品試料又は正常動作条件下の同一試料又
は設計データから得た像との間での差分像を得て差異と
なる故障パタンを差分像から検出し、前記差分像の中に
現れた差異となる故障パタンに対応する設計配線パタン
を設計配線パタンデータから読み出し、前記設計配線パ
タンデータから読み出した設計配線パタンの論理深度を
設計回路データから読み出し、前記設計配線パタンデー
タから読み出した設計配線パタンが論理セルの出力端子
に直接接続する配線上の端点（信号起点）を設計配線パ
タンデータから読み出す集積回路試験装置において、 前記論理深度および信号伝搬の方向を前記設計配線パタ
ンに付与し表示する手段を備えてなる ことを特徴とする集積回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107940A JP2663135B2 (ja) | 1988-04-30 | 1988-04-30 | 集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107940A JP2663135B2 (ja) | 1988-04-30 | 1988-04-30 | 集積回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01277781A JPH01277781A (ja) | 1989-11-08 |
| JP2663135B2 true JP2663135B2 (ja) | 1997-10-15 |
Family
ID=14471906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63107940A Expired - Fee Related JP2663135B2 (ja) | 1988-04-30 | 1988-04-30 | 集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663135B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004150840A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi Ltd | 半導体集積回路の不良解析装置、システムおよび検出方法 |
| CN108645638A (zh) * | 2018-04-28 | 2018-10-12 | 广西建工集团建筑机械制造有限责任公司 | 一种用于塔式起重机故障诊断的方法、装置及电子设备 |
| CN111062941B (zh) * | 2019-12-31 | 2024-04-19 | 深圳爱克莱特科技股份有限公司 | 点光源灯点故障检测装置及方法 |
| CN116933707B (zh) * | 2023-09-15 | 2023-12-22 | 北京开源芯片研究院 | 设计电路的测试方法、装置、设备及介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766036B2 (ja) * | 1985-02-28 | 1995-07-19 | 日本電信電話株式会社 | 集積回路の試験方法および試験装置 |
| JPS62235578A (ja) * | 1986-04-05 | 1987-10-15 | Fujitsu Ltd | 集積回路の内部診断装置 |
-
1988
- 1988-04-30 JP JP63107940A patent/JP2663135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01277781A (ja) | 1989-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522280B2 (ja) | ボールボンド検査システム用の方法および装置 | |
| US7026832B2 (en) | Probe mark reading device and probe mark reading method | |
| JP3668215B2 (ja) | パターン検査装置 | |
| US20040126005A1 (en) | Apparatus and methods for the inspection of objects | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| JP2004502250A (ja) | 検査システムと共に用いるための画像処理システム | |
| US20090074286A1 (en) | Data management equipment used to defect review equipment and testing system configurations | |
| JPS59157505A (ja) | パタ−ン検査装置 | |
| JP3350477B2 (ja) | ウエハ検査装置 | |
| CN110346704B (zh) | 板卡测试中测试文件的确定方法、装置、设备及存储介质 | |
| CN113971654A (zh) | 焊点检测模型训练方法、焊点检测方法及焊点检测装置 | |
| CN112485709A (zh) | 一种内部线路异常的检测方法、装置、介质及电子设备 | |
| CN101467056B (zh) | 半导体不良分析装置及方法 | |
| US20070165938A1 (en) | Pattern inspection apparatus and method and workpiece tested thereby | |
| JP2663135B2 (ja) | 集積回路試験装置 | |
| JP2003086689A (ja) | 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法 | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
| JP4628665B2 (ja) | 針痕読取装置および針痕読取方法 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JP2850807B2 (ja) | 検査データ作成装置 | |
| JP4102976B2 (ja) | パターン欠陥解析支援装置およびパターン欠陥解析支援プログラム | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| JPH0787207B2 (ja) | 集積回路試験装置 | |
| WO1998012668A1 (fr) | Procede et appareil d'essai utilisant la reconnaissance de motif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |