JP2661594B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2661594B2 JP2661594B2 JP7149739A JP14973995A JP2661594B2 JP 2661594 B2 JP2661594 B2 JP 2661594B2 JP 7149739 A JP7149739 A JP 7149739A JP 14973995 A JP14973995 A JP 14973995A JP 2661594 B2 JP2661594 B2 JP 2661594B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- amorphous silicon
- thin film
- film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010408 film Substances 0.000 claims description 156
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 93
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 230000007547 defect Effects 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007348 radical reaction Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタおよ
びその製造方法に関し、特にチャネル層を形成する半導
体層の形状およびその形成方法に関するものである。
びその製造方法に関し、特にチャネル層を形成する半導
体層の形状およびその形成方法に関するものである。
【０００２】
【従来の技術】薄膜トランジスタはアクティブマトリク
ス型液晶表示装置等におけるキーデバイスとして重要視
されている。液晶表示装置では、高画素化の傾向により
個々のトランジスタを精度よくかつ信頼性高く形成する
ことが製造歩留りを向上させるために益々必要となって
きている。以下に従来の薄膜トランジスタおよびその製
造方法について説明する。
ス型液晶表示装置等におけるキーデバイスとして重要視
されている。液晶表示装置では、高画素化の傾向により
個々のトランジスタを精度よくかつ信頼性高く形成する
ことが製造歩留りを向上させるために益々必要となって
きている。以下に従来の薄膜トランジスタおよびその製
造方法について説明する。
【０００３】図６（ａ）〜（ｅ）は、従来の一般的な薄
膜トランジスタの製造工程を示す工程順断面図である。
まず、図６（ａ）に示すように、ガラス基板１上にゲー
ト電極２を所定のパターンに形成し、ガラス基板１およ
びゲート電極２上にゲート絶縁膜３を堆積した後、ゲー
ト絶縁膜３上にプラズマＣＶＤによりアモルファスシリ
コン膜４およびｎ+ 型アモルファスシリコン膜５を堆積
する。
膜トランジスタの製造工程を示す工程順断面図である。
まず、図６（ａ）に示すように、ガラス基板１上にゲー
ト電極２を所定のパターンに形成し、ガラス基板１およ
びゲート電極２上にゲート絶縁膜３を堆積した後、ゲー
ト絶縁膜３上にプラズマＣＶＤによりアモルファスシリ
コン膜４およびｎ+ 型アモルファスシリコン膜５を堆積
する。
【０００４】その後、図６（ｂ）に示すように、アモル
ファスシリコン膜４およびｎ+ 型アモルファスシリコン
膜５上にフォトレジスト膜６を塗布し、フォトリソグラ
フィ工程によりフォトレジスト膜６を所定のパターンに
形成する。次に、図６（ｃ）に示すように、フォトレジ
スト膜６をマスクにアモルファスシリコン膜４およびｎ
+ 型アモルファスシリコン膜５をドライエッチングによ
りパターニングした後、フォトレジスト膜６を除去す
る。その後、図６（ｄ）に示すように、アモルファスシ
リコン膜４およびｎ+ 型アモルファスシリコン膜５上に
ソース電極７およびドレイン電極８を形成する。
ファスシリコン膜４およびｎ+ 型アモルファスシリコン
膜５上にフォトレジスト膜６を塗布し、フォトリソグラ
フィ工程によりフォトレジスト膜６を所定のパターンに
形成する。次に、図６（ｃ）に示すように、フォトレジ
スト膜６をマスクにアモルファスシリコン膜４およびｎ
+ 型アモルファスシリコン膜５をドライエッチングによ
りパターニングした後、フォトレジスト膜６を除去す
る。その後、図６（ｄ）に示すように、アモルファスシ
リコン膜４およびｎ+ 型アモルファスシリコン膜５上に
ソース電極７およびドレイン電極８を形成する。
【０００５】そして、図６（ｅ）に示すように、ドライ
エッチングによりソース電極７とドレイン電極８の間の
ｎ+ 型アモルファスシリコン膜５を除去する。この従来
の製造方法により形成された薄膜トランジスタでは、ア
モルファスシリコン膜４およびｎ+ 型アモルファスシリ
コン膜５の段差により、段差部の被覆性（ステップカバ
レッジ）が劣化し、ソース電極７およびドレイン電極８
にくびれが生じる。その結果、ソース電極７およびドレ
イン電極８の断線確率が高くなりなり、またソース電極
７およびドレイン電極８の膜厚の薄い部分では電極配線
の信頼性が大きく劣化する。
エッチングによりソース電極７とドレイン電極８の間の
ｎ+ 型アモルファスシリコン膜５を除去する。この従来
の製造方法により形成された薄膜トランジスタでは、ア
モルファスシリコン膜４およびｎ+ 型アモルファスシリ
コン膜５の段差により、段差部の被覆性（ステップカバ
レッジ）が劣化し、ソース電極７およびドレイン電極８
にくびれが生じる。その結果、ソース電極７およびドレ
イン電極８の断線確率が高くなりなり、またソース電極
７およびドレイン電極８の膜厚の薄い部分では電極配線
の信頼性が大きく劣化する。
【０００６】ソース電極７およびドレイン電極８の段差
被覆性を改善するにはパターン形成されたアモルファス
シリコン膜４の端部の断面形状をテーパ状に形成する必
要がある。アモルファスシリコンをテーパ形状に形成す
る方法としては、等方性エッチング法やレジスト後退法
などが知られている。
被覆性を改善するにはパターン形成されたアモルファス
シリコン膜４の端部の断面形状をテーパ状に形成する必
要がある。アモルファスシリコンをテーパ形状に形成す
る方法としては、等方性エッチング法やレジスト後退法
などが知られている。
【０００７】前者は、図６（ｂ）の状態におけるドライ
エッチングに弗素を含むガスを用いるなどして、アモル
ファスシリコンに等方性のエッチングを施してテーパ状
に加工する技術である（特開平２−２６３６号公報、特
開平３−１１４２３４号公報等）。
エッチングに弗素を含むガスを用いるなどして、アモル
ファスシリコンに等方性のエッチングを施してテーパ状
に加工する技術である（特開平２−２６３６号公報、特
開平３−１１４２３４号公報等）。
【０００８】図７（ａ）〜（ｄ）は、後者の製造方法を
説明するための工程順断面図であって、これは特開昭６
２−１２４７７５号公報にて提案されたものである。こ
の製造方法では、まず、ガラス基板１上にゲート電極２
を形成し、その上にゲート絶縁膜３、アモルファスシリ
コン膜４を堆積した後、所定のパターンのフォトレジス
ト膜６ａを形成する。そして、このフォトレジスト膜６
ａをマスクとして所定の深さまでアモルファスシリコン
膜４をエッチングする〔図７（ａ）〕。
説明するための工程順断面図であって、これは特開昭６
２−１２４７７５号公報にて提案されたものである。こ
の製造方法では、まず、ガラス基板１上にゲート電極２
を形成し、その上にゲート絶縁膜３、アモルファスシリ
コン膜４を堆積した後、所定のパターンのフォトレジス
ト膜６ａを形成する。そして、このフォトレジスト膜６
ａをマスクとして所定の深さまでアモルファスシリコン
膜４をエッチングする〔図７（ａ）〕。
【０００９】次に、フォトレジスト膜６ａの表面を少し
エッチングしてフォトレジスト膜６ａより幾分小さいフ
ォトレジスト膜６ｂを形成し、これをマスクとしてアモ
ルファスシリコン膜４を所定の深さまでさらにエッチン
グする。このとき、アモルファスシリコン膜には段差ａ
が形成される〔図７（ｂ）〕。引き続き、同様に、フォ
トレジスト膜６ｂの表面を少しエッチングしてフォトレ
ジスト膜６ｃを形成し、これをマスクとして残りの厚さ
のアモルファスシリコン膜４をエッチング除去する。こ
れによりアモルファスシリコン膜４の側面には段差ｂ、
ｃが形成される〔図７（ｃ）〕。その後、ｎ+ 型アモル
ファスシリコン膜５を形成し、金属膜の堆積とそのパタ
ーニングによりソース電極７とドレイン電極８を形成し
て、薄膜トランジスタの製作が完了する〔図７
（ｄ）〕。
エッチングしてフォトレジスト膜６ａより幾分小さいフ
ォトレジスト膜６ｂを形成し、これをマスクとしてアモ
ルファスシリコン膜４を所定の深さまでさらにエッチン
グする。このとき、アモルファスシリコン膜には段差ａ
が形成される〔図７（ｂ）〕。引き続き、同様に、フォ
トレジスト膜６ｂの表面を少しエッチングしてフォトレ
ジスト膜６ｃを形成し、これをマスクとして残りの厚さ
のアモルファスシリコン膜４をエッチング除去する。こ
れによりアモルファスシリコン膜４の側面には段差ｂ、
ｃが形成される〔図７（ｃ）〕。その後、ｎ+ 型アモル
ファスシリコン膜５を形成し、金属膜の堆積とそのパタ
ーニングによりソース電極７とドレイン電極８を形成し
て、薄膜トランジスタの製作が完了する〔図７
（ｄ）〕。
【００１０】なお、薄膜トランジスタの製造方法として
ではなく、ポリシリコン配線では、ポリシリコン成膜時
に上層部分にのみ不純物をドープしてその部分でのエッ
チングレートを高め、これにより、ポリシリコン配線の
断面をテーパ状に形成して、ポリシリコン配線の上層に
形成される膜の段差被覆性を改善する手法が知られてい
る（例えば、特開平３−４４０３２号公報）。しかし、
この手法を薄膜トランジスタの形成工程に採用すること
はできない。そのようにした場合には、ドープされた不
純物のためにリーク電流が増大して、必要なオン／オフ
電流比が確保できなくなるからである。
ではなく、ポリシリコン配線では、ポリシリコン成膜時
に上層部分にのみ不純物をドープしてその部分でのエッ
チングレートを高め、これにより、ポリシリコン配線の
断面をテーパ状に形成して、ポリシリコン配線の上層に
形成される膜の段差被覆性を改善する手法が知られてい
る（例えば、特開平３−４４０３２号公報）。しかし、
この手法を薄膜トランジスタの形成工程に採用すること
はできない。そのようにした場合には、ドープされた不
純物のためにリーク電流が増大して、必要なオン／オフ
電流比が確保できなくなるからである。
【００１１】
【発明が解決しようとする課題】図６に示した従来より
採用されてきた一般的な薄膜トランジスタの製造方法で
は、段差被覆性が劣り、ソース電極およびドレイン電極
の断線確率が高くなりなり、ソース電極７およびドレイ
ン電極の膜厚の薄い部分では電極配線の信頼性が大きく
劣化するという問題があった。
採用されてきた一般的な薄膜トランジスタの製造方法で
は、段差被覆性が劣り、ソース電極およびドレイン電極
の断線確率が高くなりなり、ソース電極７およびドレイ
ン電極の膜厚の薄い部分では電極配線の信頼性が大きく
劣化するという問題があった。
【００１２】段差被覆性を改善するためのレジスト後退
法（図７）では、断面に段差が形成されるため、上層膜
の段差被覆性は改善されるが、ポリシリコン膜のエッチ
ングとフォトレジスト膜のエッチングとを交互に複数回
行うものであるため、工数が多くかかり、さらにフォト
レジストのエッチングを複数回行うものであるため、島
状のポリシリコン膜を高い精度で形成することが困難に
なるという問題点があった。また、等方性エッチング法
による段差被覆性の改善方法では、十分の傾きにテーパ
形状を形成することが難しく、そのため段差被覆性の改
善が十分ではなく、またこの方法も、ポリシリコン膜の
高い精度の加工が困難で、再現性の高い製造を実現する
ことができない。
法（図７）では、断面に段差が形成されるため、上層膜
の段差被覆性は改善されるが、ポリシリコン膜のエッチ
ングとフォトレジスト膜のエッチングとを交互に複数回
行うものであるため、工数が多くかかり、さらにフォト
レジストのエッチングを複数回行うものであるため、島
状のポリシリコン膜を高い精度で形成することが困難に
なるという問題点があった。また、等方性エッチング法
による段差被覆性の改善方法では、十分の傾きにテーパ
形状を形成することが難しく、そのため段差被覆性の改
善が十分ではなく、またこの方法も、ポリシリコン膜の
高い精度の加工が困難で、再現性の高い製造を実現する
ことができない。
【００１３】本発明は、上述した従来例の問題点に鑑み
てなされたものであって、その目的は、工数の増加や寸
法精度の低下を招くことなくアモルファスシリコン膜な
どの半導体層の断面をテーパ状に加工しうる構造および
方法を提供することであり、このことにより薄膜トラン
ジスタを再現性よくかつ高歩留りで形成しうるようにし
ようとするものである。
てなされたものであって、その目的は、工数の増加や寸
法精度の低下を招くことなくアモルファスシリコン膜な
どの半導体層の断面をテーパ状に加工しうる構造および
方法を提供することであり、このことにより薄膜トラン
ジスタを再現性よくかつ高歩留りで形成しうるようにし
ようとするものである。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、絶縁基板（１）上に所定のパター
ンに形成されたゲート電極（２）と、前記ゲート電極上
を覆うゲート絶縁膜（３）と、前記ゲート絶縁膜上に島
状に形成されたアンドープまたは低不純物ドープの半導
体層（４ａ、４ｂ、４ｃ）と、前記半導体層上に選択的
に形成された一対のｎ+ 型半導体層（５）と、前記ｎ+
型半導体層と接触するソース電極（７）およびドレイン
電極（８）とを有する薄膜トランジスタにおいて、前記
アンドープまたは低不純物ドープの半導体層は上層に向
かって段階的にまたは連続的に欠陥密度が高くなってお
り、かつ、前記アンドープまたは低不純物ドープの半導
体層の端部は順テーパ状にまたはラウンドに加工されて
いることを特徴とする薄膜トランジスタ、が提供され
る。
め、本発明によれば、絶縁基板（１）上に所定のパター
ンに形成されたゲート電極（２）と、前記ゲート電極上
を覆うゲート絶縁膜（３）と、前記ゲート絶縁膜上に島
状に形成されたアンドープまたは低不純物ドープの半導
体層（４ａ、４ｂ、４ｃ）と、前記半導体層上に選択的
に形成された一対のｎ+ 型半導体層（５）と、前記ｎ+
型半導体層と接触するソース電極（７）およびドレイン
電極（８）とを有する薄膜トランジスタにおいて、前記
アンドープまたは低不純物ドープの半導体層は上層に向
かって段階的にまたは連続的に欠陥密度が高くなってお
り、かつ、前記アンドープまたは低不純物ドープの半導
体層の端部は順テーパ状にまたはラウンドに加工されて
いることを特徴とする薄膜トランジスタ、が提供され
る。
【００１５】また、本発明によれば、 （１） 絶縁基板上にゲート電極を形成する工程〔図１
（ａ）、図４（ａ）〕と、 （２） 前記ゲート電極を覆うように前記絶縁基板上に
ゲート絶縁膜を堆積する工程〔図１（ａ）、図４
（ａ）〕と、 （３） 前記ゲート絶縁膜上にＣＶＤ法によりノンドー
プまたは低不純物ドープの半導体層を堆積する工程〔図
１（ａ）、図４（ａ）〕と、 （４） 前記半導体層を選択的にエッチング除去して島
状に加工する工程〔図１（ｂ）、図４（ｃ）〕と、 （５） 島状に加工された半導体層に電気的に接続され
たソース電極およびドレイン電極を形成する工程〔図１
（ｃ）、図４（ｄ）〕と、を有する薄膜トランジスタの
製造方法において、前記第（３）の工程においては、続
く前記第（４）の工程におけるエッチングでのエッチン
グレートが上方に行くほど高くなるように、前記半導体
層の成膜条件を段階的または連続的に変化させる薄膜ト
ランジスタの製造方法、が提供される。ここで、段階的
または連続的に変化させる成膜条件としては、成膜室の
圧力または水素などの添加物のためのガスの流量が用い
られる。
（ａ）、図４（ａ）〕と、 （２） 前記ゲート電極を覆うように前記絶縁基板上に
ゲート絶縁膜を堆積する工程〔図１（ａ）、図４
（ａ）〕と、 （３） 前記ゲート絶縁膜上にＣＶＤ法によりノンドー
プまたは低不純物ドープの半導体層を堆積する工程〔図
１（ａ）、図４（ａ）〕と、 （４） 前記半導体層を選択的にエッチング除去して島
状に加工する工程〔図１（ｂ）、図４（ｃ）〕と、 （５） 島状に加工された半導体層に電気的に接続され
たソース電極およびドレイン電極を形成する工程〔図１
（ｃ）、図４（ｄ）〕と、を有する薄膜トランジスタの
製造方法において、前記第（３）の工程においては、続
く前記第（４）の工程におけるエッチングでのエッチン
グレートが上方に行くほど高くなるように、前記半導体
層の成膜条件を段階的または連続的に変化させる薄膜ト
ランジスタの製造方法、が提供される。ここで、段階的
または連続的に変化させる成膜条件としては、成膜室の
圧力または水素などの添加物のためのガスの流量が用い
られる。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例の薄膜
トランジスタの製造方法を説明するための工程順断面図
であり、この実施例では、逆スタガード型でチャネルエ
ッチ型の薄膜トランジスタが製作される。まず、ガラス
基板１上にクロムなどからなるゲート電極２を所定のパ
ターンに形成し、プラズマＣＶＤ法によりシリコン窒化
膜を堆積してガラス基板１およびゲート電極２上にゲー
ト絶縁膜３を形成する。
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例の薄膜
トランジスタの製造方法を説明するための工程順断面図
であり、この実施例では、逆スタガード型でチャネルエ
ッチ型の薄膜トランジスタが製作される。まず、ガラス
基板１上にクロムなどからなるゲート電極２を所定のパ
ターンに形成し、プラズマＣＶＤ法によりシリコン窒化
膜を堆積してガラス基板１およびゲート電極２上にゲー
ト絶縁膜３を形成する。
【００１７】続いて、同じくプラズマＣＶＤ法により、
ゲート絶縁膜３上に、第１のアモルファスシリコン膜４
ａ、第２のアモルファスシリコン膜４ｂと第３アモルフ
ァスシリコン膜４ｃを連続して堆積し、その後ｎ+ 型ア
モルファスシリコン膜５を堆積する。ここで、第１のア
モルファスシリコン膜４ａ、第２のアモルファスシリコ
ン膜４ｂ、第３のアモルファスシリコン膜４ｃはプラズ
マＣＶＤにより順次圧力を段階的に増加させて堆積す
る。
ゲート絶縁膜３上に、第１のアモルファスシリコン膜４
ａ、第２のアモルファスシリコン膜４ｂと第３アモルフ
ァスシリコン膜４ｃを連続して堆積し、その後ｎ+ 型ア
モルファスシリコン膜５を堆積する。ここで、第１のア
モルファスシリコン膜４ａ、第２のアモルファスシリコ
ン膜４ｂ、第３のアモルファスシリコン膜４ｃはプラズ
マＣＶＤにより順次圧力を段階的に増加させて堆積す
る。
【００１８】図２は、プラズマＣＶＤの堆積条件のうち
圧力を変化させてアモルファスシリコン膜４を堆積した
場合の圧力とエッチングレートおよびデポジションレー
トの関係を示したグラフである。プラズマＣＶＤの堆積
条件のうち圧力が増加する程エッチングレートは高くな
る。図２の矢印の位置が第１のアモルファスシリコン膜
４ａ、第２のアモルファスシリコン膜４ｂ、第３のアモ
ルファスシリコン膜４ｃを堆積した際の圧力である。
圧力を変化させてアモルファスシリコン膜４を堆積した
場合の圧力とエッチングレートおよびデポジションレー
トの関係を示したグラフである。プラズマＣＶＤの堆積
条件のうち圧力が増加する程エッチングレートは高くな
る。図２の矢印の位置が第１のアモルファスシリコン膜
４ａ、第２のアモルファスシリコン膜４ｂ、第３のアモ
ルファスシリコン膜４ｃを堆積した際の圧力である。
【００１９】なお、他の堆積条件は、ＳｉＨ4 流量３０
０ｓｃｃｍ、Ｈ2 流量８００ｓｃｃｍ、ＲＦパワー１０
０Ｗである。その後、ｎ+ アモルファスシリコン膜５上
にフォトレジスト膜６をスピン塗布により形成し、フォ
トリソグラフィ工程によりフォトレジスト膜６を所定の
パターンに形成する〔図１（ａ）〕。次に、図１（ｂ）
に示すように、フォトレジスト膜６をマスクにアモルフ
ァスシリコン膜およびｎ+ 型アモルファスシリコン膜５
をドライエッチングによりパターニングし、その後、フ
ォトレジスト膜６を除去する。
０ｓｃｃｍ、Ｈ2 流量８００ｓｃｃｍ、ＲＦパワー１０
０Ｗである。その後、ｎ+ アモルファスシリコン膜５上
にフォトレジスト膜６をスピン塗布により形成し、フォ
トリソグラフィ工程によりフォトレジスト膜６を所定の
パターンに形成する〔図１（ａ）〕。次に、図１（ｂ）
に示すように、フォトレジスト膜６をマスクにアモルフ
ァスシリコン膜およびｎ+ 型アモルファスシリコン膜５
をドライエッチングによりパターニングし、その後、フ
ォトレジスト膜６を除去する。
【００２０】このフォトレジスト膜６をマスクとしてア
モルファスシリコン膜４をドライエッチングする際、前
述したように第３のアモルファスシリコン膜４ｃ、第２
のアモルファスシリコン膜４ｂ、第１のアモルファスシ
リコン膜４ａの順にエッチングレートが高いため、アモ
ルファスシリコン膜の寸法は、下部よりも上部において
小さくなる。したがって、アモルファスシリコン膜の断
面形状は台形、すなわちテーパ状になり、なおかつ、第
３のアモルファスシリコン膜４ｃ、第２のアモルファス
シリコン膜４ｂ、第１のアモルファスシリコン膜４ａの
それぞれの端部でのテーパ角はこの順に小さくなる。
モルファスシリコン膜４をドライエッチングする際、前
述したように第３のアモルファスシリコン膜４ｃ、第２
のアモルファスシリコン膜４ｂ、第１のアモルファスシ
リコン膜４ａの順にエッチングレートが高いため、アモ
ルファスシリコン膜の寸法は、下部よりも上部において
小さくなる。したがって、アモルファスシリコン膜の断
面形状は台形、すなわちテーパ状になり、なおかつ、第
３のアモルファスシリコン膜４ｃ、第２のアモルファス
シリコン膜４ｂ、第１のアモルファスシリコン膜４ａの
それぞれの端部でのテーパ角はこの順に小さくなる。
【００２１】このような傾向を示す理由について図３を
参照して説明する。図３は、アモルファスシリコン膜の
欠陥密度とエッチングレートおよびテーパ角との関係を
示すグラフである。ここで、エッチングレートは、アモ
ルファスシリコン膜上に所定のパターンのフォトレジス
ト膜６を形成してアモルファスシリコン膜を膜厚の途中
まで一定の時間ドライエッチングし、フォトレジスト膜
６を除去した後、ドライエッチングで除去されたアモル
ファスシリコン膜４の段差を段差測定機により計測し、
算出した。また、テーパ角は、同じ構造のアモルファス
シリコン膜を完全にエッチングしオーバエッチング時間
を同じくして、ＳＥＭ（走査型電子顕微鏡）法により観
察し計測した。さらに、欠陥密度はアモルファスシリコ
ン膜の構造解析を行うことで算出した。
参照して説明する。図３は、アモルファスシリコン膜の
欠陥密度とエッチングレートおよびテーパ角との関係を
示すグラフである。ここで、エッチングレートは、アモ
ルファスシリコン膜上に所定のパターンのフォトレジス
ト膜６を形成してアモルファスシリコン膜を膜厚の途中
まで一定の時間ドライエッチングし、フォトレジスト膜
６を除去した後、ドライエッチングで除去されたアモル
ファスシリコン膜４の段差を段差測定機により計測し、
算出した。また、テーパ角は、同じ構造のアモルファス
シリコン膜を完全にエッチングしオーバエッチング時間
を同じくして、ＳＥＭ（走査型電子顕微鏡）法により観
察し計測した。さらに、欠陥密度はアモルファスシリコ
ン膜の構造解析を行うことで算出した。
【００２２】アモルファスシリコン膜の欠陥密度が増加
するにつれてエッチングレートが増加するのは、シリコ
ンの未結合手が増えることにより、エッチング種の反応
確率が増加したことに起因する。また、アモルファスシ
リコン膜の欠陥密度が増加するにつれテーパ角が減少す
るのは、ドライエッチングがエッチャントのイオン反応
とラジカル反応の総和であるため、アモルファスシリコ
ン膜の未結合手が特にエッチャントのラジカルと反応
し、結果として、異方性エッチングとなるイオン反応よ
り等方性エッチングとなるラジカル反応が増したことに
より等方性のエッチングが強まるためである。アモルフ
ァスシリコン膜のうち最下層のアモルファスシリコン膜
４ａは欠陥が少ないため異方性エッチングによりパター
ニングされる。そのため、アモルファスシリコン膜のパ
ターンは高精度に形成することができる。
するにつれてエッチングレートが増加するのは、シリコ
ンの未結合手が増えることにより、エッチング種の反応
確率が増加したことに起因する。また、アモルファスシ
リコン膜の欠陥密度が増加するにつれテーパ角が減少す
るのは、ドライエッチングがエッチャントのイオン反応
とラジカル反応の総和であるため、アモルファスシリコ
ン膜の未結合手が特にエッチャントのラジカルと反応
し、結果として、異方性エッチングとなるイオン反応よ
り等方性エッチングとなるラジカル反応が増したことに
より等方性のエッチングが強まるためである。アモルフ
ァスシリコン膜のうち最下層のアモルファスシリコン膜
４ａは欠陥が少ないため異方性エッチングによりパター
ニングされる。そのため、アモルファスシリコン膜のパ
ターンは高精度に形成することができる。
【００２３】アモルファスシリコン膜４ａ〜４ｃのパタ
ーンを形成した後、図１（ｃ）に示すように、クロム等
の金属膜の堆積とそのパターニングによりソース電極７
およびドレイン電極８を形成し、その後、図１（ｄ）に
示すように、ソース電極７とドレイン電極８の間のｎ+
型アモルファスシリコン膜５をドライエッチングにより
除去する。
ーンを形成した後、図１（ｃ）に示すように、クロム等
の金属膜の堆積とそのパターニングによりソース電極７
およびドレイン電極８を形成し、その後、図１（ｄ）に
示すように、ソース電極７とドレイン電極８の間のｎ+
型アモルファスシリコン膜５をドライエッチングにより
除去する。
【００２４】［第２の実施例］次に、図４を参照して本
発明の第２の実施例について説明する。尚、図４（ａ）
〜（ｄ）は、第２の実施例の製造方法を説明するための
工程断面図である。第２の実施例は、第１の実施例がチ
ャネルエッチ型の薄膜トランジスタに関するものであっ
たのに対し、チャネル保護膜型のトランジスタに関す
る。また、この第２の実施例は、アモルファスシリコン
膜を成膜するプラズマＣＶＤの堆積条件のうち、水素流
量を変化させる例である。
発明の第２の実施例について説明する。尚、図４（ａ）
〜（ｄ）は、第２の実施例の製造方法を説明するための
工程断面図である。第２の実施例は、第１の実施例がチ
ャネルエッチ型の薄膜トランジスタに関するものであっ
たのに対し、チャネル保護膜型のトランジスタに関す
る。また、この第２の実施例は、アモルファスシリコン
膜を成膜するプラズマＣＶＤの堆積条件のうち、水素流
量を変化させる例である。
【００２５】図４（ａ）に示すように、ガラス基板１上
に、ゲート電極２形成した後、プラズマＣＶＤ法により
所定の厚さのゲート絶縁膜３を形成し、これに続けて、
水素流量を段階的に変化させて第１のアモルファスシリ
コン膜４ａ、第２のアモルファスシリコン膜４ｂ、第３
のアモルファスシリコン膜４ｃを形成する。
に、ゲート電極２形成した後、プラズマＣＶＤ法により
所定の厚さのゲート絶縁膜３を形成し、これに続けて、
水素流量を段階的に変化させて第１のアモルファスシリ
コン膜４ａ、第２のアモルファスシリコン膜４ｂ、第３
のアモルファスシリコン膜４ｃを形成する。
【００２６】図５は、プラズマＣＶＤの堆積条件のうち
水素流量を変化させてアモルファスシリコン膜４を堆積
した場合の水素流量とエッチングレートおよびデポジシ
ョンレートとの関係を示すグラフである。同図に示され
るように、プラズマＣＶＤの堆積条件のうち水素流量が
減少する程エッチングレートは高くなる。それは、水素
流量が減少するとシリコンの未結合手が増え欠陥が増加
するためである。図５の矢印の位置が第１のアモルファ
スシリコン膜４ａ、第２のアモルファスシリコン４ｂ、
第３のアモルファスシリコン膜４ｃを堆積したときの圧
力である。なお、他の堆積条件は、ＳｉＨ4 流量３００
ｓｃｃｍ、圧力１００Ｐａ、ＲＦパワー１００Ｗであ
る。
水素流量を変化させてアモルファスシリコン膜４を堆積
した場合の水素流量とエッチングレートおよびデポジシ
ョンレートとの関係を示すグラフである。同図に示され
るように、プラズマＣＶＤの堆積条件のうち水素流量が
減少する程エッチングレートは高くなる。それは、水素
流量が減少するとシリコンの未結合手が増え欠陥が増加
するためである。図５の矢印の位置が第１のアモルファ
スシリコン膜４ａ、第２のアモルファスシリコン４ｂ、
第３のアモルファスシリコン膜４ｃを堆積したときの圧
力である。なお、他の堆積条件は、ＳｉＨ4 流量３００
ｓｃｃｍ、圧力１００Ｐａ、ＲＦパワー１００Ｗであ
る。
【００２７】その後、アモルファスシリコン膜４ｃ上に
バックチャネル部を保護するチャネル保護膜９を形成
し、さらにプラズマＣＶＤ法によりｎ+ 型アモルファス
シリコン５を堆積する。そして、フォトリソグラフィ法
により、所定のパターンのフォトレジスト膜６を形成す
る〔図４（ｂ）〕。続いて、図４（ｃ）に示すように、
フォトレジスト膜６をマスクとしてｎ+ 型アモルファス
シリコン５およびアモルファスシリコン膜４ａ〜４ｃを
ドライエッチングによりパターニングし、その後フォト
レジスト膜６を除去する。
バックチャネル部を保護するチャネル保護膜９を形成
し、さらにプラズマＣＶＤ法によりｎ+ 型アモルファス
シリコン５を堆積する。そして、フォトリソグラフィ法
により、所定のパターンのフォトレジスト膜６を形成す
る〔図４（ｂ）〕。続いて、図４（ｃ）に示すように、
フォトレジスト膜６をマスクとしてｎ+ 型アモルファス
シリコン５およびアモルファスシリコン膜４ａ〜４ｃを
ドライエッチングによりパターニングし、その後フォト
レジスト膜６を除去する。
【００２８】このドライエッチングの結果、アモルファ
スシリコン膜の端部の断面形状はテーパ状になる。しか
し、ポリシリコンシリコン膜４ａは異方性の高いエッチ
ングによりパターニングされるため、ポリシリコン膜の
パターンはフォトレジスト膜のパターンに忠実に従って
形成される。次に、図４（ｄ）に示すように、ｎ+ 型ア
モルファスシリコン５上にクロム等の金属膜を堆積しこ
れをパターニングしてソース電極７、ドレイン電極８を
形成し、その後、チャネル保護膜９上のｎ+ 型アモルフ
ァスシリコン膜５をエッチング除去する。
スシリコン膜の端部の断面形状はテーパ状になる。しか
し、ポリシリコンシリコン膜４ａは異方性の高いエッチ
ングによりパターニングされるため、ポリシリコン膜の
パターンはフォトレジスト膜のパターンに忠実に従って
形成される。次に、図４（ｄ）に示すように、ｎ+ 型ア
モルファスシリコン５上にクロム等の金属膜を堆積しこ
れをパターニングしてソース電極７、ドレイン電極８を
形成し、その後、チャネル保護膜９上のｎ+ 型アモルフ
ァスシリコン膜５をエッチング除去する。
【００２９】上記第１の実施例では、プラズマＣＶＤ法
によるポリシリコン成膜時の成膜条件のうち圧力を変化
させてチャネルエッチ型の薄膜トランジスタを形成し、
第２の実施例では、水素流量を変化させてチャネル保護
膜型の薄膜トランジスタを形成していたが、圧力を変化
させてチャネル保護膜型の薄膜トランジスタを形成する
こともでき、また水素の流量を変化させてチャネルエッ
チ型の薄膜トランジスタを形成することもできる。
によるポリシリコン成膜時の成膜条件のうち圧力を変化
させてチャネルエッチ型の薄膜トランジスタを形成し、
第２の実施例では、水素流量を変化させてチャネル保護
膜型の薄膜トランジスタを形成していたが、圧力を変化
させてチャネル保護膜型の薄膜トランジスタを形成する
こともでき、また水素の流量を変化させてチャネルエッ
チ型の薄膜トランジスタを形成することもできる。
【００３０】［第３の実施例］次に、本発明の第３の実
施例について説明する。この第３の実施例では、第１の
実施例と同様の薄膜トランジスタの製造工程を経るが、
アモルファスシリコン膜をプラズマＣＶＤ法により堆積
する際の成膜条件のうち、圧力と水素流量の両方を変化
させる。本実施例では、図１（ａ）に示すアモルファス
シリコン膜の形成工程において、第１のアモルファスシ
リコン膜４ａを圧力１００Ｐａ、水素流量１２００ｓｃ
ｃｍ、第２のアモルファスシリコン４ｂを圧力１５０Ｐ
ａ、水素流量８００ｓｃｃｍ、第３のアモルファスシリ
コン膜４ｃを圧力２００Ｐａ、水素流量８００ｓｃｃｍ
で堆積する。
施例について説明する。この第３の実施例では、第１の
実施例と同様の薄膜トランジスタの製造工程を経るが、
アモルファスシリコン膜をプラズマＣＶＤ法により堆積
する際の成膜条件のうち、圧力と水素流量の両方を変化
させる。本実施例では、図１（ａ）に示すアモルファス
シリコン膜の形成工程において、第１のアモルファスシ
リコン膜４ａを圧力１００Ｐａ、水素流量１２００ｓｃ
ｃｍ、第２のアモルファスシリコン４ｂを圧力１５０Ｐ
ａ、水素流量８００ｓｃｃｍ、第３のアモルファスシリ
コン膜４ｃを圧力２００Ｐａ、水素流量８００ｓｃｃｍ
で堆積する。
【００３１】なお、他の堆積条件は、ＳｉＨ4 流量３０
０ｓｃｃｍ、ＲＦパワー１００Ｗである。その他の工程
は第１の実施例と同様の薄膜トランジスタの製造工程で
行い、パターン形成されたアモルファスシリコン膜４の
断面形状は図１の実施例と同様テーパ状となる。第３の
実施例では、プラズマＣＶＤの堆積条件のうち、第１の
実施例の圧力条件の変化と第２の実施例の水素流量条件
の変化を組み合わせることにより、アモルファスシリコ
ン膜の端部でのテーパ角をより大きくすることができる
とともにデポジションレートを上げることができる。
０ｓｃｃｍ、ＲＦパワー１００Ｗである。その他の工程
は第１の実施例と同様の薄膜トランジスタの製造工程で
行い、パターン形成されたアモルファスシリコン膜４の
断面形状は図１の実施例と同様テーパ状となる。第３の
実施例では、プラズマＣＶＤの堆積条件のうち、第１の
実施例の圧力条件の変化と第２の実施例の水素流量条件
の変化を組み合わせることにより、アモルファスシリコ
ン膜の端部でのテーパ角をより大きくすることができる
とともにデポジションレートを上げることができる。
【００３２】なお、第３の実施例のポリシリコンの成膜
条件を用いてチャネル保護膜型の薄膜トランジスタを形
成することもできる。また、以上の実施例では成膜条件
を３段階に変化させてアモルファスシリコン膜を形成し
ていたが、成膜条件を２段階または４段階以上に変化さ
せて成膜することもできる。さらに、成膜条件を連続的
に変化させることもできる。また、本発明はアモルファ
スシリコンを用いた薄膜トランジスタばかりでなく多結
晶ないし微結晶シリコンを用いた薄膜トランジスタにも
適用が可能なものである。
条件を用いてチャネル保護膜型の薄膜トランジスタを形
成することもできる。また、以上の実施例では成膜条件
を３段階に変化させてアモルファスシリコン膜を形成し
ていたが、成膜条件を２段階または４段階以上に変化さ
せて成膜することもできる。さらに、成膜条件を連続的
に変化させることもできる。また、本発明はアモルファ
スシリコンを用いた薄膜トランジスタばかりでなく多結
晶ないし微結晶シリコンを用いた薄膜トランジスタにも
適用が可能なものである。
【００３３】
【発明の効果】以上説明したように、本発明による薄膜
トランジスタおよびその製造方法は、ＣＶＤ法によりチ
ャネル層を構成する半導体層を堆積するに際し、成膜条
件を段階的または連続的に変化させて、半導体層内の欠
陥の密度を上層に行くほど高くなるようにしたものであ
るので、半導体層のドライエッチング時には上層程エッ
チングレートが高くなり、その結果パターン端部をテー
パ状に形成することが可能になる。したがって、本発明
によれば、半導体層上に形成されるソース電極、ドレイ
ン電極の段差被覆性を改善することが可能になり、ソー
ス電極やドレイン電極の段差によるくびれや膜厚不足を
防止することができるようになる。そのため、電極配線
の断線確率を著しく低減させ電極配線の信頼性を向上さ
せることが可能になる。
トランジスタおよびその製造方法は、ＣＶＤ法によりチ
ャネル層を構成する半導体層を堆積するに際し、成膜条
件を段階的または連続的に変化させて、半導体層内の欠
陥の密度を上層に行くほど高くなるようにしたものであ
るので、半導体層のドライエッチング時には上層程エッ
チングレートが高くなり、その結果パターン端部をテー
パ状に形成することが可能になる。したがって、本発明
によれば、半導体層上に形成されるソース電極、ドレイ
ン電極の段差被覆性を改善することが可能になり、ソー
ス電極やドレイン電極の段差によるくびれや膜厚不足を
防止することができるようになる。そのため、電極配線
の断線確率を著しく低減させ電極配線の信頼性を向上さ
せることが可能になる。
【００３４】また、本発明によれば、半導体層の下層部
分には異方性の高いエッチングが行われるため、フォト
レジスト膜のパターンにしたがった精度の高い加工が可
能である。また、本発明の製造方法は、単に成膜条件の
設定変更を行うことによって実施可能なものであるた
め、特別の工程の追加を伴うことなく上記の効果を得る
ことができる。
分には異方性の高いエッチングが行われるため、フォト
レジスト膜のパターンにしたがった精度の高い加工が可
能である。また、本発明の製造方法は、単に成膜条件の
設定変更を行うことによって実施可能なものであるた
め、特別の工程の追加を伴うことなく上記の効果を得る
ことができる。
【図１】本発明の第１の実施例の薄膜トランジスタの製
造方法を示す工程順断面図。
造方法を示す工程順断面図。
【図２】アモルファスシリコン膜の成長圧力と、エッチ
ングレートおよびデポジションレートとの関係を示すグ
ラフ。
ングレートおよびデポジションレートとの関係を示すグ
ラフ。
【図３】アモルファスシリコン膜中の欠陥密度と、エッ
チングレートおよびテーパ角との関係を示すグラフ。
チングレートおよびテーパ角との関係を示すグラフ。
【図４】本発明の第２の実施例の薄膜トランジスタの製
造方法を示す工程順断面図。
造方法を示す工程順断面図。
【図５】アモルファスシリコン成膜時のＨ2 流量と、エ
ッチングレートおよびデポジションレートとの関係を示
すグラフ。
ッチングレートおよびデポジションレートとの関係を示
すグラフ。
【図６】従来の一般的な薄膜トランジスタの製造方法を
示す工程順断面図。
示す工程順断面図。
【図７】段差被覆性を改善した従来の薄膜トランジスタ
の製造方法を示す工程順断面図。
の製造方法を示す工程順断面図。
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ アモルファスシリコン膜 ４ａ 第１のアモルファスシリコン膜 ４ｂ 第２のアモルファスシリコン膜 ４ｃ 第３のアモルファスシリコン膜 ５ ｎ+ 型アモルファスシリコン膜 ６、６ａ、６ｂ、６ｃ フォトレジスト膜 ７ ソース電極 ８ ドレイン電極 ９ チャネル保護膜
Claims (6)
- 【請求項１】 絶縁基板上に所定のパターンに形成され
たゲート電極と、前記ゲート電極上を覆うゲート絶縁膜
と、前記ゲート絶縁膜上に島状に形成されたアンドープ
または低不純物ドープの半導体層と、前記半導体層上に
選択的に形成された一対のｎ+ 型半導体層と、前記ｎ+
型半導体層と接触するソース電極およびドレイン電極と
を有する薄膜トランジスタにおいて、前記アンドープま
たは低不純物ドープの半導体層は上層に向かって段階的
にまたは連続的に欠陥密度が高くなっており、かつ、前
記アンドープまたは低不純物ドープの半導体層の端部は
順テーパ状にまたはラウンドに加工されていることを特
徴とする薄膜トランジスタ。 - 【請求項２】 前記アンドープまたは低不純物ドープの
半導体層、および、前記ｎ+ 型半導体層が、アモルファ
スシリコンにより形成されていることを特徴とする請求
項１記載の薄膜トランジスタ。 - 【請求項３】 （１）絶縁基板上にゲート電極を形成す
る工程と、 （２）前記ゲート電極を覆うように前記絶縁基板上にゲ
ート絶縁膜を堆積する工程と、 （３）前記ゲート絶縁膜上にＣＶＤ法によりノンドープ
または低不純物ドープの半導体層を堆積する工程と、 （４）前記半導体層を選択的にエッチング除去して島状
に加工する工程と、 （５）島状に加工された半導体層に電気的に接続された
ソース電極およびドレイン電極を形成する工程と、 を有する薄膜トランジスタの製造方法において、前記第
（３）の工程においては、続く前記第（４）の工程にお
けるエッチングでのエッチングレートが上方に行くほど
高くなるように、前記半導体層の成膜条件を段階的また
は連続的に変化させることを特徴とする薄膜トランジス
タの製造方法。 - 【請求項４】 前記第（３）の工程が、プラズマＣＶＤ
法によるアモルファスシリコンの堆積工程であり、か
つ、その段階的または連続的に変化する成膜条件が圧力
および／または添加物用ガスの流量であることを特徴と
する請求項３記載の薄膜トランジスタの製造方法。 - 【請求項５】 前記第（３）の工程の工程に続けて高濃
度に不純物のドープされたｎ+ 型半導体層が堆積され、
該ｎ+ 型半導体層は前記第（４）の工程において下層の
半導体層とともにパターニングされ、前記第（５）の工
程の後少なくともソース電極とドレイン電極間の部分が
エッチング除去されることを特徴とする請求項３記載の
薄膜トランジスタの製造方法。 - 【請求項６】 前記第（３）の工程の工程の後に、該第
（３）の工程において堆積された半導体層のバックゲー
ト部にチャネル保護膜を形成し、該チャネル保護膜およ
び前記半導体層を覆う、ｎ型不純物が高濃度にドープさ
れたｎ+ 型半導体層を堆積する工程が挿入され、該ｎ+
型半導体層は前記第（４）の工程において下層の半導体
層とともにパターニングされ、前記第（５）の工程の後
少なくともソース電極とドレイン電極間の部分がエッチ
ング除去されることを特徴とする請求項３記載の薄膜ト
ランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149739A JP2661594B2 (ja) | 1995-05-25 | 1995-05-25 | 薄膜トランジスタおよびその製造方法 |
| US08/651,149 US5825050A (en) | 1995-05-25 | 1996-05-21 | Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof |
| TW085106178A TW301059B (ja) | 1995-05-25 | 1996-05-24 | |
| KR1019960017885A KR100212609B1 (ko) | 1995-05-25 | 1996-05-25 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149739A JP2661594B2 (ja) | 1995-05-25 | 1995-05-25 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321623A JPH08321623A (ja) | 1996-12-03 |
| JP2661594B2 true JP2661594B2 (ja) | 1997-10-08 |
Family
ID=15481743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149739A Expired - Lifetime JP2661594B2 (ja) | 1995-05-25 | 1995-05-25 | 薄膜トランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5825050A (ja) |
| JP (1) | JP2661594B2 (ja) |
| KR (1) | KR100212609B1 (ja) |
| TW (1) | TW301059B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680223B1 (en) * | 1997-09-23 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| US6013930A (en) | 1997-09-24 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having laminated source and drain regions and method for producing the same |
| US6218219B1 (en) * | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2000216274A (ja) * | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100473997B1 (ko) * | 2000-10-06 | 2005-03-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 제조방법 |
| DE10209334A1 (de) * | 2002-03-02 | 2003-10-09 | Infineon Technologies Ag | Füllverfahren für Mulden auf einer Halbleiterscheibe |
| KR20040022289A (ko) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| TWI336921B (en) * | 2003-07-18 | 2011-02-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| KR101224377B1 (ko) * | 2006-02-17 | 2013-01-21 | 삼성디스플레이 주식회사 | 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 |
| US7754509B2 (en) * | 2006-03-29 | 2010-07-13 | Chunghua Picture Tubes, Ltd. | Manufacturing method for thin film transistor |
| TWI312579B (en) * | 2006-11-03 | 2009-07-21 | Innolux Display Corp | Thin film transistor and method for manufacuring the same |
| US8921858B2 (en) * | 2007-06-29 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9176353B2 (en) * | 2007-06-29 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8330887B2 (en) * | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US7968885B2 (en) * | 2007-08-07 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP5058909B2 (ja) * | 2007-08-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | プラズマｃｖｄ装置及び薄膜トランジスタの作製方法 |
| US8101444B2 (en) | 2007-08-17 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009071289A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US20090090915A1 (en) * | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| JP5527966B2 (ja) * | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| US8247315B2 (en) * | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| JP5411528B2 (ja) * | 2008-03-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び表示装置 |
| KR101703511B1 (ko) * | 2008-06-27 | 2017-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 |
| TWI500159B (zh) * | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| US9018109B2 (en) * | 2009-03-10 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including silicon nitride layer and manufacturing method thereof |
| WO2011056710A2 (en) * | 2009-11-03 | 2011-05-12 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| US8629445B2 (en) * | 2011-02-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic appliance |
| JP5830930B2 (ja) * | 2011-05-19 | 2015-12-09 | ソニー株式会社 | 半導体素子および電子機器 |
| US8716708B2 (en) | 2011-09-29 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103035734A (zh) | 2011-10-07 | 2013-04-10 | 元太科技工业股份有限公司 | 金属氧化物薄膜晶体管 |
| JP6152729B2 (ja) * | 2013-03-26 | 2017-06-28 | ソニー株式会社 | 撮像装置および撮像表示システム |
| KR101428697B1 (ko) * | 2013-07-11 | 2014-08-11 | 숭실대학교산학협력단 | 박막패턴 어레이 및 그 제조방법 |
| JP6326752B2 (ja) * | 2013-09-12 | 2018-05-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| CN105161503B (zh) * | 2015-09-15 | 2018-07-10 | 深圳市华星光电技术有限公司 | 非晶硅半导体tft背板结构 |
| CN113345966A (zh) * | 2020-02-18 | 2021-09-03 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2590409B1 (fr) * | 1985-11-15 | 1987-12-11 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede |
| JPH022636A (ja) * | 1988-06-16 | 1990-01-08 | Mitsubishi Electric Corp | 薄膜トランジスタアレイの製造方法 |
| JPH0344032A (ja) * | 1989-07-11 | 1991-02-25 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH03114234A (ja) * | 1989-09-28 | 1991-05-15 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
| JPH03278466A (ja) * | 1990-03-27 | 1991-12-10 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
-
1995
- 1995-05-25 JP JP7149739A patent/JP2661594B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-21 US US08/651,149 patent/US5825050A/en not_active Expired - Fee Related
- 1996-05-24 TW TW085106178A patent/TW301059B/zh active
- 1996-05-25 KR KR1019960017885A patent/KR100212609B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5825050A (en) | 1998-10-20 |
| KR100212609B1 (ko) | 1999-08-02 |
| TW301059B (ja) | 1997-03-21 |
| KR960042875A (ko) | 1996-12-21 |
| JPH08321623A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661594B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3538088B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| US6859023B2 (en) | Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device | |
| JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3719670B2 (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20040214438A1 (en) | Semiconductor processing methods | |
| JP3356748B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060094235A1 (en) | Method for fabricating gate electrode in semiconductor device | |
| JP4801942B2 (ja) | 薄膜トランジスタ搭載配線基板 | |
| KR100596802B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226767B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08274078A (ja) | エッチング方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100219416B1 (ko) | 반도체장치 제조방법 | |
| KR0179788B1 (ko) | 에스-램 셀의 제조방법 | |
| KR100540339B1 (ko) | 반도체 제조 공정에 있어서의 게이트 구조 형성 방법 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH04302435A (ja) | 薄膜トランジスタの製造方法 | |
| US6787426B2 (en) | Method for forming word line of semiconductor device | |
| JPH023242A (ja) | 半導体装置の製造方法 | |
| JPH04257228A (ja) | 多結晶シリコン・トランジスタ及びその製造方法 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 | |
| KR100329750B1 (ko) | 반도체소자제조방법 |