JP2657124B2 - Imaging system - Google Patents
Imaging systemInfo
- Publication number
- JP2657124B2 JP2657124B2 JP3064807A JP6480791A JP2657124B2 JP 2657124 B2 JP2657124 B2 JP 2657124B2 JP 3064807 A JP3064807 A JP 3064807A JP 6480791 A JP6480791 A JP 6480791A JP 2657124 B2 JP2657124 B2 JP 2657124B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- transmission line
- signal
- video
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Closed-Circuit Television Systems (AREA)
- Synchronizing For Television (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の撮像装置から得
られる映像を単一の再生画面上に表示する撮像システム
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup system for displaying images obtained from a plurality of image pickup devices on a single reproduction screen.
【0002】[0002]
【従来の技術】複数のテレビカメラが用いられる監視シ
ステム等では、各テレビカメラの映像信号を同時に再生
できるように構成される。このように複数の再生画面を
表示する方法としては、複数のテレビモニタ上に各テレ
ビカメラが捉えた映像を夫々表示する方法や、一つのテ
レビモニタ上に各映像を時分割で表示するかあるいはテ
レビモニタの画面を複数に分割して表示する方法等があ
げられる。一般の監視システムでは、複数の再生画面を
得ることは望まれるが、高い解像度は特に必要とされな
いことが多いため、一つのテレビモニタ上に複数の再生
画面を分割表示する方法が採用される傾向にある。2. Description of the Related Art In a surveillance system or the like using a plurality of television cameras, video signals from the television cameras can be simultaneously reproduced. As such a method of displaying a plurality of playback screens, a method of displaying images captured by each television camera on a plurality of television monitors, a method of displaying each image on one television monitor in a time-division manner, or There is a method of dividing the screen of the television monitor into a plurality of pieces and displaying the screen. In a general surveillance system, it is desired to obtain a plurality of playback screens, but a high resolution is not particularly required in many cases. Therefore, a method of dividing and displaying a plurality of playback screens on a single TV monitor tends to be adopted. It is in.
【0003】図6は、1台のテレビモニタ上に複数の再
生画面を表示する撮像システムの構成を示すブロック図
である。ここでは、4台のテレビカメラ1a〜1dを用
いてテレビモニタ2上に4つの再生画面を分割表示する
場合を示す。各テレビカメラ1a〜1dは、メインコン
トローラ3に並列接続されており、各テレビカメラ1a
〜1dから出力される映像信号Ya〜Ydがメインコン
トローラ3に入力される。このメインコントローラ3
は、同期信号発生回路4、画面制御回路5及びフィール
ドメモリ6を備えており、各テレビカメラ1a〜1dの
動作を所定のタイミングに同期させると共に、各映像信
号Ya〜Ydを合成して4つの映像を同一画面上に分割
表示する映像信号Ymを作成してテレビモニタ2に供給
する。FIG. 6 is a block diagram showing a configuration of an imaging system for displaying a plurality of reproduction screens on one television monitor. Here, a case is shown in which four reproduction screens are divided and displayed on the television monitor 2 using four television cameras 1a to 1d. Each of the television cameras 1a to 1d is connected in parallel to the main controller 3, and each of the television cameras 1a to 1d
To 1d are input to the main controller 3. This main controller 3
Comprises a synchronizing signal generation circuit 4, a screen control circuit 5, and a field memory 6, synchronizes the operation of each of the television cameras 1a to 1d with a predetermined timing, and synthesizes each of the video signals Ya to Yd to generate four signals. A video signal Ym for splitting and displaying a video on the same screen is created and supplied to the television monitor 2.
【0004】同期信号発生回路4は、各テレビカメラ1
a〜1dに同期信号SYを供給して各テレビカメラ1a
〜1dの動作タイミングを一致させている。一方、画面
制御回路5は、各テレビカメラ1a〜1dから得られる
映像信号Ya〜Ydを水平走査期間及び垂直走査期間で
夫々1/2に縮小し、4つの映像に対応する映像情報を
一旦フィールドメモリ6に記憶させると共に、このフィ
ールドメモリ6から所定の順序で映像情報を読み出して
映像信号Ymを作成する。即ち、映像信号Ya〜Yd
は、水平走査期間及び垂直走査期間で1画素おきにデー
タが間引かれてフィールドメモリ6に記憶され、各テレ
ビカメラ1a〜1dからの映像に対応する映像情報が水
平走査期間の1/2期間毎、垂直走査期間の1/2期間
毎に読み出されて映像信号Ymが得られる。例えば、図
7に示す如くA〜Dの4つの分割領域に画面表示をする
場合、垂直走査の前半1/2の期間において、水平走査
の前半1/2の期間に映像信号Yaに対応する映像情報
を読み出し、後半の1/2の期間に映像信号Ybに対応
する映像情報を読み出す。そして、垂直走査の後半1/
2の期間において、水平走査の前半1/2の期間に映像
信号Ycに対応する映像情報を読みだし、水平走査の後
半1/2の期間に映像信号Ydに対応する映像情報を読
み出して映像信号Ymを作成する。従って、再生画面の
A〜Dの分割領域に各テレビカメラ1a〜1dからの映
像が同時に表示される。[0004] The synchronizing signal generation circuit 4
a to 1d to supply a synchronization signal SY to each of the television cameras 1a.
-1d are matched. On the other hand, the screen control circuit 5 reduces the video signals Ya to Yd obtained from each of the television cameras 1a to 1d to で each in the horizontal scanning period and the vertical scanning period, and temporarily stores the video information corresponding to the four videos in the field. The video information is read out from the field memory 6 in a predetermined order while being stored in the memory 6 to generate a video signal Ym. That is, the video signals Ya to Yd
In the horizontal scanning period and the vertical scanning period, data is thinned out every other pixel and stored in the field memory 6, and video information corresponding to the video from each of the television cameras 1a to 1d is 1 / of the horizontal scanning period. Each time, every half period of the vertical scanning period, the video signal Ym is obtained. For example, when a screen is displayed in four divided areas A to D as shown in FIG. 7, in the first half period of the vertical scanning, the image corresponding to the video signal Ya in the first half period of the horizontal scanning. The information is read, and the video information corresponding to the video signal Yb is read in the latter half period. And the latter half of vertical scanning 1 /
In the second period, the video information corresponding to the video signal Yc is read out during the first half of the horizontal scanning, and the video information corresponding to the video signal Yd is read out during the second half of the horizontal scanning. Create Ym. Therefore, images from the television cameras 1a to 1d are simultaneously displayed in the divided areas A to D on the playback screen.
【0005】ところで、上述の如き撮像システムを構成
する場合、少なくとも4画面分の映像情報を記憶できる
フィールドメモリ6や、このフィールドメモリ6に映像
情報を記憶する一方でフィールドメモリ6から映像情報
を読み出して合成する画面制御回路5等の大規模な回路
構成が必要となるため、コスト高を招くことになる。そ
こで、複数の映像を得る撮像システムのコストを低減さ
せる方法として、本出願人は、特願平1−337358
号を提案している。By the way, when the imaging system as described above is configured, a field memory 6 capable of storing video information of at least four screens, and video information is read from the field memory 6 while video information is stored in the field memory 6. Therefore, a large-scale circuit configuration such as the screen control circuit 5 for performing the synthesis is required, which leads to an increase in cost. Therefore, as a method of reducing the cost of an imaging system for obtaining a plurality of images, the present applicant has disclosed Japanese Patent Application No. Hei.
No. has been proposed.
【0006】図8は、接続を簡略化した撮像システムの
構成を示すブロック図である。ここでは、図7と同様に
4台のテレビカメラを用いる場合を説明するが、図面の
簡略化のため、同一構成のカメラについて一部図面を省
略してある。各テレビカメラの動作の基準となるテレビ
カメラ10は、同期信号SYを発生する同期信号発生回
路11及びその同期信号SYを受けて動作する撮像ユニ
ット12からなり、同期信号SYに従う映像信号Y0を
出力する。同期信号発生回路11は、カウンタ及びデコ
ーダで構成され、一定周期のクロックを分周することで
水平走査周期及び水平走査周期の各成分を含む同期信号
SYを作成し、撮像ユニット12に供給する。撮像ユニ
ット12では、同期信号SYの各成分に応じて撮像素子
の走査タイミングが設定され、この撮像素子の出力に対
して所定のフォーマット処理が施されて映像信号Y0と
して出力される。また、撮像ユニット12に搭載される
撮像素子は、撮像領域の画素数が通常の1/4、即ち水
平及び垂直画素数が1/2に設定されており、その出力
が水平走査期間及び垂直走査期間においてそれぞれ1/
2の期間で完了するように構成されている。FIG. 8 is a block diagram showing a configuration of an imaging system in which connections are simplified. Here, a case in which four television cameras are used as in FIG. 7 will be described. However, for simplification of the drawing, some of the cameras having the same configuration are omitted from the drawing. A television camera 10 serving as a reference for the operation of each television camera includes a synchronization signal generation circuit 11 that generates a synchronization signal SY and an imaging unit 12 that operates upon receiving the synchronization signal SY, and outputs a video signal Y0 according to the synchronization signal SY. I do. The synchronization signal generation circuit 11 is composed of a counter and a decoder. The synchronization signal generation circuit 11 generates a horizontal scanning cycle and a synchronization signal SY including each component of the horizontal scanning cycle by dividing a clock of a fixed cycle, and supplies the synchronization signal SY to the imaging unit 12. In the imaging unit 12, the scanning timing of the imaging device is set in accordance with each component of the synchronization signal SY, the output of the imaging device is subjected to a predetermined format process, and is output as a video signal Y0. The number of pixels of the imaging area of the imaging element mounted on the imaging unit 12 is set to の of the normal number, that is, the number of horizontal and vertical pixels is set to 、. 1 /
It is configured to be completed in two periods.
【0007】一方、テレビカメラ10の出力に対して直
列に接続される3台のテレビカメラ20a〜20cは、
入力される映像信号Y0から同期信号SYを検波する同
期分離回路21、分離された同期信号SYのタイミング
を各テレビカメラ20a〜20c独自のタイミングに変
更するタイミング変更回路22、タイミングが変更され
た同期信号SYa〜SYcを受けて動作する撮像ユニッ
ト23及び撮像ユニット23から出力される映像信号Y
a〜Ycを映像信号Y0に順次足し込む信号合成回路2
4からなり、テレビカメラ10に同期することにより、
映像信号Y0に同期する映像信号Ya〜Ycをそれぞれ
出力する。各テレビカメラ20a〜20cの撮像ユニッ
ト23から出力される各映像信号Ya〜Ycは、水平走
査及び垂直走査のタイミングが一致しているため、それ
ぞれの各映像信号Ya〜Ycのタイミングを変更するこ
となく合成することができる。各撮像ユニット23は、
テレビカメラ10の撮像ユニット12と同様に撮像領域
の画素数が1/4の撮像素子が用いられており、水平走
査期間及び垂直走査期間の1/2の期間に映像成分が重
畳された各映像信号Ya〜Ycを出力することになる。
映像成分が重畳される期間は、タイミング変更回路22
により各テレビカメラ20a〜20c毎に重なり合うこ
とがないように設定される。従って、合成回路24によ
り映像信号Y0に各映像信号Ya〜Ycを順次足し込む
ことで、図6の撮像システムのメインコントローラ3か
ら得られるような、4台のテレビカメラ10、20a〜
20cからの映像を分割表示する映像信号Ymが得ら
れ、この映像信号Ymがモニタ2に供給される。On the other hand, three television cameras 20a to 20c connected in series to the output of the television camera 10
A synchronization separation circuit 21 for detecting a synchronization signal SY from an input video signal Y0, a timing change circuit 22 for changing the timing of the separated synchronization signal SY to a timing unique to each of the television cameras 20a to 20c, and a synchronization whose timing has been changed. The imaging unit 23 that operates in response to the signals SYa to SYc and the video signal Y output from the imaging unit 23
a signal combining circuit 2 for sequentially adding a to Yc to the video signal Y0
4 and by synchronizing with the TV camera 10,
The video signals Ya to Yc synchronized with the video signal Y0 are output. Since the video signals Ya to Yc output from the imaging unit 23 of each of the television cameras 20a to 20c have the same horizontal scanning timing and vertical scanning timing, the timing of each video signal Ya to Yc should be changed. It can be synthesized without any. Each imaging unit 23
As in the image pickup unit 12 of the television camera 10, an image pickup device in which the number of pixels in the image pickup area is 1/4 is used, and each image in which a video component is superimposed in a half of the horizontal scanning period and the vertical scanning period is used. The signals Ya to Yc are output.
During the period in which the video component is superimposed, the timing change circuit 22
Is set so as not to overlap each of the television cameras 20a to 20c. Accordingly, by sequentially adding each of the video signals Ya to Yc to the video signal Y0 by the combining circuit 24, the four television cameras 10, 20a to 4a, as obtained from the main controller 3 of the imaging system in FIG.
A video signal Ym for dividing and displaying the video from 20c is obtained, and this video signal Ym is supplied to the monitor 2.
【0008】[0008]
【発明が解決しようとする課題】上述のような撮像シス
テムの場合、各テレビカメラ20a〜20cには、電源
30から電力がそれぞれ供給されることになるが、複数
のテレビカメラ20a〜20cを接続する通信ラインに
加えて電力ラインが必要になるため、各テレビカメラ1
0、20a〜20cの接続が繁雑になるといった問題が
生じる。特に、接続されるテレビカメラの数が多くなる
と、通信ライン及び電力ラインが共に長くなり、各テレ
ビカメラ20a〜20cの回路構成の簡略化によるコス
ト削減の効果を十分に生かすことができない。In the above-described image pickup system, power is supplied from the power supply 30 to each of the television cameras 20a to 20c, but a plurality of television cameras 20a to 20c are connected. Power line in addition to the communication line
There is a problem that the connection of 0, 20a to 20c becomes complicated. In particular, when the number of connected television cameras increases, both the communication line and the power line become longer, and the effect of cost reduction by simplifying the circuit configuration of each of the television cameras 20a to 20c cannot be fully utilized.
【0009】また、各テレビカメラ20a〜20cに電
力源を内蔵させれば電力ラインを削減することはできる
が、各テレビカメラ20a〜20cの回路規模が大きく
なりテレビカメラ20a〜20c自体のコストが増大す
るため、複数のテレビカメラを用いる撮像システムに採
用することは、好ましくない。そこで本発明は、複数の
テレビカメラの接続を簡略化して撮像システムのコスト
を削減することを目的とする。Although the power lines can be reduced by incorporating a power source in each of the television cameras 20a to 20c, the circuit scale of each of the television cameras 20a to 20c becomes large and the cost of the television cameras 20a to 20c itself becomes low. Because it increases, it is not preferable to adopt it for an imaging system using a plurality of television cameras. Accordingly, an object of the present invention is to simplify connection of a plurality of television cameras and reduce the cost of an imaging system.
【0010】[0010]
【課題を解決するための手段】そこで本発明は上述の課
題を解決するために成されたもので、その特徴とすると
ころは、映像信号及び同期信号が伝送される伝送ライン
により複数の撮像装置を接続し、各撮像装置から出力さ
れる映像信号を合成することで、再生画面上に各撮像装
置で得られる映像を分割表示する撮像システムにおい
て、上記伝送ラインにインピーダンス変換回路を介して
所定の電圧を与える電力供給手段と、上記伝送ラインに
テレビジョンフォーマットの同期信号を与える同期信号
供給手段と、を備え、上記撮像装置は、上記伝送ライン
の電力供給側からリップル除去回路を介して電力を得た
後、上記伝送ラインの他方の側に再びインピーダンス変
換回路を介して所定の電圧を重畳すると共に、上記伝送
ラインの同期信号供給側から上記同期信号を得て撮像素
子の走査タイミングを設定し、この同期信号を上記伝送
ラインの他方の側に重畳し、且つ上記撮像素子から得ら
れる映像信号を上記伝送ラインに送出することにある。SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems, and is characterized in that a plurality of imaging devices are provided by a transmission line through which a video signal and a synchronization signal are transmitted. In an imaging system that splits and displays a video obtained by each imaging device on a playback screen by synthesizing video signals output from each imaging device, a predetermined signal is transmitted to the transmission line via an impedance conversion circuit. Power supply means for applying a voltage, and synchronization signal supply means for supplying a synchronization signal of a television format to the transmission line, wherein the imaging apparatus supplies power from a power supply side of the transmission line via a ripple removal circuit. After that, a predetermined voltage is again superimposed on the other side of the transmission line via the impedance conversion circuit, and a synchronization signal of the transmission line is supplied. Side to set the scanning timing of the image sensor by obtaining the synchronizing signal, superimpose the synchronizing signal on the other side of the transmission line, and send the video signal obtained from the image sensor to the transmission line. is there.
【0011】[0011]
【作用】本発明によれば、各撮像装置に電力を供給する
ための直流電圧をインピーダンス変換回路を介して伝送
ラインに与えることで、高周波成分に対する伝送ライン
のインピーダンスが高いままに保たれることになり、伝
送ラインに直流電圧と高周波の映像信号及び同期信号を
重畳することができる。このため、単一の伝送ラインに
より複数の撮像装置に電力と同期信号とが供給される。According to the present invention, the DC voltage for supplying power to each imaging device is applied to the transmission line via the impedance conversion circuit, whereby the impedance of the transmission line with respect to the high frequency component is kept high. Thus, a DC voltage, a high-frequency video signal and a synchronization signal can be superimposed on the transmission line. Therefore, a single transmission line supplies power and a synchronization signal to a plurality of imaging devices.
【0012】[0012]
【実施例】図1は、本発明の撮像システムの構成を示す
ブロック図である。ここでは、4台のテレビカメラを接
続して4分割の映像を得る場合を説明するが、図面の簡
略化のため、同一構成のカメラについて一部図面を省略
してある。動作の基準となるテレビカメラ40は、同期
信号SYを発生する同期信号発生回路41、同期信号S
Yを受けて動作する撮像ユニット42、伝送ラインL0
の高周波成分を除去して直流電圧VDを得るリップル除
去回路43及び撮像ユニット42の各部に電力を供給す
るレギュレータ回路44からなり、同期信号SYを含む
映像信号Y0を出力する。同期信号SYは、水平走査周
期及び垂直走査周期の各成分を有し、撮像ユニット42
の撮像素子の水平及び垂直の走査タイミングを決定す
る。撮像ユニット42から出力される映像信号Y0は、
同期信号SYに従うフォーマットを有しており、直流成
分を遮断するコンデンサ45を介して伝送ラインL0に
出力される。伝送ラインL0には、映像信号Y0の他に
テレビカメラ40を駆動するのに十分な直流電圧VDが
重畳されており、この直流電圧VDがリップル除去回路
43により取り出されてレギュレータ回路44に与えら
れる。レギュレータ回路44は、リップル除去回路43
から与えられる直流電圧VDを各部に必要な各種の電圧
に変換するもので、所定のレベルの各電圧を撮像ユニッ
ト42及び同期信号発生回路41に供給する。FIG. 1 is a block diagram showing the configuration of an imaging system according to the present invention. Here, a case will be described in which four television cameras are connected to obtain a four-divided video, but for simplification of the drawings, some of the cameras having the same configuration are omitted from the drawings. The television camera 40 serving as a reference for operation includes a synchronization signal generation circuit 41 for generating a synchronization signal SY, a synchronization signal S
The imaging unit 42 that operates in response to Y, the transmission line L0
And a regulator circuit 44 for supplying power to each unit of the imaging unit 42, and outputs a video signal Y0 including a synchronization signal SY. The synchronization signal SY has components of a horizontal scanning cycle and a vertical scanning cycle, and the imaging unit 42
Horizontal and vertical scanning timings of the image sensor are determined. The video signal Y0 output from the imaging unit 42 is
It has a format according to the synchronization signal SY, and is output to the transmission line L0 via a capacitor 45 that blocks a DC component. A DC voltage VD sufficient to drive the television camera 40 is superimposed on the transmission line L0 in addition to the video signal Y0, and the DC voltage VD is extracted by the ripple removing circuit 43 and supplied to the regulator circuit 44. . The regulator circuit 44 includes a ripple removal circuit 43
Converts the DC voltage VD given by the controller into various voltages necessary for each unit, and supplies each voltage at a predetermined level to the imaging unit 42 and the synchronization signal generation circuit 41.
【0013】一方、テレビカメラ40に対して伝送ライ
ンL0〜L3により直列に接続される3台のテレビカメ
ラ50a〜50cは、それぞれ、伝送ラインL1〜L3
から同期信号SYを受けて動作する撮像ユニット51、
伝送ラインL1〜L3の高周波成分を除去して直流電圧
VDを得るリップル除去回路52、撮像ユニット42の
各部に電力を供給するレギュレータ回路53及び伝送ラ
インL0〜L2に直流電圧VDを重畳するインピーダン
ス変換回路54で構成され、映像信号Y0に同期した映
像信号Ya〜Ycを順次重畳して伝送ラインL1〜L3
に出力する。ここで、リップル除去回路52及びレギュ
レータ回路53は、テレビカメラ40のものと同一であ
り、リップル除去回路52により伝送ラインL1〜L3
から取り出された直流電圧VDがレギュレータ回路53
に入力され、レギュレータ回路53から所定のレベルの
電圧が撮像ユニット51に供給される。また、撮像ユニ
ット51には、直流成分を遮断するコンデンサ55を介
して伝送ラインL0〜L2から映像信号Y0が入力さ
れ、この映像信号Y0から分離される同期信号SYに従
って撮像素子の走査タイミングが設定される。そして、
撮像ユニット51から出力される映像信号Ya〜Yc
は、映像信号Y0と同様にして直流成分遮断用のコンデ
ンサ56を介して伝送ラインL1〜L3に出力される。
従って、テレビカメラ40の電源供給側の伝送ラインL
0には、テレビカメラ40で得られた映像信号Y0が重
畳され、テレビカメラ50aの電源供給側の伝送ライン
L1には、映像信号Y0にテレビカメラ50aで得られ
た映像信号Yaが足し合わされた映像信号Y1が重畳さ
れる。同様にして、テレビカメラ50b及び50cの電
源供給側の伝送ラインL2及びL3には、それぞれ、映
像信号Y1にテレビカメラ50bで得られる映像信号Y
bが足し合わされた映像信号Y2と、この映像信号Y2
にテレビカメラ50cで得られる映像信号Ycが足し合
わされた映像信号Y3とが重畳される。また、各伝送ラ
インL0〜L3に重畳される映像信号Y0〜Y3は、同
期信号発生回路41により与えられる同期信号SYに同
期しており、共通の同期信号SYを含んでいる。On the other hand, three television cameras 50a to 50c connected in series to the television camera 40 by transmission lines L0 to L3 respectively include transmission lines L1 to L3.
An imaging unit 51 that operates upon receiving a synchronization signal SY from the
A ripple elimination circuit 52 that removes high-frequency components of the transmission lines L1 to L3 to obtain a DC voltage VD, a regulator circuit 53 that supplies power to each unit of the imaging unit 42, and impedance conversion that superimposes the DC voltage VD on the transmission lines L0 to L2. The video signal Ya is synchronized with the video signal Y0.
Output to Here, the ripple elimination circuit 52 and the regulator circuit 53 are the same as those of the TV camera 40, and the transmission lines L1 to L3
DC voltage VD extracted from the regulator circuit 53
, And a voltage of a predetermined level is supplied from the regulator circuit 53 to the imaging unit 51. Further, the image signal Y0 is input from the transmission lines L0 to L2 to the image pickup unit 51 via a capacitor 55 that cuts off a DC component, and the scan timing of the image pickup element is set in accordance with a synchronization signal SY separated from the image signal Y0. Is done. And
Video signals Ya to Yc output from the imaging unit 51
Are output to the transmission lines L1 to L3 via the DC component blocking capacitor 56 in the same manner as the video signal Y0.
Therefore, the transmission line L on the power supply side of the television camera 40
0 is superimposed on the video signal Y0 obtained by the television camera 40, and the transmission signal L1 on the power supply side of the television camera 50a is added to the video signal Y0 by the video signal Ya obtained by the television camera 50a. The video signal Y1 is superimposed. Similarly, the transmission lines L2 and L3 on the power supply side of the television cameras 50b and 50c respectively add the video signal Y1 obtained by the television camera 50b to the video signal Y1.
b plus the video signal Y2 and the video signal Y2
Is superimposed on the video signal Y3 obtained by adding the video signal Yc obtained by the television camera 50c. The video signals Y0 to Y3 superimposed on the transmission lines L0 to L3 are synchronized with the synchronization signal SY provided by the synchronization signal generation circuit 41 and include the common synchronization signal SY.
【0014】伝送ラインL0〜L3に直流電圧を重畳す
ることにより各テレビカメラ40、50a〜50cに電
力を供給する電力供給部60は、例えば一般の交流電源
から一定の直流電圧を得る電源回路61及び伝送ライン
L3に電源回路61からの直流電圧VDを重畳するイン
ピーダンス変換回路62で構成され、さらに伝送ライン
L3の映像信号Y3を受ける信号処理回路63が設けら
れている。インピーダンス変換回路62は、上述の各テ
レビカメラ40、50a〜50cのものと同一であり、
インピーダンスを低下させることなく伝送ラインL3に
直流電圧を重畳するように構成される。そして、伝送ラ
インL3からコンデンサ64を介して映像信号Y3が入
力される信号処理回路63は、映像信号Y3に対してレ
ベルクランプ、増幅等の信号処理を施し、再生画面上に
各テレビカメラ40、50a〜50cからの映像を分割
表示する映像信号Ymをテレビモニタ2に供給する。A power supply unit 60 for supplying power to each of the television cameras 40 and 50a to 50c by superimposing a DC voltage on the transmission lines L0 to L3 is provided with a power supply circuit 61 for obtaining a constant DC voltage from a general AC power supply, for example. And a signal processing circuit 63 for receiving a video signal Y3 of the transmission line L3. The impedance conversion circuit 62 superimposes the DC voltage VD from the power supply circuit 61 on the transmission line L3. The impedance conversion circuit 62 is the same as that of each of the television cameras 40 and 50a to 50c described above,
It is configured to superimpose a DC voltage on the transmission line L3 without lowering the impedance. Then, the signal processing circuit 63 to which the video signal Y3 is input from the transmission line L3 via the capacitor 64 performs signal processing such as level clamp and amplification on the video signal Y3, and displays each TV camera 40, The video signal Ym for dividing and displaying the video from 50a to 50c is supplied to the television monitor 2.
【0015】図2は、各テレビカメラ50a〜50cの
撮像ユニット51の構成を示すブロック図である。この
図では、テレビカメラ50aの撮像ユニット51を例に
して示してあるが、撮像ユニット51の回路構成は、各
テレビカメラ50a〜50cとも同一である。伝送ライ
ンL0から入力される映像信号Y0は、例えば、図3に
示すように各垂直走査期間(1V)の前半の期間にのみ
映像成分が重畳されており、この映像信号Y0が同期分
離回路71に入力される。同期分離回路71は、映像信
号Y0の映像成分を除去することにより同期成分のみと
なった映像信号Y0、即ち同期信号SYをタイミング発
生回路72に入力する。同期分離回路71における映像
成分の除去は、例えば、映像信号Y0の基準レベルをV
1にクランプした後、映像信号Y0を同期信号SYのタ
イミングパルスの波高値より低いレベルV2と比較し、
その比較結果を同期信号SYとして出力するようにして
実現できる。タイミング発生回路72は、水平走査周期
及び垂直走査周期の各成分を含む同期信号SYから水平
成分と垂直成分とを分離し、水平同期信号等の水平走査
周期のタイミング信号と垂垂同期信号等の垂直走査周期
のタイミング信号とをタイミング変更回路73に入力す
る。タイミング変更回路73は、CCD固体撮像素子7
4の出力タイミングを制御することにより、各テレビカ
メラ40、50a〜50cからの映像信号Y0、Ya〜
Ycの映像成分が互いに重なり合わないようにするもの
で、各テレビカメラ50a〜50cで撮像素子74の走
査タイミングが水平走査及び垂直走査のそれぞれで1/
2周期毎異なるように設定される。テレビカメラ50a
では、垂直走査のタイミングが1/2周期遅らされた同
期信号SYaが駆動クロック発生回路75に入力され
る。従って、駆動クロック発生回路75は、撮像素子7
4を1/2垂直走査期間遅れたタイミングで駆動し、撮
像素子74より垂直走査期間の後半に映像成分を出力さ
せる。この撮像素子74の出力は、同期信号SYに従っ
て動作する信号処理回路76において、サンプルホール
ド、レベル補正等の信号処理が施された後、図3に示す
ような映像信号Yaとして信号合成回路77に入力され
る。そして、垂直走査期間の前半に映像成分が重畳され
た映像信号Y0と後半に映像成分が重畳された映像信号
Yaとが、信号合成回路77で合成され、映像信号Y1
が伝送ラインL1に出力される。この映像信号Y1は、
垂直走査期間において均等に映像成分が重畳されている
が、水平走査期間では、前半の期間にのみ映像成分が重
畳されることになる。ここで、映像成分が重畳されてい
ない水平走査期間の後半については、テレビカメラ50
aの次段に接続されるテレビカメラ50b及び50cか
らの映像信号Yb及びYcの映像成分を重畳する期間で
ある。従って、各テレビカメラ50a〜50cにおいて
映像信号Y0に映像信号Ya〜Ycが順次重畳された映
像信号Ymは、水平走査期間及び垂直走査期間が2分割
され、それぞれの期間にテレビカメラ40、50a〜5
0cからの映像信号Y0、Ya〜Ycの映像成分が重畳
されており、モニタ2の画面上に4分割した映像を表示
する。FIG. 2 is a block diagram showing the configuration of the imaging unit 51 of each of the television cameras 50a to 50c. In this figure, the imaging unit 51 of the television camera 50a is shown as an example, but the circuit configuration of the imaging unit 51 is the same for each of the television cameras 50a to 50c. The video signal Y0 input from the transmission line L0 has, for example, a video component superimposed only in the first half of each vertical scanning period (1V) as shown in FIG. Is input to The synchronization separation circuit 71 inputs the video signal Y0, which has only the synchronization component by removing the video component of the video signal Y0, that is, the synchronization signal SY, to the timing generation circuit 72. The removal of the video component in the sync separation circuit 71 is performed, for example, by setting the reference level of the video signal Y0 to V
After clamping to 1, the video signal Y0 is compared with the level V2 lower than the peak value of the timing pulse of the synchronization signal SY,
This can be realized by outputting the comparison result as a synchronization signal SY. The timing generation circuit 72 separates a horizontal component and a vertical component from a synchronization signal SY including each component of a horizontal scanning period and a vertical scanning period, and outputs a timing signal of a horizontal scanning period such as a horizontal synchronization signal and a vertical synchronization signal. The timing signal of the vertical scanning cycle is input to the timing change circuit 73. The timing change circuit 73 includes the CCD solid-state imaging device 7.
4 to control the output timing of the video signals Y0, Ya to Ya from the respective television cameras 40, 50a to 50c.
This is to prevent the video components of Yc from overlapping each other, and the scanning timing of the image sensor 74 in each of the television cameras 50a to 50c is 1 / H in each of horizontal scanning and vertical scanning.
It is set to be different every two cycles. TV camera 50a
Then, the synchronization signal SYa whose vertical scanning timing is delayed by 周期 cycle is input to the drive clock generation circuit 75. Therefore, the driving clock generation circuit 75
4 is driven at a timing delayed by 1 / vertical scanning period, and the image sensor 74 outputs a video component in the latter half of the vertical scanning period. The output of the image pickup device 74 is subjected to signal processing such as sample hold and level correction in a signal processing circuit 76 operating in accordance with the synchronization signal SY, and then, as a video signal Ya as shown in FIG. Is entered. Then, the video signal Y0 in which the video component is superimposed in the first half of the vertical scanning period and the video signal Ya in which the video component is superimposed in the second half are synthesized by the signal synthesis circuit 77, and the video signal Y1
Is output to the transmission line L1. This video signal Y1 is
Although the video components are evenly superimposed in the vertical scanning period, the video components are superimposed only in the first half of the horizontal scanning period. Here, in the latter half of the horizontal scanning period in which no video component is superimposed, the TV camera 50
This is a period during which the video components of the video signals Yb and Yc from the television cameras 50b and 50c connected to the next stage of a are superimposed. Therefore, the video signal Ym in which the video signals Ya to Yc are sequentially superimposed on the video signal Y0 in each of the television cameras 50a to 50c is divided into a horizontal scanning period and a vertical scanning period, and the television cameras 40, 50a to 50c are respectively divided into the respective periods. 5
The video components of video signals Y0 and Ya to Yc from 0c are superimposed, and a four-divided video is displayed on the screen of the monitor 2.
【0016】図4は、インピーダンス変換回路54、6
2の回路構成の一例を示す回路図である。電源回路61
からの直流電圧VDを受ける入力端子には、コンデンサ
C1及びコイルHが接続され、このコイルHに抵抗R
1、pnpトランジスタT1のエミッタ及びnpnトラ
ンジスタT2のコレクタが接続される。抵抗R1には、
npnトランジスタT3のベース、抵抗R2及びコンデ
ンサC2が接続され、そしてpnpトランジスタT1の
ベースがpnpトランジスタT4のエミッタに接続され
る。pnpトランジスタT4のベースは、npnトラン
ジスタT3のコレクタ及びコンデンサC3に接続され、
コレクタは、pnpトランジスタT1のコレクタに接続
されて直流電圧VDを出力する。npnトランジスタT
2及びT3のエミッタには、抵抗R3が接続され、np
nトランジスタT2のベースには、出力側に抵抗R4が
接続され、さらに抵抗R5及びコンデンサC4が接続さ
れる。また出力側には、接地点との間にコンデンサC5
及び抵抗R6が直列に接続され、コンデンサC5と抵抗
R6との接続点より出力側の高周波成分、即ち伝送ライ
ンL0〜L3に重畳される映像信号Y0、Ya〜Ycが
出力される。伝送ラインL0〜L3に重畳される高周波
成分は、pnpトランジスタT1、T4により遮断さ
れ、従って、出力側のインピーダンスが低周波成分に対
して低く、高周波成分に対して高く作用するようにな
り、電力源用の直流電圧と映像信号Y0、Ya〜Ycと
を同一の伝送ラインL0〜L3に重畳することが可能に
なる。FIG. 4 shows the impedance conversion circuits 54 and 6
2 is a circuit diagram illustrating an example of a circuit configuration of FIG. Power supply circuit 61
A capacitor C1 and a coil H are connected to an input terminal receiving the DC voltage VD from
1. The emitter of the pnp transistor T1 and the collector of the npn transistor T2 are connected. The resistor R1 has
The base of npn transistor T3, resistor R2 and capacitor C2 are connected, and the base of pnp transistor T1 is connected to the emitter of pnp transistor T4. The base of the pnp transistor T4 is connected to the collector of the npn transistor T3 and the capacitor C3,
The collector is connected to the collector of the pnp transistor T1 and outputs a DC voltage VD. npn transistor T
A resistor R3 is connected to the emitters of N2 and T3, and np
A resistor R4 is connected to the output side of the base of the n-transistor T2, and a resistor R5 and a capacitor C4 are further connected. On the output side, a capacitor C5
And the resistor R6 are connected in series, and high-frequency components on the output side from the connection point of the capacitor C5 and the resistor R6, that is, video signals Y0 and Ya to Yc superimposed on the transmission lines L0 to L3 are output. The high-frequency components superimposed on the transmission lines L0 to L3 are cut off by the pnp transistors T1 and T4. Therefore, the impedance on the output side is low for the low-frequency components and high for the high-frequency components. The source DC voltage and the video signals Y0, Ya to Yc can be superimposed on the same transmission lines L0 to L3.
【0017】図5は、リップル除去回路43、52の回
路構成の一例を示す回路図である。映像信号Y0、Ya
〜Ycが重畳された直流電圧VDが入力される入力端子
には、抵抗R11、npnトランジスタT11及びT1
2のコレクタが接続され、npnトランジスタT11の
ベースがnpnトランジスタT12のエミッタに接続さ
れると共に、npnトランジスタT11のエミッタから
直流電圧VDが出力される。npnトランジスタT11
及びT12のベース、エミッタ間には、それぞれコンデ
ンサC11、C12が接続され、さらにnpnトランジ
スタT11のエミッタとnpnトランジスタT12のベ
ースとの間にコンデンサC13が接続される。そして、
抵抗R11及びnpnトランジスタT12のベースが抵
抗R12を介して接地される。従って、入力側からの高
周波成分がnpnトランジスタT11、T12により遮
断され、出力側に直流電圧VDが出力される。また、入
力側のインピーダンスは、低周波成分に対して低く、高
周波成分に対して高く作用するため、出力側で電力が消
費された場合でも入力側の高周波成分が影響を受けるこ
とはなく、伝送ラインL0〜L3の映像信号Y0、Ya
〜Ycが保護される。FIG. 5 is a circuit diagram showing an example of the circuit configuration of the ripple elimination circuits 43 and 52. Video signal Y0, Ya
A resistor R11, npn transistors T11 and T1
2, the base of the npn transistor T11 is connected to the emitter of the npn transistor T12, and the DC voltage VD is output from the emitter of the npn transistor T11. npn transistor T11
Capacitors C11 and C12 are respectively connected between the base and the emitter of T12, and a capacitor C13 is connected between the emitter of the npn transistor T11 and the base of the npn transistor T12. And
The bases of the resistor R11 and the npn transistor T12 are grounded via the resistor R12. Therefore, the high frequency component from the input side is cut off by the npn transistors T11 and T12, and the DC voltage VD is output to the output side. Also, since the input impedance is low for low-frequency components and high for high-frequency components, even when power is consumed on the output side, the high-frequency components on the input side are not affected. Video signals Y0, Ya of lines L0 to L3
~ Yc is protected.
【0018】以上の構成によれば、伝送ラインL0〜L
3のインピーダンスが低周波成分に対して低く、高周波
成分に対して高くなるため、映像信号Y0、Ya〜Yc
が伝送される伝送ラインL0〜L3に、各テレビカメラ
40、50a〜50cを動作させるための直流電圧VD
を重畳したとしても、映像信号Y0、Ya〜Ycに影響
が及ぶことはなく、共通の伝送ラインL0〜L3により
直流電圧VDと映像信号Y0、Ya〜Ycとを伝送する
ことが可能になる。According to the above configuration, the transmission lines L0 to L
3 is low for the low frequency component and high for the high frequency component, so that the video signals Y0, Ya to Yc
A DC voltage VD for operating each of the television cameras 40, 50a to 50c is applied to transmission lines L0 to L3 through which
Is superimposed, the video signals Y0, Ya to Yc are not affected, and the DC voltage VD and the video signals Y0, Ya to Yc can be transmitted by the common transmission lines L0 to L3.
【0019】ところで、本実施例においては、同期信号
SYと直流電圧VDとを各テレビカメラ50a〜50c
の両方向から供給する場合を示したが、同期信号SYを
直流電圧VDと同一の方向から各テレビカメラ40、5
0a〜50cに供給するように構成することも可能であ
る。その場合、電力供給部60に同期信号発生回路を設
けることもでき、各テレビカメラ50a〜50cの撮像
ユニット51は、電力供給側から同期信号を受けること
になる。また、伝送ラインL0〜L3から映像信号Ym
を取り出してモニタ2に入力するための信号処理回路6
3は、特に電力供給部60に設ける必要はなく、伝送ラ
インL0〜L3の何れの部分に設けることもできる。In this embodiment, the synchronizing signal SY and the DC voltage VD are transmitted to each of the television cameras 50a to 50c.
In this case, the synchronizing signal SY is supplied from each direction from the same direction as the DC voltage VD.
It is also possible to configure to supply to 0a to 50c. In that case, a synchronization signal generation circuit can be provided in the power supply unit 60, and the imaging unit 51 of each of the television cameras 50a to 50c receives the synchronization signal from the power supply side. Also, the video signal Ym is transmitted from the transmission lines L0 to L3.
Signal processing circuit 6 for taking out and inputting it to monitor 2
3 does not need to be provided in the power supply unit 60, and may be provided in any part of the transmission lines L0 to L3.
【0020】[0020]
【発明の効果】本発明によれば、複数のテレビカメラか
らの映像信号と各テレビカメラに供給する直流電圧とを
共通の伝送ラインにより伝送することができるため、複
数のテレビカメラの接続が簡略化され、複数のテレビカ
メラを用いる撮像システムのコストの低減を図れる。ま
た、各テレビカメラについても、電力源を設ける必要が
ないため、小型軽量化が容易になり、各テレビカメラ自
体のコストを低減することができる。According to the present invention, since video signals from a plurality of television cameras and a DC voltage supplied to each television camera can be transmitted through a common transmission line, connection of the plurality of television cameras is simplified. The cost of an imaging system using a plurality of television cameras can be reduced. Also, since there is no need to provide a power source for each television camera, it is easy to reduce the size and weight, and the cost of each television camera itself can be reduced.
【図1】本発明の撮像システムの構成を示すブロック図
である。FIG. 1 is a block diagram illustrating a configuration of an imaging system according to the present invention.
【図2】撮像ユニットの構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of an imaging unit.
【図3】映像信号の波形図である。FIG. 3 is a waveform diagram of a video signal.
【図4】インピーダンス分離回路の回路図である。FIG. 4 is a circuit diagram of an impedance separation circuit.
【図5】リップル除去回路の回路図である。FIG. 5 is a circuit diagram of a ripple elimination circuit.
【図6】従来のシステムの構成を示すブロック図であ
る。FIG. 6 is a block diagram showing a configuration of a conventional system.
【図7】再生画面の構成を示す模式図である。FIG. 7 is a schematic diagram showing a configuration of a playback screen.
【図8】各テレビカメラを同期させる撮像システムの構
成を示すブロック図である。FIG. 8 is a block diagram illustrating a configuration of an imaging system that synchronizes each television camera.
1a〜1d、 テレビカメラ 2 テレビモニタ 3 メインコントローラ 10、20a〜20c テレビカメラ 30 電源回路 40、50a〜50c テレビカメラ 41 同期信号発生回路 42、51 撮像ユニット 43、52 リップル除去回路 44、53 レギュレータ回路 54、62 インピーダンス変換回路 61 電源回路 63 信号処理回路 71 同期分離回路 72 タイミング発生回路 73 タイミング変更回路 74 CCD固体撮像素子 75 駆動クロック発生回路 76 信号処理回路 77 信号合成回路 L0〜L3 伝送ライン 1a to 1d, TV camera 2 TV monitor 3 Main controller 10, 20a to 20c TV camera 30 Power supply circuit 40, 50a to 50c TV camera 41 Synchronous signal generation circuit 42, 51 Imaging unit 43, 52 Ripple removal circuit 44, 53 Regulator circuit 54, 62 Impedance conversion circuit 61 Power supply circuit 63 Signal processing circuit 71 Synchronization separation circuit 72 Timing generation circuit 73 Timing change circuit 74 CCD solid-state imaging device 75 Drive clock generation circuit 76 Signal processing circuit 77 Signal synthesis circuit L0 to L3 Transmission line
Claims (2)
ラインにより複数の撮像装置を接続し、各撮像装置から
出力される映像信号を合成することで、再生画面上に各
撮像装置で得られる映像を分割表示する撮像システムに
おいて、複数の撮像装置と、上記複数の撮像装置を直列
に接続する伝送ラインと、上記伝送ラインにインピーダ
ンス変換回路を介して所定の電圧を与える電力供給手段
と、上記伝送ラインにテレビジョンフォーマットの同期
信号を与える同期信号供給手段と、を備え、上記複数の
撮像装置は、上記伝送ラインの電力供給側からリップル
除去回路を介して電力を得た後、上記伝送ラインの他方
の側に再びインピーダンス変換回路を介して所定の電圧
を重畳すると共に、上記伝送ラインの同期信号供給側か
ら上記同期信号を取り出し、この同期信号で指定される
タイミングを各撮像装置毎に設定される固有の期間だけ
遅らせて撮像素子の走査タイミングを設定し、設定され
たタイミングで動作する上記撮像素子から得られる映像
信号を上記同期信号と共に上記伝送ラインの他方の側に
重畳することを特徴とする撮像システム。1. A plurality of imaging devices are connected by a transmission line through which a video signal and a synchronization signal are transmitted, and a video signal output from each imaging device is synthesized, so that each imaging device can obtain a reproduction screen. In an imaging system that divides and displays an image, a plurality of imaging devices and the plurality of imaging devices are connected in series.
Comprising a transmission line connecting a power supply means for applying a predetermined voltage through the impedance conversion circuit to the transmission line, and a synchronization signal supply means for providing a synchronizing signal of the television format to the transmission line, said plurality of
The imaging apparatus obtains power from the power supply side of the transmission line through the ripple removing circuit, and then superimposes a predetermined voltage on the other side of the transmission line again through the impedance conversion circuit, and The synchronization signal is extracted from the synchronization signal supply side of the synchronization signal specified by the synchronization signal.
Timing only for a specific period set for each imaging device
Set the scanning timing of the image sensor by delaying
Image obtained from the above-mentioned image sensor that operates at different timings
A signal along with the synchronization signal on the other side of the transmission line.
An imaging system characterized by superimposing .
装置の一つに上記同期信号発生手段を設け、この撮像装
置から上記伝送ラインに上記同期信号を含む上記映像信
号を送出することを特徴とする請求項1記載の撮像シス
テム。2. A method according to claim 1, wherein said synchronization signal generating means is provided in one of a plurality of imaging devices connected to said transmission line, and said video signal including said synchronization signal is transmitted from said imaging device to said transmission line. The imaging system according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3064807A JP2657124B2 (en) | 1991-03-28 | 1991-03-28 | Imaging system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3064807A JP2657124B2 (en) | 1991-03-28 | 1991-03-28 | Imaging system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04301991A JPH04301991A (en) | 1992-10-26 |
JP2657124B2 true JP2657124B2 (en) | 1997-09-24 |
Family
ID=13268886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3064807A Expired - Lifetime JP2657124B2 (en) | 1991-03-28 | 1991-03-28 | Imaging system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2657124B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5155614A (en) * | 1974-11-11 | 1976-05-15 | Nippon Telegraph & Telephone | FUKUSUTEREBIJONSHINGODENSOHOSHIKI |
JPS6467079A (en) * | 1987-09-07 | 1989-03-13 | Toshiba Corp | Picture synthesizer |
JP3028875U (en) * | 1996-03-11 | 1996-09-13 | 株式会社大誠樹脂 | Separation block for road division |
-
1991
- 1991-03-28 JP JP3064807A patent/JP2657124B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04301991A (en) | 1992-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889238B2 (en) | Multicamera system, image pickup apparatus, controller, image pickup control method, image pickup apparatus control method, and image pickup method | |
JPH06217229A (en) | Method and apparatus for processing picture-in-picture signal in high picture quality tv | |
JP2657124B2 (en) | Imaging system | |
US5309233A (en) | Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period | |
JP2657125B2 (en) | Imaging system | |
JP2645906B2 (en) | Solid-state imaging device | |
US5504533A (en) | Image pickup apparatus for synthesizing image signals and image signal processing system | |
JP2846870B2 (en) | Clamp circuit | |
JP2719466B2 (en) | Imaging system | |
US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
US7139030B2 (en) | Video signal processing apparatus | |
JP2640030B2 (en) | Solid-state imaging device | |
JP2919580B2 (en) | Video signal processing circuit and video signal communication method | |
JP2840429B2 (en) | Video signal communication method | |
JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
JPH0777437B2 (en) | Solid-state imaging device and screen display method | |
JPH10155132A (en) | Multi-channel image acquisition device | |
JPH07312710A (en) | Head separate type ccd camera head | |
JP2000267619A (en) | Liquid crystal projector device with image pickup camera | |
JP3351804B2 (en) | Video camera equipment | |
JPH04322594A (en) | Image pickup system | |
JPH09233433A (en) | Scan converter | |
JPH05328227A (en) | Solid-state image pickup device | |
JPH0686126A (en) | Image pickup device | |
JPH04351173A (en) | Video display device |