JPH0686126A - Image pickup device - Google Patents

Abstract

PURPOSE:To improve the sensitivity of the image pickup device and to attain fine-control to the image pickup device. CONSTITUTION:When a sensitivity setting signal, for example, a signal increasing a light storage time of a CCD 4 to be a multiple of 1.5 with respect to a usual state is inputted to a variable frequency oscillator, a 1st clock whose frequency corresponds to the sensitivity setting signal is generated and fed to a timing generator 2, in which various drive pulses are generated to drive the CCD 4 and a memory controller 9. The CCD 4 takes a time being a multiple of 1.5 with respect to a usual time for the storage of light and its output is written in a frame memory 8. A video signal written in the frame memory 8 is read for a usual time synchronously with a TV signal inputted to a face comparator 10. That is, the video signal outputted from an output terminal 16 has a TV signal format. Since the light storage time of the CCD 4 is optionally set in this invention, the sensitivity is improved and fine-control is realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、撮像装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup device.

【０００２】[0002]

【従来の技術】従来、撮像装置に用いられる２次元の撮
像素子は標準のＴＶ信号、例えばＮＴＳＣ方式のＴＶ信
号のタイミングで駆動されるため、映像信号を連続的に
出力する場合の電荷の蓄積時間は最長でも１フレーム分
の時間となる。また、映像信号が間欠的に出力される場
合には、電荷の蓄積時間は１フレーム分の整数倍の時間
となる。2. Description of the Related Art Conventionally, since a two-dimensional image pickup device used in an image pickup device is driven at the timing of a standard TV signal, for example, an NTSC type TV signal, charge accumulation in the case of continuously outputting a video signal. The maximum time is one frame. When the video signal is output intermittently, the charge accumulation time is an integral multiple of one frame.

【０００３】[0003]

【発明が解決しようとする課題】ところで、上述の撮像
装置では、映像信号を連続的に出力する場合は電荷の蓄
積時間を１フレーム分の時間より長くすることができな
いので、例えば撮像場所の照度が低い場合には暗い映像
しか得ることができない、すなわち感度が悪くなるとい
う問題がある。By the way, in the above-mentioned image pickup apparatus, when the video signal is continuously output, the charge accumulation time cannot be made longer than the time for one frame. When is low, there is a problem that only a dark image can be obtained, that is, the sensitivity is deteriorated.

【０００４】また、映像信号を間欠的に出力する場合に
は、１フレーム分の整数倍の電荷蓄積時間しか選択でき
ないので、細かな制御が不可能になる。すなわち、例え
ば１．５フレーム分の電荷蓄積時間を選択したい場合で
も、このような制御が不可能になる。Further, in the case of intermittently outputting the video signal, only the charge accumulation time which is an integral multiple of one frame can be selected, so that fine control becomes impossible. That is, even if it is desired to select the charge accumulation time for 1.5 frames, such control becomes impossible.

【０００５】そこでこの発明は、上述したような課題を
解決したものであって、感度を向上させることが可能
で、しかも細かな制御が可能な撮像装置を提案するもの
である。Therefore, the present invention solves the above-mentioned problems, and proposes an image pickup apparatus capable of improving sensitivity and capable of fine control.

【０００６】[0006]

【課題を解決するための手段】上述の課題を解決するた
め、本発明においては、撮像素子から映像信号を得るた
め撮像素子を第１のクロックレートで駆動する駆動回路
と、撮像素子から出力される映像信号を第１のクロック
レートで記憶するフレームメモリと、第１のクロックレ
ートより速い第２のクロックレートでフレームメモリ内
の映像信号を繰り返して読み出す読み出し回路を備えた
ことを特徴とするものである。In order to solve the above problems, according to the present invention, a drive circuit for driving an image pickup device at a first clock rate to obtain a video signal from the image pickup device, and an output from the image pickup device. A frame memory that stores a video signal that is stored at a first clock rate, and a read circuit that repeatedly reads the video signal in the frame memory at a second clock rate that is faster than the first clock rate. Is.

【０００７】[0007]

【作用】図１において、可変周波数発振器１に感度設定
信号、例えばＣＣＤ４の光蓄積時間を読み出し時間の
１．５倍とすることを示す信号が入力されると、ここで
この感度設定信号に対応する周波数を有する第１クロッ
クが発生し、これがタイミングジェネレータ２に供給さ
れる。In FIG. 1, when a sensitivity setting signal, for example, a signal indicating that the light storage time of the CCD 4 is 1.5 times the reading time is input to the variable frequency oscillator 1, the sensitivity setting signal is dealt with here. A first clock having a frequency of is generated and supplied to the timing generator 2.

【０００８】タイミングジェネレータ２で発生する各種
の駆動パルスによって、ＣＣＤ４、サンプルホールド回
路５、Ａ／Ｄ変換器７、メモリコントローラ９が駆動さ
れる。ＣＣＤ４では、図２Ａに示すように、１．５Ｔ
（ＴはＮＴＳＣ方式におけるＴＶ信号の１フレームの時
間）の時間だけ光蓄積が行なわれる。そして、ＣＣＤ４
の出力は同図Ｂに示すように、光蓄積の時間と同様に
１．５Ｔの時間でフレームメモリ８に書き込まれる。フ
レームメモリ８の内容は、ＣＣＤ４から信号電荷が出力
されたときに書き替えられる。Various driving pulses generated by the timing generator 2 drive the CCD 4, the sample hold circuit 5, the A / D converter 7, and the memory controller 9. With CCD4, as shown in FIG. 2A, 1.5T
Optical storage is performed only for a period of time (T is the time of one frame of a TV signal in the NTSC system). And CCD4
As shown in FIG. 7B, the output of is written in the frame memory 8 in the time of 1.5T as in the light accumulation time. The contents of the frame memory 8 are rewritten when the signal charges are output from the CCD 4.

【０００９】フレームメモリ８に書き込まれた映像信号
を読み出す場合は、ＮＴＳＣ方式のＴＶ信号の同期信号
がフェースコンパレータ１０に入力される。ここで水晶
発振器１１から供給された基準クロックと比較され、そ
の差分がパルスジェネレター１２に供給される。これに
よって、第２クロックが発生する。この第２クロックは
上述の第１クロックに比べて１．５倍の速さである。When reading the video signal written in the frame memory 8, the synchronizing signal of the NTSC TV signal is input to the face comparator 10. Here, it is compared with the reference clock supplied from the crystal oscillator 11, and the difference is supplied to the pulse generator 12. As a result, the second clock is generated. This second clock is 1.5 times faster than the first clock described above.

【００１０】第２クロックはメモリコントローラ９に供
給される。そしてメモリコントローラ９のコントロール
によって、フレームメモリ８から映像信号が読み出され
る。このときには図２Ｃに示すように、１Ｔの時間で１
フレームの映像信号が読み出され、これがビデオ信号生
成回路１４でビデオ信号に変換される。すなわち、出力
端子１６から出力される映像信号は、ＮＴＳＣ方式のＴ
Ｖ信号のフォーマットになっている。The second clock is supplied to the memory controller 9. Then, the video signal is read from the frame memory 8 under the control of the memory controller 9. At this time, as shown in FIG.
The video signal of the frame is read out and converted into a video signal by the video signal generation circuit 14. That is, the video signal output from the output terminal 16 is the TSC of the NTSC system.
It is in the V signal format.

【００１１】[0011]

【実施例】続いて、本発明に係わる撮像装置の一実施例
について、図面を参照して詳細に説明する。Next, an embodiment of an image pickup apparatus according to the present invention will be described in detail with reference to the drawings.

【００１２】図１は、本発明による撮像装置の構成を示
す。同図において、感度設定信号がＶＣＯ（可変周波数
発振器）１に入力されると、ここで第１クロックが生成
され、これがタイミングジェネレータ２に供給される。
タイミングジェネレータ２では、第１クロックのタイミ
ングで垂直方向の駆動パルスと水平方向の駆動パルスが
生成され、それぞれ垂直ドライバ３Ａと水平ドライバ３
Ｂに供給されてこれによってＣＣＤ（固体撮像素子）４
が駆動される。FIG. 1 shows the arrangement of an image pickup apparatus according to the present invention. In the figure, when the sensitivity setting signal is input to the VCO (variable frequency oscillator) 1, the first clock is generated here and is supplied to the timing generator 2.
The timing generator 2 generates a vertical drive pulse and a horizontal drive pulse at the timing of the first clock, and the vertical drive pulse and the horizontal drive pulse are respectively generated.
CCD (solid-state image sensor) 4 supplied to B
Is driven.

【００１３】ＣＣＤ４から出力された映像信号は、サン
プルホールド回路５、ローパスフィルタ６およびＡ／Ｄ
変換器７を介してフレームメモリ８に一旦格納される。
サンプルホールド回路５およびＡ／Ｄ変換器７は、タイ
ミングジェネレータ２から供給される駆動パルスのタイ
ミングに同期して動作するようになっている。また、こ
の駆動パルスがメモリコントローラ９に供給され、これ
によって駆動パルスのタイミングでフレームメモリ８の
書き込み処理が行なわれる。The video signal output from the CCD 4 is a sample hold circuit 5, a low pass filter 6 and an A / D.
It is temporarily stored in the frame memory 8 via the converter 7.
The sample hold circuit 5 and the A / D converter 7 operate in synchronization with the timing of the drive pulse supplied from the timing generator 2. Further, the drive pulse is supplied to the memory controller 9, whereby the writing process of the frame memory 8 is performed at the timing of the drive pulse.

【００１４】すなわち、ＣＣＤ４から映像信号が出力さ
れるタイミングと、フレームメモリ８に映像信号が書き
込まれるタイミングとは同期している。なお、フレーム
メモリ８の記憶内容は、ＣＣＤ４から信号が出力された
ときこれと書き替えられるようになっている。That is, the timing at which the video signal is output from the CCD 4 and the timing at which the video signal is written in the frame memory 8 are synchronized. The contents stored in the frame memory 8 can be rewritten when a signal is output from the CCD 4.

【００１５】フレームメモリ８の読み出しは、書き込み
のタイミングとは独立して行なわれる。すなわち、フェ
ースコンパレータ１０に外部から同期信号、例えばＮＴ
ＳＣ方式におけるＴＶ信号の同期信号が入力されると、
この同期信号と水晶発振器１１で発生する基準クロック
の位相が比較される。ここで、その差分が求められこれ
がパルスジェネレータ１２に供給されることによって、
外部同期信号のタイミングに同期した第２クロックが発
生される。The reading of the frame memory 8 is performed independently of the timing of writing. That is, the face comparator 10 receives an external synchronization signal, for example, NT.
When the sync signal of the TV signal in the SC system is input,
The phase of this synchronizing signal and the reference clock generated by the crystal oscillator 11 are compared. Here, by calculating the difference and supplying this difference to the pulse generator 12,
A second clock is generated in synchronization with the timing of the external synchronization signal.

【００１６】この第２クロックはメモリコントローラ９
に供給される。そして、第２クロックのタイミングによ
ってメモリコントローラ９が駆動され、このメモリコン
トローラ９によってフレームメモリ８が制御されて、フ
レームメモリ８に格納されている映像信号が順次読み出
される。This second clock is used by the memory controller 9
Is supplied to. Then, the memory controller 9 is driven at the timing of the second clock, the frame memory 8 is controlled by the memory controller 9, and the video signals stored in the frame memory 8 are sequentially read.

【００１７】読み出された映像信号は、Ｄ／Ａ変換器１
３、ビデオ信号生成回路１４およびアンプ１５を経て出
力端子１６に導出される。このビデオ信号は外部同期信
号のフォーマットになっている。The read video signal is sent to the D / A converter 1
3, output to the output terminal 16 via the video signal generation circuit 14 and the amplifier 15. This video signal is in the format of an external sync signal.

【００１８】図２は、この撮像装置のフレームメモリ８
におけるデータの書き込みおよび読み出しのタイミング
を示すもので、ＣＣＤ４における光蓄積時間（電荷蓄積
時間）をＮＴＳＣ方式によるＴＶ信号の１．５フレーム
分とした場合である。FIG. 2 shows a frame memory 8 of this image pickup apparatus.
2 shows the timing of writing and reading of data in the case where the light storage time (charge storage time) in the CCD 4 is 1.5 frames of a TV signal according to the NTSC system.

【００１９】いま、ＮＴＳＣ方式によるＴＶ信号の１フ
レーム期間をＴとすると、ここでは同図Ａに示すように
ＣＣＤ４における光蓄積時間は１．５Ｔとなる。ＣＣＤ
４に蓄積された信号電荷は、同図Ｂに示すようにフィー
ルド単位で１．５Ｔかけてフレームメモリ８に書き込ま
れる。Now, assuming that one frame period of a TV signal according to the NTSC system is T, the light accumulation time in the CCD 4 is 1.5T as shown in FIG. CCD
The signal charges accumulated in 4 are written in the frame memory 8 by taking 1.5T per field as shown in FIG.

【００２０】フレームメモリ８に書き込まれた映像信号
は、メモリコントローラ９の制御によって同図Ｃに示す
ようにＴＶ信号に同期して読み出される。すなわち、フ
レームメモリ８に第１フレームの最初のフィールド１Ａ
と次のフィールド１Ｂが書き込まれた後、まず１／２Ｔ
時間で最初のフィールド１Ａが読み出され、次の１／２
Ｔ時間で次のフィールド１Ｂが読み出される。The video signal written in the frame memory 8 is read out in synchronization with the TV signal under the control of the memory controller 9 as shown in FIG. That is, the first field 1A of the first frame is stored in the frame memory 8.
And after writing the next field 1B, first, 1 / 2T
The first field 1A is read in time and the next 1/2
At time T, the next field 1B is read.

【００２１】最初のフィールド１Ａの読み出しが始まる
ときには、ＣＣＤ４から第２フレームの最初のフィール
ド２Ａが出力され、これがフレームメモリ８に書き込ま
れる。そして、第１フレームの最初のフィールド１Ａと
次のフィールド１Ｂの読み出しが終了すると、次に第２
フレームの最初のフィールド２Ａが読み出される。この
場合、第２フレームの最初のフィールド２Ａの読み出し
が開始する前に、このフィールド２Ａの書き込みが完了
しているので、正常な手順で読み出すことができる。When the reading of the first field 1A is started, the first field 2A of the second frame is output from the CCD 4 and written in the frame memory 8. Then, when the reading of the first field 1A and the next field 1B of the first frame is completed, the second field
The first field 2A of the frame is read. In this case, since the writing of the field 2A is completed before the reading of the first field 2A of the second frame is started, the reading can be performed in a normal procedure.

【００２２】同様に、第３フレームの次のフィールド３
Ｂまでの読み出しは正常な手順で読み出すことができ
る。ところが、第４フレームの最初のフィールド４Ａを
読み出すときには、フレームメモリ８にまだ第４フレー
ムの最初のフィールド４Ａが書き込まれていない。Similarly, the next field 3 of the third frame
Reading up to B can be performed in a normal procedure. However, when reading the first field 4A of the fourth frame, the first field 4A of the fourth frame is not yet written in the frame memory 8.

【００２３】そこで、この場合は前回書き込まれた第３
フレームの最初のフィールド３Ａを再度読み出す。この
フィールド３Ａを読み出しているときに、ＣＣＤ４から
第４フレームの最初のフィールド４Ａが出力され、これ
がフレームメモリ８に書き込まれる。続いて第３フレー
ムの次のフィールド３Ｂが読み出され、その間に第４フ
レームの次のフィールド４Ｂの書き込みが開始される。Therefore, in this case, the third data written previously is used.
The first field 3A of the frame is read again. While reading this field 3A, the CCD 4 outputs the first field 4A of the fourth frame, and this is written in the frame memory 8. Subsequently, the next field 3B of the third frame is read out, and during that time, the writing of the next field 4B of the fourth frame is started.

【００２４】このようにして、第３フレームの次のフィ
ールド３Ｂが再度読み出された後、第４フレームの最初
のフィールド４Ａが読み出される。すなわち、この場合
は３フレーム毎に３番目のフレームが２回連続して出力
されることになる。In this way, after the next field 3B of the third frame is read again, the first field 4A of the fourth frame is read. That is, in this case, every 3 frames, the 3rd frame is continuously output twice.

【００２５】図３は、ＣＣＤ４における光蓄積時間を
１．７５Ｔとした場合の、フレームメモリ８の書き込み
および読み出しのタイミングを示す。この場合は、フレ
ームメモリ８の読み出し時間Ｔに比べて、書き込み時間
１．７５Ｔが非常に長いので、読み出しが終了したとき
にその次のフィールドがまだ書き込まれていないという
ことが頻繁に起こる。FIG. 3 shows the timing of writing and reading of the frame memory 8 when the light accumulation time in the CCD 4 is 1.75T. In this case, since the writing time of 1.75T is much longer than the reading time T of the frame memory 8, it often happens that the next field is not yet written when the reading is completed.

【００２６】例えば、同図Ｃに示すように第２フレーム
の次のフィールド２Ｂの読み出しが終了した時点で、第
３フレームの最初のフィールド３Ａの書き込みが一部行
なわれている。したがって、次にこのフィールド３Ａの
読み出しが行なわれる。ところが、読み出し速度が速い
のでこのフィールド３Ａが完全に書き込まれる前に、読
み出しがこれを追い抜いてしまい、前回書き込まれた第
２フレームの最初のフィールド２Ａの後部を読み出すこ
とになる。For example, as shown in FIG. 6C, when the reading of the next field 2B of the second frame is completed, the writing of the first field 3A of the third frame is partially performed. Therefore, the field 3A is read next. However, since the reading speed is high, the reading outtakes this field 3A before the field 3A is completely written, and the rear part of the first field 2A of the previously written second frame is read.

【００２７】これに続いて第２フレームの次のフィール
ド２Ｂが再度読み出される。この時点で同図Ｂに示す如
く第３フレームの最初のフィールド３Ａの書き込みが終
了しているので、次にこれが読み出され、続いて第３フ
レームの次のフィールド３Ｂが読み出される。同様に、
第４フレームの次のフィールド４Ｂを読み出す時点で、
このフィールド４Ｂの書き込みが完了しないので、途中
から前回のフィールド３Ｂの後部が読み出され、この後
第４フレームの最初のフィールド４Ａが再度読み出され
ることになる。Following this, the next field 2B of the second frame is read again. At this point in time, as shown in FIG. 9B, since the writing of the first field 3A of the third frame has been completed, this is read next, and then the next field 3B of the third frame is read. Similarly,
At the time of reading the next field 4B of the fourth frame,
Since the writing of the field 4B is not completed, the rear part of the previous field 3B is read from the middle, and then the first field 4A of the fourth frame is read again.

【００２８】このように本発明では、フレームメモリ８
の読み出し速度が、書き込み速度すなわちＣＣＤ４から
の信号出力速度より速いので、同一フィールドの映像信
号を繰り返して出力する場合があり、したがって、静止
画に好適である。As described above, in the present invention, the frame memory 8
Since the reading speed is faster than the writing speed, that is, the signal output speed from the CCD 4, the video signal of the same field may be repeatedly output, and is therefore suitable for a still image.

【００２９】[0029]

【発明の効果】以上説明したように、本発明は撮像素子
から映像信号を得るため撮像素子を第１のクロックレー
トで駆動する駆動回路と、撮像素子から出力される映像
信号を第１のクロックレートで記憶するフレームメモリ
と、第１のクロックレートより速い第２のクロックレー
トでフレームメモリ内の映像信号を繰り返して読み出す
読み出し回路を備えたものである。As described above, according to the present invention, the driving circuit for driving the image pickup device at the first clock rate in order to obtain the video signal from the image pickup device and the video signal output from the image pickup device by the first clock. A frame memory for storing at a rate and a reading circuit for repeatedly reading out a video signal in the frame memory at a second clock rate faster than the first clock rate are provided.

【００３０】したがって本発明によれば、撮像素子にお
ける信号電荷の蓄積時間すなわち光蓄積時間を任意に設
定することが可能であるから、撮像場所の照度が低い場
合には、光蓄積時間を長くして明るい映像信号を得るな
ど、感度を向上させることが可能になると共に、光蓄積
時間を連続的に変化させるなど細かな制御が可能になる
などの効果がある。Therefore, according to the present invention, it is possible to arbitrarily set the signal charge accumulation time in the image pickup element, that is, the light accumulation time. Therefore, when the illuminance at the image pickup place is low, the light accumulation time is lengthened. It is possible to improve sensitivity such as obtaining a bright and bright video signal, and to perform fine control such as continuously changing the light accumulation time.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係わる撮像装置の構成図である。FIG. 1 is a configuration diagram of an image pickup apparatus according to the present invention.

【図２】フレームメモリ８の書き込みおよび読み出しの
タイミングを説明する図である。FIG. 2 is a diagram illustrating the timing of writing and reading of the frame memory 8.

【図３】フレームメモリ８の書き込みおよび読み出しの
タイミングを説明する図である。FIG. 3 is a diagram illustrating the timing of writing and reading of the frame memory 8.

【符号の説明】[Explanation of symbols]

１ 可変周波数発振器 ２ タイミングジェネレータ ３Ａ 垂直ドライバ ３Ｂ 水平ドライバ ４ ＣＣＤ ５ サンプルホールド回路 ６ ローパスフィルタ ７ Ａ／Ｄ変換器 ８ フレームメモリ ９ メモリコントローラ １０ フェースコンパレータ １１ 水晶発振器 １２ パルスジェネレータ １３ Ｄ／Ａ変換器 １４ ビデオ信号生成回路 １５ アンプ １６ 出力端子 1 Variable Frequency Oscillator 2 Timing Generator 3A Vertical Driver 3B Horizontal Driver 4 CCD 5 Sample and Hold Circuit 6 Low Pass Filter 7 A / D Converter 8 Frame Memory 9 Memory Controller 10 Face Comparator 11 Crystal Oscillator 12 Pulse Generator 13 D / A Converter 14 Video signal generation circuit 15 Amp 16 Output terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 撮像素子から映像信号を得るため上記撮
像素子を第１のクロックレートで駆動する駆動回路と、 上記撮像素子から出力される映像信号を上記第１のクロ
ックレートで記憶するフレームメモリと、 上記第１のクロックレートより速い第２のクロックレー
トで上記フレームメモリ内の映像信号を繰り返して読み
出す読み出し回路を備えたことを特徴とする撮像装置。1. A drive circuit for driving the image pickup device at a first clock rate to obtain a video signal from the image pickup device, and a frame memory for storing a video signal output from the image pickup device at the first clock rate. And an image pickup device including a readout circuit for repeatedly reading out a video signal in the frame memory at a second clock rate higher than the first clock rate. 【請求項２】 上記第１のクロックレートのクロック信
号を発生する周波数発信器を設けたことを特徴とする請
求項１記載の撮像装置。2. The image pickup apparatus according to claim 1, further comprising a frequency oscillator for generating a clock signal having the first clock rate. 【請求項３】 上記読み出し回路は外部同期信号のタイ
ミングで上記フレームメモリ内の映像信号を読み出すよ
うになされていることを特徴とする請求項１記載の撮像
装置。3. The image pickup apparatus according to claim 1, wherein the read circuit is configured to read a video signal in the frame memory at a timing of an external synchronization signal.