JP2655112B2 - 光モジュールの実装方法および構造 - Google Patents
光モジュールの実装方法および構造Info
- Publication number
- JP2655112B2 JP2655112B2 JP6320805A JP32080594A JP2655112B2 JP 2655112 B2 JP2655112 B2 JP 2655112B2 JP 6320805 A JP6320805 A JP 6320805A JP 32080594 A JP32080594 A JP 32080594A JP 2655112 B2 JP2655112 B2 JP 2655112B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- solder
- electrode pad
- substrate
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光伝送，光通信等に用
いられる、光モジュールの実装方法および構造に関す
る。
いられる、光モジュールの実装方法および構造に関す
る。
【０００２】
【従来の技術】光モジュールの製作における光素子と光
導波路との光結合は、従来精密な手作業による光軸調整
を伴うため、製作コストが高くなる問題があった。この
光軸調整を不要にする方法として、光素子を、はんだバ
ンプの表面張力を利用したセルフアラインメントによっ
て実装することで、光軸調整をせずに光素子と光導波路
とを光軸整合する方法がある。
導波路との光結合は、従来精密な手作業による光軸調整
を伴うため、製作コストが高くなる問題があった。この
光軸調整を不要にする方法として、光素子を、はんだバ
ンプの表面張力を利用したセルフアラインメントによっ
て実装することで、光軸調整をせずに光素子と光導波路
とを光軸整合する方法がある。
【０００３】図５（ａ），（ｂ）は、この方法による実
装構造の例を示す図であり、説明の便宜上、方向を特定
するために、ｘ，ｙ，ｚ軸を図示にように定める。
装構造の例を示す図であり、説明の便宜上、方向を特定
するために、ｘ，ｙ，ｚ軸を図示にように定める。
【０００４】従来の方法によれば、まず、光導波路６を
形成したＳｉ基板１上に、導波路のコア７と、レーザダ
イオード５１を接合するための電極パッド２ａとを、ひ
と続きのフォトリソグラフィによって形成する。これに
よって電極パッド２ａと光導波路のコア７の相対位置
は、マスク目合わせ精度で整合する。次に、電極パッド
２ａ上にはんだバンプ３を形成する。一方、レーザダイ
オード５１の表面の四隅には、電極パッド２ｂが形成さ
れている。電極パッド２ａ，２ｂの形状は、多くの場合
円形である。
形成したＳｉ基板１上に、導波路のコア７と、レーザダ
イオード５１を接合するための電極パッド２ａとを、ひ
と続きのフォトリソグラフィによって形成する。これに
よって電極パッド２ａと光導波路のコア７の相対位置
は、マスク目合わせ精度で整合する。次に、電極パッド
２ａ上にはんだバンプ３を形成する。一方、レーザダイ
オード５１の表面の四隅には、電極パッド２ｂが形成さ
れている。電極パッド２ａ，２ｂの形状は、多くの場合
円形である。
【０００５】次に、レーザダイオード５１を、電極パッ
ド５ａと５ｂとの間にはんだバンプ３を介在させて、図
５（ａ）のようにはんだバンプ３上に仮搭載し、バンプ
３を溶融することによって接合し、溶融したはんだの表
面張力に起因するセルフアラインメント効果により、図
５（ｂ）のように無調整で高精度に位置合わせされる。
これによりレーザダイオード５１の活性層５と光導波路
６のコア７との光軸合わせが達成される（佐々木他，信
学技報，ｖｏｌ．９３，Ｎｏ．４０４，ＯＱＥ９３−１
４５（１９９３）参照）。
ド５ａと５ｂとの間にはんだバンプ３を介在させて、図
５（ａ）のようにはんだバンプ３上に仮搭載し、バンプ
３を溶融することによって接合し、溶融したはんだの表
面張力に起因するセルフアラインメント効果により、図
５（ｂ）のように無調整で高精度に位置合わせされる。
これによりレーザダイオード５１の活性層５と光導波路
６のコア７との光軸合わせが達成される（佐々木他，信
学技報，ｖｏｌ．９３，Ｎｏ．４０４，ＯＱＥ９３−１
４５（１９９３）参照）。
【０００６】
【発明が解決しようとする課題】このセルフアラインメ
ント実装を高精度に行うためには、はんだバンプの形状
を最適化する必要があるが、バンプ形状と接合精度の相
関としては、アスペクト比、すなわちバンプの高さ／電
極パッド直径の比率がある程度以上の値であることが必
要である。特に、フラックスレスではんだバンプを溶融
する場合は、フラックスを使用する場合に比べて高いア
スペクト比が必要とされる。発明者が行った実験では、
窒素雰囲気中でフラックスレスで加熱，溶融する場合、
バンプの高さ／電極パッド直径の比率は接合時で約０．
７５以上が適当であり、また電極パッド径が小さいほど
高い接合精度が得られるという傾向がある。例えば３０
０μｍ角程度の光素子を接合するには、接合強度等の観
点から直径５０μｍ程度のバンプの大きさが必要である
が、このバンプ直径に対してシングルモード光結合に十
分な接合精度を得るためには、フラックスレスでセルフ
アラインメントを行う場合、バンプの高さは接合時で３
８μｍ以上が必要である。
ント実装を高精度に行うためには、はんだバンプの形状
を最適化する必要があるが、バンプ形状と接合精度の相
関としては、アスペクト比、すなわちバンプの高さ／電
極パッド直径の比率がある程度以上の値であることが必
要である。特に、フラックスレスではんだバンプを溶融
する場合は、フラックスを使用する場合に比べて高いア
スペクト比が必要とされる。発明者が行った実験では、
窒素雰囲気中でフラックスレスで加熱，溶融する場合、
バンプの高さ／電極パッド直径の比率は接合時で約０．
７５以上が適当であり、また電極パッド径が小さいほど
高い接合精度が得られるという傾向がある。例えば３０
０μｍ角程度の光素子を接合するには、接合強度等の観
点から直径５０μｍ程度のバンプの大きさが必要である
が、このバンプ直径に対してシングルモード光結合に十
分な接合精度を得るためには、フラックスレスでセルフ
アラインメントを行う場合、バンプの高さは接合時で３
８μｍ以上が必要である。
【０００７】しかしながら図５のような従来の構造だ
と、通常Ｓｉ基板１の表面から光導波路６のコア７まで
の高さは２０μｍ以下であることが多いため、前述のよ
うなバンプ形状でバンプ３の高さをコア７に整合させる
ためには電極パッド２ａ，２ｂの直径を小さくしなけれ
ばならない。このことは接合面積の減少、ひいては放熱
性の低下、接合強度の低下をもたらすという問題を生じ
る。
と、通常Ｓｉ基板１の表面から光導波路６のコア７まで
の高さは２０μｍ以下であることが多いため、前述のよ
うなバンプ形状でバンプ３の高さをコア７に整合させる
ためには電極パッド２ａ，２ｂの直径を小さくしなけれ
ばならない。このことは接合面積の減少、ひいては放熱
性の低下、接合強度の低下をもたらすという問題を生じ
る。
【０００８】この問題を回避するために、バンプ寸法を
小さくした分、バンプの数を多くする方法も考えられる
が、微小なバンプの形成は以下の理由により困難であ
る。例えば、光素子の実装に有用なはんだ材料としてＡ
ｕＳｎ共晶はんだがあるが、ＡｕＳｎバンプを低コスト
で形成する方法として、図４（ａ）に示すように、Ａｕ
Ｓｎ箔４１をポンチ４２とダイ４３で打ち抜き、図４
（ｂ）に示すように、打ち抜かれたＡｕＳｎ片４４をそ
のまま基板１上の電極パッド２に熱圧着する、プレス打
ち抜き法がある（特開平４−１５２６８２号公報参
照）。この場合、打ち抜きツールとＡｕＳｎ箔の製作能
力の限度によって、打ち抜かれるＡｕＳｎはんだ片４４
の体積をある程度以下にすることは困難であり、その限
度は現在の技術では、ポンチ直径は４０μｍ、ＡｕＳｎ
箔厚さは２０μｍ、はんだ体積は２５０００μｍ3 程度
である。この体積のＡｕＳｎはんだ片４４をＳｉ基板１
上の円形電極パッド２ａに供給し、前述のバンプ高さ／
電極パッド径の比率を、セルフアラインメントが十分に
行われる条件を満たすように設計すると、発明者の行っ
た計算では、電極パッド径は３０μｍ、バンプ高さは形
成時で３０μｍ、接合後で２５μｍとなり、導波路のコ
ア高さである２０μｍ以下に整合できない。
小さくした分、バンプの数を多くする方法も考えられる
が、微小なバンプの形成は以下の理由により困難であ
る。例えば、光素子の実装に有用なはんだ材料としてＡ
ｕＳｎ共晶はんだがあるが、ＡｕＳｎバンプを低コスト
で形成する方法として、図４（ａ）に示すように、Ａｕ
Ｓｎ箔４１をポンチ４２とダイ４３で打ち抜き、図４
（ｂ）に示すように、打ち抜かれたＡｕＳｎ片４４をそ
のまま基板１上の電極パッド２に熱圧着する、プレス打
ち抜き法がある（特開平４−１５２６８２号公報参
照）。この場合、打ち抜きツールとＡｕＳｎ箔の製作能
力の限度によって、打ち抜かれるＡｕＳｎはんだ片４４
の体積をある程度以下にすることは困難であり、その限
度は現在の技術では、ポンチ直径は４０μｍ、ＡｕＳｎ
箔厚さは２０μｍ、はんだ体積は２５０００μｍ3 程度
である。この体積のＡｕＳｎはんだ片４４をＳｉ基板１
上の円形電極パッド２ａに供給し、前述のバンプ高さ／
電極パッド径の比率を、セルフアラインメントが十分に
行われる条件を満たすように設計すると、発明者の行っ
た計算では、電極パッド径は３０μｍ、バンプ高さは形
成時で３０μｍ、接合後で２５μｍとなり、導波路のコ
ア高さである２０μｍ以下に整合できない。
【０００９】また、メッキによるＡｕＳｎバンプ形成で
は、メッキ厚さやメッキ液の組成の制御が困難であり、
蒸着等の真空プロセスでは大きな工数を消費する等の問
題がある。
は、メッキ厚さやメッキ液の組成の制御が困難であり、
蒸着等の真空プロセスでは大きな工数を消費する等の問
題がある。
【００１０】さらに別の方法として、電極パッド径を５
０μｍ、バンプの高さを接合時で３５μｍとし、導波路
のコアの高さを何らかの方法で光素子実装面から３５μ
ｍ程度にする方法も考えられるが、バンプ高さのばらつ
きの大きさは一般にバンプ高さが高くなるほど増加す
る。発明者らが行った実験では、高さ５０μｍのバンプ
を前述のプレス打ち抜き法で形成した場合、打ち抜かれ
たはんだ片の体積のばらつきに起因する高さばらつきは
接合時で±１．５μｍ程度であり、シングルモードの結
合を行う場合には十分と言えない。
０μｍ、バンプの高さを接合時で３５μｍとし、導波路
のコアの高さを何らかの方法で光素子実装面から３５μ
ｍ程度にする方法も考えられるが、バンプ高さのばらつ
きの大きさは一般にバンプ高さが高くなるほど増加す
る。発明者らが行った実験では、高さ５０μｍのバンプ
を前述のプレス打ち抜き法で形成した場合、打ち抜かれ
たはんだ片の体積のばらつきに起因する高さばらつきは
接合時で±１．５μｍ程度であり、シングルモードの結
合を行う場合には十分と言えない。
【００１１】以上述べたように、円形の電極パッドを用
いた従来のセルフアラインメント実装構造では、バンプ
形状の最適化により１μｍ以下の精度で光素子の無調整
実装が可能であるものの、平板形光導波路等の基板から
光軸までの高さが２０μｍ以下の場合のような、比較的
接合高さが低く制限されるような場合には新たな対策が
必要である。
いた従来のセルフアラインメント実装構造では、バンプ
形状の最適化により１μｍ以下の精度で光素子の無調整
実装が可能であるものの、平板形光導波路等の基板から
光軸までの高さが２０μｍ以下の場合のような、比較的
接合高さが低く制限されるような場合には新たな対策が
必要である。
【００１２】本発明の目的は、接合高さを低減し、接合
高さの制御を高精度にできる光モジュールの実装方法お
よび構造を提供することにある。
高さの制御を高精度にできる光モジュールの実装方法お
よび構造を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、光素子と基板
とを、光素子表面に形成された光素子側電極パッドと前
記基板の表面に形成された基板側電極パッドとの間に介
在させたはんだバンプを溶融させることによって接合
し、バンプ溶融時に生じるはんだの表面張力によって接
合位置決めを行い、光素子の光軸と光伝送路の光軸とを
合わせる光モジュールの実装方法および構造であって、
光伝送路の光軸方向と光軸に垂直な方向それぞれにはん
だバンプの表面張力が働くように、長方形または長方形
が組み合わされた形状の電極パッドが配置されたことを
特徴とする。また、前記電極パッドへのはんだの供給は
板状のはんだをポンチとダイによって打ち抜くことによ
って行うことを特徴とする。また、電極パッドは端部に
丸みを有することを特徴とし、光素子が発光素子である
場合は光素子側電極パッドは発光素子の活性層下部領域
の少なくとも一部を含んでいることを特徴とする。
とを、光素子表面に形成された光素子側電極パッドと前
記基板の表面に形成された基板側電極パッドとの間に介
在させたはんだバンプを溶融させることによって接合
し、バンプ溶融時に生じるはんだの表面張力によって接
合位置決めを行い、光素子の光軸と光伝送路の光軸とを
合わせる光モジュールの実装方法および構造であって、
光伝送路の光軸方向と光軸に垂直な方向それぞれにはん
だバンプの表面張力が働くように、長方形または長方形
が組み合わされた形状の電極パッドが配置されたことを
特徴とする。また、前記電極パッドへのはんだの供給は
板状のはんだをポンチとダイによって打ち抜くことによ
って行うことを特徴とする。また、電極パッドは端部に
丸みを有することを特徴とし、光素子が発光素子である
場合は光素子側電極パッドは発光素子の活性層下部領域
の少なくとも一部を含んでいることを特徴とする。
【００１４】
【作用】電極パッド形状を長方形とすることにより、円
形の電極パッドを用いた場合に対して接合後のバンプ高
さを低くすることができるので、平板形光導波路等の、
基板からコアまでの高さが２０μｍ以下と低い場合でも
セルフアラインメントにより光軸を整合することができ
る。バンプ１個あたりの接合面積についても、円形電極
パッドの場合より広い面積を確保できる。また、接合面
積の増加によって、はんだ供給量のばらつきに起因する
接合高さばらつきも低減することができる。
形の電極パッドを用いた場合に対して接合後のバンプ高
さを低くすることができるので、平板形光導波路等の、
基板からコアまでの高さが２０μｍ以下と低い場合でも
セルフアラインメントにより光軸を整合することができ
る。バンプ１個あたりの接合面積についても、円形電極
パッドの場合より広い面積を確保できる。また、接合面
積の増加によって、はんだ供給量のばらつきに起因する
接合高さばらつきも低減することができる。
【００１５】長方形の電極パッド上に形成されたはんだ
バンプは、長方形の幅方向に主たる表面張力が働くの
で、導波路の光軸方向に細長い長方形のバンプと、これ
とは垂直な方向に細長い長方形のバンプとを設けること
によって、それぞれの方向に光素子の高精度な位置決め
を行うことができる。
バンプは、長方形の幅方向に主たる表面張力が働くの
で、導波路の光軸方向に細長い長方形のバンプと、これ
とは垂直な方向に細長い長方形のバンプとを設けること
によって、それぞれの方向に光素子の高精度な位置決め
を行うことができる。
【００１６】また光軸方向に長い長方形と光軸に垂直な
方向に長い長方形とを組み合わせた形状の電極パッドを
用いることにより、バンプ数を削減できるとともに、微
小な光素子表面の限られた面積に充分な接合面積を有す
る電極パッドを形成できる。
方向に長い長方形とを組み合わせた形状の電極パッドを
用いることにより、バンプ数を削減できるとともに、微
小な光素子表面の限られた面積に充分な接合面積を有す
る電極パッドを形成できる。
【００１７】電極パッドへのはんだの供給を、板状のは
んだをポンチとダイによって打ち抜くことによって行う
ことにより、従来のメッキや蒸着等では困難だったＡｕ
Ｓｎ等の材質でも、組成比，はんだ体積とも良好な精度
で、はんだバンプを形成することができる。すなわち接
合高さばらつきをさらに低減することができる。
んだをポンチとダイによって打ち抜くことによって行う
ことにより、従来のメッキや蒸着等では困難だったＡｕ
Ｓｎ等の材質でも、組成比，はんだ体積とも良好な精度
で、はんだバンプを形成することができる。すなわち接
合高さばらつきをさらに低減することができる。
【００１８】電極パッドの端部に丸みを持たせることに
より、はんだバンプ溶融時の濡れ広がりが充分に行わ
れ、水平方向，高さ方向とも高い接合精度が得られる。
また、光素子側電極パッドの一部は半導体レーザの活性
層に沿って形成されていることにより、従来の、光素子
の四隅を球状のバンプで接合する場合に比べて活性層か
ら基板への放熱が良好に行われる。
より、はんだバンプ溶融時の濡れ広がりが充分に行わ
れ、水平方向，高さ方向とも高い接合精度が得られる。
また、光素子側電極パッドの一部は半導体レーザの活性
層に沿って形成されていることにより、従来の、光素子
の四隅を球状のバンプで接合する場合に比べて活性層か
ら基板への放熱が良好に行われる。
【００１９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００２０】図１（ａ），（ｂ）に、本発明による光モ
ジュールの実装方法および構造の実施例を示す。本実施
例の実装方法によれば、まず、Ｓｉ基板１上にＴｉ／Ｐ
ｔ／Ａｕの３層よりなる複数個の電極パッド２ａをフォ
トリソグラフィによって形成する。電極パッド２ａの形
状は長さ１４０μｍ，幅２５μｍの長方形とする。ここ
で、はんだが溶融した時に電極パッド２ａの周辺部まで
十分濡れ広がるように長方形の端部に丸みを付けてあ
る。また、これとひと続きのフォトリソグラフィで光導
波路６を形成する。これにより電極パッド２ａの位置と
光導波路のコア７との相対位置がマスクの目合わせ精度
で整合する。
ジュールの実装方法および構造の実施例を示す。本実施
例の実装方法によれば、まず、Ｓｉ基板１上にＴｉ／Ｐ
ｔ／Ａｕの３層よりなる複数個の電極パッド２ａをフォ
トリソグラフィによって形成する。電極パッド２ａの形
状は長さ１４０μｍ，幅２５μｍの長方形とする。ここ
で、はんだが溶融した時に電極パッド２ａの周辺部まで
十分濡れ広がるように長方形の端部に丸みを付けてあ
る。また、これとひと続きのフォトリソグラフィで光導
波路６を形成する。これにより電極パッド２ａの位置と
光導波路のコア７との相対位置がマスクの目合わせ精度
で整合する。
【００２１】このような電極パッド２ａは、光導波路６
の光軸方向（ｙ軸方向）を長手方向とするパッドと、前
記光軸に垂直な方向（ｘ軸方向）を長手方向とする長方
形であるパッドとを含んでいる。
の光軸方向（ｙ軸方向）を長手方向とするパッドと、前
記光軸に垂直な方向（ｘ軸方向）を長手方向とする長方
形であるパッドとを含んでいる。
【００２２】次に、電極パッド２ａにＡｕ８０ｗｔ％−
Ｓｎ２０ｗｔ％の共晶合金はんだ５６５５０μｍ3 を蒸
着あるいはメッキ等で供給し溶融することにより、はん
だバンプ３を形成する。
Ｓｎ２０ｗｔ％の共晶合金はんだ５６５５０μｍ3 を蒸
着あるいはメッキ等で供給し溶融することにより、はん
だバンプ３を形成する。
【００２３】一方、レーザダイオードアレイ４には、Ｓ
ｉ基板側電極パッド２ａの１対１に対応し、電極パッド
２ａと同一形状の電極パッド２ｂが形成されており、ｙ
軸方向に平行な電極パッド２ｂの一部は、レーザダイオ
ードアレイ４の活性層５に沿って形成されている。
ｉ基板側電極パッド２ａの１対１に対応し、電極パッド
２ａと同一形状の電極パッド２ｂが形成されており、ｙ
軸方向に平行な電極パッド２ｂの一部は、レーザダイオ
ードアレイ４の活性層５に沿って形成されている。
【００２４】次に、図１（ａ）のようにレーザダイオー
ドアレイ４を、基板側電極パッド２ａとレーザダイオー
ドアレイ側電極パッド２ｂとの間にはんだバンプ３を介
在させて、はんだバンプ３上に仮搭載して、窒素雰囲気
中でフラックスレスで加熱し、はんだを溶融させること
によって基板１と接合する。このとき、ｘ軸と平行なバ
ンプ３の表面張力は主にｙ軸方向に、逆にｙ軸と平行な
バンプ３の表面張力は主にｘ軸方向に働く。これにより
図１（ｂ）のようにｘ−ｙ平面内のセルフアラインメン
トが行われる。
ドアレイ４を、基板側電極パッド２ａとレーザダイオー
ドアレイ側電極パッド２ｂとの間にはんだバンプ３を介
在させて、はんだバンプ３上に仮搭載して、窒素雰囲気
中でフラックスレスで加熱し、はんだを溶融させること
によって基板１と接合する。このとき、ｘ軸と平行なバ
ンプ３の表面張力は主にｙ軸方向に、逆にｙ軸と平行な
バンプ３の表面張力は主にｘ軸方向に働く。これにより
図１（ｂ）のようにｘ−ｙ平面内のセルフアラインメン
トが行われる。
【００２５】接合精度は、前述の通りこのバンプ形状の
場合、バンプの高さ／電極パッド幅の比率に依存し、発
明者の行った実験によれば、フラックスレスで窒素雰囲
気中の加熱，溶融で十分なセルフアラインメント精度が
得られる条件は、バンプ高さ／電極パッド幅の比率が
０．７以上となることであった。ただし、はんだバンプ
にフラックスを添加してセルフアラインメントを行う場
合は、この比率である必要はない。本実施例では約０．
７２となるので、フラックスを添加しなくても±１μｍ
以内の高精度なセルフアラインメントがバンプ幅方向に
おいて得られる。このときの接合高さは１８μｍであ
り、Ｓｉ基板１上に形成された光導波路６のコア７に光
軸を合わせることが可能である。
場合、バンプの高さ／電極パッド幅の比率に依存し、発
明者の行った実験によれば、フラックスレスで窒素雰囲
気中の加熱，溶融で十分なセルフアラインメント精度が
得られる条件は、バンプ高さ／電極パッド幅の比率が
０．７以上となることであった。ただし、はんだバンプ
にフラックスを添加してセルフアラインメントを行う場
合は、この比率である必要はない。本実施例では約０．
７２となるので、フラックスを添加しなくても±１μｍ
以内の高精度なセルフアラインメントがバンプ幅方向に
おいて得られる。このときの接合高さは１８μｍであ
り、Ｓｉ基板１上に形成された光導波路６のコア７に光
軸を合わせることが可能である。
【００２６】また、このような長方形の電極パッド形状
にすることによって、微小な円形パッド上に球状のバン
プを形成する場合に比べて電極パッド面積が大きいこと
から、供給するはんだ量のばらつきに起因するバンプ高
さばらつきが低減できるため、高さ方向の精度を高くで
きる。さらに、接合強度の面でも有利であり、レーザダ
イオードの活性層に沿ってはんだ接合をすることができ
るので効率的な放熱が可能である。
にすることによって、微小な円形パッド上に球状のバン
プを形成する場合に比べて電極パッド面積が大きいこと
から、供給するはんだ量のばらつきに起因するバンプ高
さばらつきが低減できるため、高さ方向の精度を高くで
きる。さらに、接合強度の面でも有利であり、レーザダ
イオードの活性層に沿ってはんだ接合をすることができ
るので効率的な放熱が可能である。
【００２７】ここで、はんだバンプの形成方法は蒸着あ
るいはメッキとしたが、蒸着の場合、前述のようなバン
プ接合後の高さ／電極パッド幅の比率の必要条件を達成
するためには、蒸着膜厚を約１６μｍとする必要があ
り、蒸着プロセスとしては多大な工数を消費する。メッ
キではメッキ厚さのばらつきが±２０％と大きく、シン
グルモード光結合のような高精度なバンプ接合には向か
ない。これに対して板状のはんだを打ち抜くことによる
プレス打ち抜き法を用いることにより、はんだ供給量の
均一性を高くすることができ、光素子のバンプ接合時の
高さを高精度に制御できる。発明者の行った実験によれ
ば、接合高さ１８μｍに対して±１μｍ以内の高さ精度
が得られる。さらに発明者の行った実験によれば、プレ
ス打ち抜き法によりはんだバンプを形成して、長方形の
電極パッドによるセルフアラインメントを行った場合、
円形電極パッドの場合±１．５μｍであった高さばらつ
きは、本発明により±１μｍ以内に抑えることができる
ので、シングルモードの接合にも応用可能である。
るいはメッキとしたが、蒸着の場合、前述のようなバン
プ接合後の高さ／電極パッド幅の比率の必要条件を達成
するためには、蒸着膜厚を約１６μｍとする必要があ
り、蒸着プロセスとしては多大な工数を消費する。メッ
キではメッキ厚さのばらつきが±２０％と大きく、シン
グルモード光結合のような高精度なバンプ接合には向か
ない。これに対して板状のはんだを打ち抜くことによる
プレス打ち抜き法を用いることにより、はんだ供給量の
均一性を高くすることができ、光素子のバンプ接合時の
高さを高精度に制御できる。発明者の行った実験によれ
ば、接合高さ１８μｍに対して±１μｍ以内の高さ精度
が得られる。さらに発明者の行った実験によれば、プレ
ス打ち抜き法によりはんだバンプを形成して、長方形の
電極パッドによるセルフアラインメントを行った場合、
円形電極パッドの場合±１．５μｍであった高さばらつ
きは、本発明により±１μｍ以内に抑えることができる
ので、シングルモードの接合にも応用可能である。
【００２８】また、電極パッドが非常に細長い場合は、
打ち抜いたはんだ片を電極パッド１個あたり１箇所だけ
に供給したのでは溶融時に濡れ広がりにくいことがある
が、この場合は電極パッド１個あたり複数個のはんだ片
を供給すると良好な濡れ広がりが得られる。
打ち抜いたはんだ片を電極パッド１個あたり１箇所だけ
に供給したのでは溶融時に濡れ広がりにくいことがある
が、この場合は電極パッド１個あたり複数個のはんだ片
を供給すると良好な濡れ広がりが得られる。
【００２９】図２に、本発明による光モジュールの実装
方法および構造の第２の実施例を示す。本実施例は、Ｓ
ｉ基板側およびレーザダイオードアレイ側の、長方形を
組み合わせた電極パッド２ａ，２ｂの形状の一例とし
て、Ｔ字形のものを示す。各部の寸法は図２に示したと
おりであり、Ｔ字の横棒部の長さ１２０μｍ，幅１０μ
ｍ，縦棒部の長さ１３０μｍ，幅１０μｍである。この
場合も第１の実施例と同様に電極パッド２ａ，２ｂの周
辺部に丸みを付けることにより、溶融したはんだが容易
に濡れ広がる形状とする。
方法および構造の第２の実施例を示す。本実施例は、Ｓ
ｉ基板側およびレーザダイオードアレイ側の、長方形を
組み合わせた電極パッド２ａ，２ｂの形状の一例とし
て、Ｔ字形のものを示す。各部の寸法は図２に示したと
おりであり、Ｔ字の横棒部の長さ１２０μｍ，幅１０μ
ｍ，縦棒部の長さ１３０μｍ，幅１０μｍである。この
場合も第１の実施例と同様に電極パッド２ａ，２ｂの周
辺部に丸みを付けることにより、溶融したはんだが容易
に濡れ広がる形状とする。
【００３０】電極パッド２ａに第１の実施例と同様にＡ
ｕＳｎはんだバンプ３を形成する。はんだ供給量は２５
０００μｍ3 とする。Ｔ字形のバンプの場合は、一つの
バンプがｘ，ｙ両方向のセルフアラインメントを行う機
能を持つ。つまりＴ字形バンプの、ｘ方向に長い部分は
ｙ方向に主たる表面張力が作用し、ｙ方向に長い部分は
ｘ方向に主たる表面張力が働く。
ｕＳｎはんだバンプ３を形成する。はんだ供給量は２５
０００μｍ3 とする。Ｔ字形のバンプの場合は、一つの
バンプがｘ，ｙ両方向のセルフアラインメントを行う機
能を持つ。つまりＴ字形バンプの、ｘ方向に長い部分は
ｙ方向に主たる表面張力が作用し、ｙ方向に長い部分は
ｘ方向に主たる表面張力が働く。
【００３１】接合高さの低減と高さ精度の改善について
は第１の実施例同様、本実施例でも実現できる。また、
このように１つのバンプにｘ，ｙ両方向のセルフアライ
ンメントの機能を持たせることにより、図２に示したレ
ーザダイオードアレイ４のようにアレイ状の光素子を接
合する場合、必要なバンプ数が少なくできることから、
バンプ形成に関わる工数を削減することができる。
は第１の実施例同様、本実施例でも実現できる。また、
このように１つのバンプにｘ，ｙ両方向のセルフアライ
ンメントの機能を持たせることにより、図２に示したレ
ーザダイオードアレイ４のようにアレイ状の光素子を接
合する場合、必要なバンプ数が少なくできることから、
バンプ形成に関わる工数を削減することができる。
【００３２】長方形を組み合わせた形状の電極パッドの
例としてここではＴ字形を挙げたが、Ｌ字形や十字形Ｈ
形等の形状でもよい。
例としてここではＴ字形を挙げたが、Ｌ字形や十字形Ｈ
形等の形状でもよい。
【００３３】図３は本発明の第３の実施例であり、レー
ザダイオードアレイ４と光ファイバ３１をはんだバンプ
３のセルフアラインメントにより結合させるものであ
る。まず、Ｓｉ基板１上に電極パッド２ａをフォトリソ
グラフィによって形成し、これとひと続きのフォトプロ
セスにより光ファイバ配列用のＶ溝３２を異方性エッチ
ングにより形成する。これにより電極パッド２ａとＶ字
溝３２の相対位置はフォトマスクの目合わせ精度で整合
する。次に第１の実施例と同様に、電極パッド２ｂの形
成されたレーザダイオードアレイ４を接合し、光ファイ
バ３１をＶ字溝３２に配列させる。電極パッド２ａ，２
ｂの形状、はんだバンプ３の形成条件、得られる接合精
度については、第１の実施例と同様である。
ザダイオードアレイ４と光ファイバ３１をはんだバンプ
３のセルフアラインメントにより結合させるものであ
る。まず、Ｓｉ基板１上に電極パッド２ａをフォトリソ
グラフィによって形成し、これとひと続きのフォトプロ
セスにより光ファイバ配列用のＶ溝３２を異方性エッチ
ングにより形成する。これにより電極パッド２ａとＶ字
溝３２の相対位置はフォトマスクの目合わせ精度で整合
する。次に第１の実施例と同様に、電極パッド２ｂの形
成されたレーザダイオードアレイ４を接合し、光ファイ
バ３１をＶ字溝３２に配列させる。電極パッド２ａ，２
ｂの形状、はんだバンプ３の形成条件、得られる接合精
度については、第１の実施例と同様である。
【００３４】また、以上述べた各実施例では、はんだバ
ンプの材質としてＡｕＳｎを用いたが、ＰｂＳｎ，Ａｕ
Ｓｉ等これ以外の材質のものを用いても良い。
ンプの材質としてＡｕＳｎを用いたが、ＰｂＳｎ，Ａｕ
Ｓｉ等これ以外の材質のものを用いても良い。
【００３５】
【発明の効果】以上説明したように本発明は、光素子と
基板を接合するはんだバンプの形状を光軸方向に細長い
長方形および光軸に垂直な方向に細長い長方形としたの
で、従来の球状はんだバンプに比べて整合高さを低減
し、平板型光導波路との結合を容易にするとともに、接
合高さの制御を高精度にできるという効果を有する。
基板を接合するはんだバンプの形状を光軸方向に細長い
長方形および光軸に垂直な方向に細長い長方形としたの
で、従来の球状はんだバンプに比べて整合高さを低減
し、平板型光導波路との結合を容易にするとともに、接
合高さの制御を高精度にできるという効果を有する。
【図１】本発明による光モジュールの実装方法および構
造を示す図である。
造を示す図である。
【図２】本発明による第２の実施例による光モジュール
の実装方法および構造を示す図である。
の実装方法および構造を示す図である。
【図３】本発明による第３の実施例による光モジュール
の実装方法および構造を示す図である。
の実装方法および構造を示す図である。
【図４】プレス打ち抜き法によるはんだバンプ形成方法
を示す図である。
を示す図である。
【図５】従来の光モジュールの実装方法および構造を示
す図である。
す図である。
１ 基板 ２ａ，２ｂ 電極パッド ３ はんだバンプ ４ レーザダイオードアレイ ５ 活性層 ６ 光導波路 ７ コア ３１ 光ファイバ ３２ Ｖ字溝 ４１ ＡｕＳｎ箔 ４２ ポンチ ４３ ダイ ４４ ＡｕＳｎ片 ５１ レーザダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥飼 俊敬 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平３−141308（ＪＰ，Ａ) 特開 平４−152682（ＪＰ，Ａ) 特開 平２−28933（ＪＰ，Ａ) 特開 平４−368130（ＪＰ，Ａ)
Claims (8)
- 【請求項１】光素子と基板とを、前記光素子の表面に形
成された光素子側電極パッドと前記基板の表面に形成さ
れた基板側電極パッドとの間に介在させたはんだバンプ
を溶融させることによって接合し、前記バンプ溶融時に
生じるはんだの表面張力によって接合位置決めを行い、
前記光素子の光軸と前記基板上の光伝送路の光軸とを合
わせる光モジュールの実装構造において、 前記はんだバンプは、前記光伝送路の光軸方向に主たる
表面張力が作用する第１のはんだバンプと、前記光軸に
垂直な方向に主たる表面張力が作用する第２のはんだバ
ンプとを含むことを特徴とする光モジュールの実装構
造。 - 【請求項２】前記第１のはんだバンプの形状は、前記光
軸に垂直な方向を長手方向とする長方形であり、 前記第２のはんだバンプの形状は、前記光軸方向を長手
方向とする長方形であることを特徴とする請求項１記載
の光モジュールの実装構造。 - 【請求項３】光素子と基板とを、前記光素子の表面に形
成された光素子側電極パッドと前記基板の表面に形成さ
れた基板側電極パッドとの間に介在させたはんだバンプ
を溶融させることによって接合し、前記バンプ溶融時に
生じるはんだの表面張力によって接合位置決めを行い、
前記光素子の光軸と前記基板上の光伝送路の光軸とを合
わせる光モジュールの実装構造において、 前記はんだバンプの形状は、前記光軸方向を長手方向と
する長方形と前記光軸に垂直な方向を長手方向とする長
方形が組み合わされた形状であることを特徴とする光モ
ジュールの実装構造。 - 【請求項４】前記電極パッドは端部に丸みを有すること
を特徴とする請求項２または３記載の光モジュールの実
装構造。 - 【請求項５】前記光素子は発光素子であって、前記光素
子側電極パッドは前記光素子の活性層下部の領域の少な
くとも一部を含んでいることを特徴とする請求項４記載
の光モジュールの実装構造。 - 【請求項６】光素子と基板とを、前記光素子の表面に形
成された光素子側電極パッドと前記基板の表面に形成さ
れた基板側電極パッドとの間に介在させたはんだバンプ
を溶融させることによって接合し、前記バンプ溶融時に
生じるはんだの表面張力によって接合位置決めを行い、
前記光素子の光軸と前記基板上の光伝送路の光軸とを合
わせる光モジュールの実装方法において、 前記はんだバンプは、前記光伝送路の光軸方向に主たる
表面張力が作用する第１のはんだバンプと、前記光軸に
垂直な方向に主たる表面張力が作用する第２のはんだバ
ンプとを含むことを特徴とする光モジュールの実装方
法。 - 【請求項７】前記光素子を前記はんだバンプを介して前
記基板に実装した時点での前記はんだバンプの高さは前
記電極パッドの幅の０．７倍以上であることを特徴とす
る請求項６記載の光モジュールの実装方法。 - 【請求項８】前記電極パッドへのはんだバンプの供給
は、板状のはんだをポンチとダイによって打ち抜くこと
によって行うことを特徴とする請求項６または７記載の
光モジュールの実装方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320805A JP2655112B2 (ja) | 1994-12-22 | 1994-12-22 | 光モジュールの実装方法および構造 |
| US08/572,158 US5661831A (en) | 1994-12-22 | 1995-12-13 | Optical module having self-aligned optical element and optical wave-guide by means of bumps on rectangular pads and method of assembling thereof |
| DE69534526T DE69534526T2 (de) | 1994-12-22 | 1995-12-22 | Selbstjustierendes optisches Element und optischer Wellenleiter durch Löthöcker auf rechteckiger Platte |
| EP95120397A EP0718653B1 (en) | 1994-12-22 | 1995-12-22 | Selfaligned optical element and optical wave-guide by means of solder bumps on rectangular pads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320805A JP2655112B2 (ja) | 1994-12-22 | 1994-12-22 | 光モジュールの実装方法および構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179154A JPH08179154A (ja) | 1996-07-12 |
| JP2655112B2 true JP2655112B2 (ja) | 1997-09-17 |
Family
ID=18125439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320805A Expired - Fee Related JP2655112B2 (ja) | 1994-12-22 | 1994-12-22 | 光モジュールの実装方法および構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5661831A (ja) |
| EP (1) | EP0718653B1 (ja) |
| JP (1) | JP2655112B2 (ja) |
| DE (1) | DE69534526T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924953B2 (ja) * | 1996-11-05 | 1999-07-26 | 日本電気株式会社 | 光素子の実装構造 |
| US6217232B1 (en) | 1998-03-24 | 2001-04-17 | Micron Technology, Inc. | Method and apparatus for aligning an optic fiber with an opto-electronic device |
| US6625357B2 (en) | 1999-03-29 | 2003-09-23 | Tyco Electronics Corporation | Method for fabricating fiducials for passive alignment of opto-electronic devices |
| US6324010B1 (en) * | 1999-07-19 | 2001-11-27 | Eastman Kodak Company | Optical assembly and a method for manufacturing lens systems |
| EP1100123A1 (en) | 1999-11-09 | 2001-05-16 | Corning Incorporated | Dip formation of flip-chip solder bumps |
| US7057292B1 (en) * | 2000-05-19 | 2006-06-06 | Flipchip International, Llc | Solder bar for high power flip chips |
| US6741778B1 (en) | 2000-05-23 | 2004-05-25 | International Business Machines Corporation | Optical device with chip level precision alignment |
| US6543114B2 (en) * | 2001-03-08 | 2003-04-08 | Axsun Technologies, Inc. | Manufacturing system using solder self-alignment with optical component deformation fine alignment |
| US20030174419A1 (en) * | 2001-12-06 | 2003-09-18 | David Kindler | Optical assembly and method of making |
| KR100975521B1 (ko) * | 2003-10-04 | 2010-08-12 | 삼성전자주식회사 | 발광 소자 조립체 |
| US7499614B2 (en) * | 2003-10-24 | 2009-03-03 | International Business Machines Corporation | Passive alignment of VCSELs to waveguides in opto-electronic cards and printed circuit boards |
| US7361990B2 (en) * | 2005-03-17 | 2008-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads |
| TWI405936B (zh) | 2010-11-23 | 2013-08-21 | Ind Tech Res Inst | 夾持對位座及其發光二極體光板 |
| CN105448872A (zh) * | 2014-08-29 | 2016-03-30 | 展讯通信（上海）有限公司 | 一种改进的芯片连接结构及其制作工艺 |
| JP2020061406A (ja) | 2018-10-05 | 2020-04-16 | 株式会社村田製作所 | 半導体装置 |
| TWI711347B (zh) * | 2019-12-31 | 2020-11-21 | 頎邦科技股份有限公司 | 覆晶接合結構及其線路基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2208943B (en) * | 1987-08-19 | 1991-07-31 | Plessey Co Plc | Alignment of fibre arrays |
| NL9001982A (nl) * | 1990-09-10 | 1992-04-01 | Koninkl Philips Electronics Nv | Interconnectiestructuur. |
| JP2629435B2 (ja) * | 1990-10-17 | 1997-07-09 | 日本電気株式会社 | アレイ状光素子用サブ基板の作製方法 |
| US5160409A (en) * | 1991-08-05 | 1992-11-03 | Motorola, Inc. | Solder plate reflow method for forming a solder bump on a circuit trace intersection |
| JP2762792B2 (ja) * | 1991-08-30 | 1998-06-04 | 日本電気株式会社 | 光半導体装置 |
| EP0624257B1 (en) * | 1992-01-28 | 2002-05-02 | BRITISH TELECOMMUNICATIONS public limited company | Alignment of integrated optical components |
| EP0562211A1 (en) * | 1992-03-25 | 1993-09-29 | International Business Machines Corporation | Self-aligning fiber couplers |
-
1994
- 1994-12-22 JP JP6320805A patent/JP2655112B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-13 US US08/572,158 patent/US5661831A/en not_active Expired - Lifetime
- 1995-12-22 DE DE69534526T patent/DE69534526T2/de not_active Expired - Lifetime
- 1995-12-22 EP EP95120397A patent/EP0718653B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0718653B1 (en) | 2005-10-19 |
| DE69534526T2 (de) | 2006-07-20 |
| EP0718653A2 (en) | 1996-06-26 |
| DE69534526D1 (de) | 2005-11-24 |
| US5661831A (en) | 1997-08-26 |
| EP0718653A3 (en) | 1996-12-11 |
| JPH08179154A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655112B2 (ja) | 光モジュールの実装方法および構造 | |
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| US5793914A (en) | Optical module & method for manufacturing the same | |
| JP3028791B2 (ja) | チップ部品の実装方法 | |
| US5275970A (en) | Method of forming bonding bumps by punching a metal ribbon | |
| JPH06120225A (ja) | 光モジュールの製造方法 | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| KR20030072001A (ko) | 플립칩 본딩구조 및 본딩방법 | |
| US20120263203A1 (en) | Semiconductor laser module and manufacturing method thereof | |
| JP2713142B2 (ja) | 光素子の実装構造および方法 | |
| JP4605850B2 (ja) | 光実装基板の製造方法 | |
| JPH04221865A (ja) | 微小素子の固定方法 | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| JP3393483B2 (ja) | 光半導体モジュール及びその製造方法 | |
| JPH03184384A (ja) | 光モジュール用サブマウント及びその製造方法 | |
| KR20040090660A (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
| JPH0772352A (ja) | 光半導体素子のフリップチップ実装構造 | |
| JP2001298199A (ja) | 光半導体装置の接続構造 | |
| Sasaki et al. | Self-aligned assembly technology for laser diode modules using stripe-type AuSn solder bump flip-chip bonding | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JP2616550B2 (ja) | 光モジュール | |
| JPH10223690A (ja) | 光素子の実装方法 | |
| JPH06246479A (ja) | 接合金属シート | |
| JPH0758149A (ja) | チップ部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |