JP2650180B2 - ２方向性２端子サイリスタ - Google Patents
２方向性２端子サイリスタInfo
- Publication number
- JP2650180B2 JP2650180B2 JP8548993A JP8548993A JP2650180B2 JP 2650180 B2 JP2650180 B2 JP 2650180B2 JP 8548993 A JP8548993 A JP 8548993A JP 8548993 A JP8548993 A JP 8548993A JP 2650180 B2 JP2650180 B2 JP 2650180B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- thyristor
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２方向性２端子サイリス
タに関する。
タに関する。
【０００２】
【従来の技術】図２は従来の２方向性２端子サイリスタ
を示す。これはＰ形の第１の半導体領域１、Ｎ形の第２
の半導体領域２、Ｐ形の第３の半導体領域３、Ｎ形の第
４の半導体領域４、Ｐ形の第５の半導体領域５を備え、
第１、第２、第３及び第４の半導体領域１、２、３、４
から構成される第１のサイリスタと、第１、第２、第４
及び第５の半導体領域１、２、４、５から構成される第
２のサイリスタとが並列接続された複合素子である。
を示す。これはＰ形の第１の半導体領域１、Ｎ形の第２
の半導体領域２、Ｐ形の第３の半導体領域３、Ｎ形の第
４の半導体領域４、Ｐ形の第５の半導体領域５を備え、
第１、第２、第３及び第４の半導体領域１、２、３、４
から構成される第１のサイリスタと、第１、第２、第４
及び第５の半導体領域１、２、４、５から構成される第
２のサイリスタとが並列接続された複合素子である。
【０００３】図２の２方向性２端子サイリスタに、第１
の電極６の電位を第２の電極７の電位よりも高くする電
圧を印加した場合、第１の半導体領域１と第２の半導体
領域２との界面に形成されるＰＮ接合８が逆方向にバイ
アスされる。ここで、この印加電圧がＰＮ接合８のブレ
ークダウン電圧を越えるとブレ−クオ−バ電流がサイリ
スタをトリガ−し第１のサイリスタが導通する。
の電極６の電位を第２の電極７の電位よりも高くする電
圧を印加した場合、第１の半導体領域１と第２の半導体
領域２との界面に形成されるＰＮ接合８が逆方向にバイ
アスされる。ここで、この印加電圧がＰＮ接合８のブレ
ークダウン電圧を越えるとブレ−クオ−バ電流がサイリ
スタをトリガ−し第１のサイリスタが導通する。
【０００４】また、第２の電極７の電位を第１の電極６
の電位よりも高くする電圧を印加した場合、第１の半導
体領域１と第４の半導体領域４との界面に形成されるＰ
Ｎ接合９が逆方向にバイアスされる。ここで、この印加
電圧がＰＮ接合９のブレークダウン電圧を越えるとブレ
−クオ−バ電流がサイリスタをトリガ−し第２のサイリ
スタが導通する。結果として双方向にサイリスタ動作す
る。
の電位よりも高くする電圧を印加した場合、第１の半導
体領域１と第４の半導体領域４との界面に形成されるＰ
Ｎ接合９が逆方向にバイアスされる。ここで、この印加
電圧がＰＮ接合９のブレークダウン電圧を越えるとブレ
−クオ−バ電流がサイリスタをトリガ−し第２のサイリ
スタが導通する。結果として双方向にサイリスタ動作す
る。
【０００５】
【発明が解決しようとする課題】この種の２方向性２端
子サイリスタをファンヒータの点火装置等に使用する場
合がある。このような場合、第１のサイリスタと第２の
サイリスタの内のどちらか一方又は両方のブレークオー
バー電圧が長期に亘って経時変化しないことが要望され
る。図２に示す２方向性２端子サイリスタでは保護膜１
０、１１に安定性の高いリンガラス等を使用した場合に
おいても半導体基板表面の安定性を長期に亘って良好に
保持することは困難である。このため、上記要望を十分
に満足することができなかった。また、エネルギ−ロス
を小さくするためオン電圧の小さいサイリスタが要求さ
れている。
子サイリスタをファンヒータの点火装置等に使用する場
合がある。このような場合、第１のサイリスタと第２の
サイリスタの内のどちらか一方又は両方のブレークオー
バー電圧が長期に亘って経時変化しないことが要望され
る。図２に示す２方向性２端子サイリスタでは保護膜１
０、１１に安定性の高いリンガラス等を使用した場合に
おいても半導体基板表面の安定性を長期に亘って良好に
保持することは困難である。このため、上記要望を十分
に満足することができなかった。また、エネルギ−ロス
を小さくするためオン電圧の小さいサイリスタが要求さ
れている。
【０００６】そこで、本発明の目的は、オン電圧の経時
変化が小さく且つオン電圧が小さい２方向性２端子サイ
リスタを提供することにある。
変化が小さく且つオン電圧が小さい２方向性２端子サイ
リスタを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、第１の導電形の第１の半導体領域２１と、半導体
基板の一方の主面に露出した上面を除いて前記第１の半
導体領域２１に隣接し、環状の平面形状を有している第
２の導電形の第２の半導体領域２２と、前記半導体基板
の一方の主面に露出した上面を除いて前記第２の半導体
領域２２に隣接し、環状の平面形状を有している第１の
導電形の第３の半導体領域２３と、上面が前記半導体基
板の一方の主面に露出し、下面及び側面がそれぞれ前記
第１の半導体領域２１と前記第２の半導体領域２２に隣
接して包囲されている第４の半導体領域２４と、前記第
１の半導体領域２１に対して前記第２の半導体領域２２
とは反対側で隣接し、前記半導体基板の他方の主面から
露出している第２の導電形の第５の半導体領域２５と、
前記半導体基板の他方の主面に露出し、環状の平面形状
を有している第１の導電形の第６の半導体領域２６とを
備え、前記第４の半導体領域２４は前記第１の半導体領
域２１よりも不純物濃度が高く、前記第３の半導体領域
２３の前記第４の半導体領域２４側、前記第２の半導体
領域２２の前記第３の半導体領域２３と前記第４の半導
体領域２４の間の部分、及び前記第４の半導体領域２４
の上面には絶縁膜２８が形成されており、前記第２の半
導体領域２２と前記第３の半導体領域２３は前記絶縁膜
２８の上面を覆う第１の電極３０に電気的に接続されて
おり、前記第５の半導体領域２５及び前記第６の半導体
領域２６は第２の電極３１に電気的に接続されており、
前記第６の半導体領域２６は平面的に見て前記第２の半
導体領域２２の外縁領域と重なる環状領域を有する２方
向性２端子サイリスタに係わるものである。
の本発明は、実施例を示す図面の符号を参照して説明す
ると、第１の導電形の第１の半導体領域２１と、半導体
基板の一方の主面に露出した上面を除いて前記第１の半
導体領域２１に隣接し、環状の平面形状を有している第
２の導電形の第２の半導体領域２２と、前記半導体基板
の一方の主面に露出した上面を除いて前記第２の半導体
領域２２に隣接し、環状の平面形状を有している第１の
導電形の第３の半導体領域２３と、上面が前記半導体基
板の一方の主面に露出し、下面及び側面がそれぞれ前記
第１の半導体領域２１と前記第２の半導体領域２２に隣
接して包囲されている第４の半導体領域２４と、前記第
１の半導体領域２１に対して前記第２の半導体領域２２
とは反対側で隣接し、前記半導体基板の他方の主面から
露出している第２の導電形の第５の半導体領域２５と、
前記半導体基板の他方の主面に露出し、環状の平面形状
を有している第１の導電形の第６の半導体領域２６とを
備え、前記第４の半導体領域２４は前記第１の半導体領
域２１よりも不純物濃度が高く、前記第３の半導体領域
２３の前記第４の半導体領域２４側、前記第２の半導体
領域２２の前記第３の半導体領域２３と前記第４の半導
体領域２４の間の部分、及び前記第４の半導体領域２４
の上面には絶縁膜２８が形成されており、前記第２の半
導体領域２２と前記第３の半導体領域２３は前記絶縁膜
２８の上面を覆う第１の電極３０に電気的に接続されて
おり、前記第５の半導体領域２５及び前記第６の半導体
領域２６は第２の電極３１に電気的に接続されており、
前記第６の半導体領域２６は平面的に見て前記第２の半
導体領域２２の外縁領域と重なる環状領域を有する２方
向性２端子サイリスタに係わるものである。
【０００８】
【発明の作用及び効果】本発明によれば、ブレークダウ
ンを決定する領域として働く第４の半導体領域２４の上
記絶縁膜２８を介して第１の電極３０が形成されている
ので、絶縁膜２８や樹脂封止体のイオンによるブレーク
ダウン電圧の変動を防止し、ブレ−クオ−バ電圧の経時
変化を小さくすることができる。また、第６の半導体領
域２６を環状に配置し、第２のサリスタが第１のサイリ
スタを環状に囲むように構成したので、第２のサイリス
タのオン電圧を小さくすることができる。
ンを決定する領域として働く第４の半導体領域２４の上
記絶縁膜２８を介して第１の電極３０が形成されている
ので、絶縁膜２８や樹脂封止体のイオンによるブレーク
ダウン電圧の変動を防止し、ブレ−クオ−バ電圧の経時
変化を小さくすることができる。また、第６の半導体領
域２６を環状に配置し、第２のサリスタが第１のサイリ
スタを環状に囲むように構成したので、第２のサイリス
タのオン電圧を小さくすることができる。
【０００９】
【実施例】次に、図１を参照して本発明の一実施例に係
わる２方向性２端子サイリスタを説明する。本実施例の
２端子サイリスタは、Ｐ形の第１の半導体領域２１、Ｎ
形の第２の半導体領域２２、Ｐ形の第３の半導体領域２
３、Ｐ形の第４の半導体領域２４、Ｎ形の第５の半導体
領域２５、Ｐ形の第６の半導体領域２６及びＰ形の第７
の半導体領域２７を有する。
わる２方向性２端子サイリスタを説明する。本実施例の
２端子サイリスタは、Ｐ形の第１の半導体領域２１、Ｎ
形の第２の半導体領域２２、Ｐ形の第３の半導体領域２
３、Ｐ形の第４の半導体領域２４、Ｎ形の第５の半導体
領域２５、Ｐ形の第６の半導体領域２６及びＰ形の第７
の半導体領域２７を有する。
【００１０】第２の半導体領域２２は半導体基板の一方
の主面に露出しており、平面環状に形成されている。第
３の半導体領域２３は半導体基板の一方の主面に露出し
ており、第２の半導体領域２２の内側に環状に形成され
ている。第２の半導体領域２２の内縁と第３の半導体領
域２３の内縁との距離は、第２の半導体領域２２の外縁
と第３の半導体領域２７の外縁との距離よりも小さくな
っている。第２及び第３の半導体領域２２、２３は、半
導体基板の一方の主面に形成された保護膜２８に設けら
れた開口２９を通じて第１の電極３０に接続され基板表
面で電気的に短絡されている。
の主面に露出しており、平面環状に形成されている。第
３の半導体領域２３は半導体基板の一方の主面に露出し
ており、第２の半導体領域２２の内側に環状に形成され
ている。第２の半導体領域２２の内縁と第３の半導体領
域２３の内縁との距離は、第２の半導体領域２２の外縁
と第３の半導体領域２７の外縁との距離よりも小さくな
っている。第２及び第３の半導体領域２２、２３は、半
導体基板の一方の主面に形成された保護膜２８に設けら
れた開口２９を通じて第１の電極３０に接続され基板表
面で電気的に短絡されている。
【００１１】第４の半導体領域２４は、半導体基板の中
央に配され、第２の半導体領域２２に隣接して包囲され
ている。第４の半導体領域２４は基板表面に露出する
が、その上面には保護膜２８が形成されており、第１の
電極３０には接続されていない。第１の電極３０は保護
膜２８を介して第４の半導体領域２４の上面全体を覆っ
ている。
央に配され、第２の半導体領域２２に隣接して包囲され
ている。第４の半導体領域２４は基板表面に露出する
が、その上面には保護膜２８が形成されており、第１の
電極３０には接続されていない。第１の電極３０は保護
膜２８を介して第４の半導体領域２４の上面全体を覆っ
ている。
【００１２】第５の半導体領域２５は、第１の半導体領
域２１に対して第２の半導体領域２２とは反対側におい
て隣接している。第５の半導体領域２５は基板の他方の
主面に露出しており、第２の電極３１に電気的に接続さ
れている。
域２１に対して第２の半導体領域２２とは反対側におい
て隣接している。第５の半導体領域２５は基板の他方の
主面に露出しており、第２の電極３１に電気的に接続さ
れている。
【００１３】第６の半導体領域２６は基板の他方の主面
の外縁に沿って平面環状に形成されている。第６の半導
体領域２６は、基板の他方の主面に露出して第２の電極
３１に電気的に接続され、基板表面で第５の半導体領域
２５と電気的に短絡されている。平面的に見たとき、第
６の半導体領域２６は第２の半導体領域２２の外縁に沿
ってこれと重なる部分を環状に有している。この環状部
分は開口２９の内側まで延びている。
の外縁に沿って平面環状に形成されている。第６の半導
体領域２６は、基板の他方の主面に露出して第２の電極
３１に電気的に接続され、基板表面で第５の半導体領域
２５と電気的に短絡されている。平面的に見たとき、第
６の半導体領域２６は第２の半導体領域２２の外縁に沿
ってこれと重なる部分を環状に有している。この環状部
分は開口２９の内側まで延びている。
【００１４】第７の半導体領域２７は基板の一方の主面
の外縁に沿って平面環状に形成されており、第１の半導
体領域２１を介して第２の半導体領域２２を包囲する。
第７の半導体領域２７の上面は基板の一方の主面に露出
して保護膜２８に被覆されている。
の外縁に沿って平面環状に形成されており、第１の半導
体領域２１を介して第２の半導体領域２２を包囲する。
第７の半導体領域２７の上面は基板の一方の主面に露出
して保護膜２８に被覆されている。
【００１５】次に本実施例の２方向性２端子サイリスタ
の動作について説明する。図１の２端子サイリスタは、
第１、第２、第３、第４及び第５の半導体領域２１、２
２、２３、２４、２５から構成される第１のサイリスタ
と、第１、第２、第５及び第６の半導体領域２１、２
２、２５、２６から構成される第２のサイリスタとが逆
並列接続された複合素子である。
の動作について説明する。図１の２端子サイリスタは、
第１、第２、第３、第４及び第５の半導体領域２１、２
２、２３、２４、２５から構成される第１のサイリスタ
と、第１、第２、第５及び第６の半導体領域２１、２
２、２５、２６から構成される第２のサイリスタとが逆
並列接続された複合素子である。
【００１６】第１の電極３０と第２の電極３１との間に
第１の電極３０の電位を第２の電極３１のそれよりも大
きくする電圧を印加すると、第１のサイリスタの第１の
半導体領域２１及び第４の半導体領域２４と第２の半導
体領域２２との界面に形成されるＰＮ接合３３及び３４
が逆方向にバイアスされる。この結果、図示のようにＰ
Ｎ接合３３及び３４からそれぞれ第１及び第２の空乏層
３５、３６が広がる。また、第４の半導体領域２４の表
面側には、第１の電極３０の電界効果によって第３の空
乏層３７が広がる。第１の空乏層３５と第２の空乏層３
６と第３の空乏層３７は互いに連続して広がるので、厳
密に区別されるものではない。
第１の電極３０の電位を第２の電極３１のそれよりも大
きくする電圧を印加すると、第１のサイリスタの第１の
半導体領域２１及び第４の半導体領域２４と第２の半導
体領域２２との界面に形成されるＰＮ接合３３及び３４
が逆方向にバイアスされる。この結果、図示のようにＰ
Ｎ接合３３及び３４からそれぞれ第１及び第２の空乏層
３５、３６が広がる。また、第４の半導体領域２４の表
面側には、第１の電極３０の電界効果によって第３の空
乏層３７が広がる。第１の空乏層３５と第２の空乏層３
６と第３の空乏層３７は互いに連続して広がるので、厳
密に区別されるものではない。
【００１７】ここで、第４の半導体領域２４は第１の半
導体領域２１よりも不純物濃度が高く且つ横方向への濃
度勾配がほとんどないから、ＰＮ接合３４から広がる第
２の空乏層３６は図示のように第１の空乏層３５に比べ
て幅の狭い空乏層である。また、第４の半導体領域２４
は拡散によって形成されるから、不純物濃度はその表面
側に向かうにつれ高くなる。しかし、第４の半導体領域
２４の表面には第３の空乏層３７が形成されるから、第
２の空乏層３６のその幅が最も狭くなる部分は第４の半
導体領域２４の表面よりもやや内側に形成される。
導体領域２１よりも不純物濃度が高く且つ横方向への濃
度勾配がほとんどないから、ＰＮ接合３４から広がる第
２の空乏層３６は図示のように第１の空乏層３５に比べ
て幅の狭い空乏層である。また、第４の半導体領域２４
は拡散によって形成されるから、不純物濃度はその表面
側に向かうにつれ高くなる。しかし、第４の半導体領域
２４の表面には第３の空乏層３７が形成されるから、第
２の空乏層３６のその幅が最も狭くなる部分は第４の半
導体領域２４の表面よりもやや内側に形成される。
【００１８】逆方向電圧がブレークダウン電圧に達する
と、第２の空乏層３６の幅狭部分に臨界電界強度Ｅcrit
を越える部分（電界集中点）が生じて、この部分を引き
金としてブレークダウンが起きる。
と、第２の空乏層３６の幅狭部分に臨界電界強度Ｅcrit
を越える部分（電界集中点）が生じて、この部分を引き
金としてブレークダウンが起きる。
【００１９】ブレークダウンが起きると、第２の半導体
領域２２を横方向に流れる電流による電圧降下によって
第２の半導体領域２２と第３の半導体領域２３の界面に
形成されるＰＮ接合が順方向にバイアスされ、第１、第
２、第３及び第４の半導体領域２１、２２、２３、２４
から構成されるトランジスタが導通する。また、第１、
第２、第４及び第５の半導体領域２１、２２、２４、２
５から構成されるトランジスタも導通し、結果として第
１のサイリスタが導通する。
領域２２を横方向に流れる電流による電圧降下によって
第２の半導体領域２２と第３の半導体領域２３の界面に
形成されるＰＮ接合が順方向にバイアスされ、第１、第
２、第３及び第４の半導体領域２１、２２、２３、２４
から構成されるトランジスタが導通する。また、第１、
第２、第４及び第５の半導体領域２１、２２、２４、２
５から構成されるトランジスタも導通し、結果として第
１のサイリスタが導通する。
【００２０】第１の電極３０と第２電極３１との間に第
２の電極３１の電位を第１の電極３０の電位よりも高く
する電圧を印加したときは、ｄｖ／ｄｔによって第２の
サイリスタが導通する。
２の電極３１の電位を第１の電極３０の電位よりも高く
する電圧を印加したときは、ｄｖ／ｄｔによって第２の
サイリスタが導通する。
【００２１】本実施例の２端子サイリスタによれば以下
のような効果が得られる。 （１） 第１のサイリスタのブレ−クオ−バ電圧を長期
に亘って一定に保持することができる。即ち、本実施例
の２端子サイリスタによれば、ブレークダウン電圧を決
定する第２の空乏層３６が形成される第４の半導体領域
２４の上面全体に第１の電極３０が形成されている。こ
のため、サイリスタ素子を覆う樹脂封止体や保護膜２８
に含まれるイオンによるブレークダウン電圧の変動が有
効に防止されている。また、第１の電極３０も保護膜と
して機能する。このため、ブレ−クオ−バ電圧を長期に
亘って一定に保持でき、高い信頼性が得られる。 （２） 上記オン電圧の温度依存性が小さい。即ち、ア
バランシェブレークダウンを起こす第２の空乏層３６
は、幅狭であるからブレークダウン電圧の温度依存性を
小さくできる。 （３） クリープ現象が生じない。即ち、電界集中点が
半導体基板の表面よりも内側に形成されるので、逆方向
電圧印加時にブレークダウン電圧が短時間のうちに変動
する不安定な現象いわゆるクリープ現象が生じない。 （４） 第２のサイリスタのオン電圧が小さい。即ち、
第２のサイリスタが第１のサイリスタを環状に包囲する
ように配されており、第２のサイリスタを構成する第６
の半導体領域２６が平面的にみて第２の半導体領域２２
及び開口２９と重なっている。このため、第２の電極３
１から第１の電極３０への電流経路が短くオン電圧を比
較的小さくできる。 （５） 第１のサイリスタのブレークオーバ−電流が小
さく、電力損失が少ない。この理由は必ずしも明確では
ないが、第１、第２、第３及び第４の半導体領域２１、
２２、２３、２４で構成される第１のトランジスタと、
第１、第２、第４及び第５の半導体領域２１、２２、２
４、２５で構成される第２のトランジスタの注入・逆注
入電流経路がほぼ一致し、サイリスタ導通に寄与しない
無効電流が少ないためと考えられる。電流経路がほぼ一
致するのは、第３の半導体領域２３から第１の半導体領
域２１に拡散されたキャリアの分布が第４の半導体領域
２４の下方で最大となることによる。
のような効果が得られる。 （１） 第１のサイリスタのブレ−クオ−バ電圧を長期
に亘って一定に保持することができる。即ち、本実施例
の２端子サイリスタによれば、ブレークダウン電圧を決
定する第２の空乏層３６が形成される第４の半導体領域
２４の上面全体に第１の電極３０が形成されている。こ
のため、サイリスタ素子を覆う樹脂封止体や保護膜２８
に含まれるイオンによるブレークダウン電圧の変動が有
効に防止されている。また、第１の電極３０も保護膜と
して機能する。このため、ブレ−クオ−バ電圧を長期に
亘って一定に保持でき、高い信頼性が得られる。 （２） 上記オン電圧の温度依存性が小さい。即ち、ア
バランシェブレークダウンを起こす第２の空乏層３６
は、幅狭であるからブレークダウン電圧の温度依存性を
小さくできる。 （３） クリープ現象が生じない。即ち、電界集中点が
半導体基板の表面よりも内側に形成されるので、逆方向
電圧印加時にブレークダウン電圧が短時間のうちに変動
する不安定な現象いわゆるクリープ現象が生じない。 （４） 第２のサイリスタのオン電圧が小さい。即ち、
第２のサイリスタが第１のサイリスタを環状に包囲する
ように配されており、第２のサイリスタを構成する第６
の半導体領域２６が平面的にみて第２の半導体領域２２
及び開口２９と重なっている。このため、第２の電極３
１から第１の電極３０への電流経路が短くオン電圧を比
較的小さくできる。 （５） 第１のサイリスタのブレークオーバ−電流が小
さく、電力損失が少ない。この理由は必ずしも明確では
ないが、第１、第２、第３及び第４の半導体領域２１、
２２、２３、２４で構成される第１のトランジスタと、
第１、第２、第４及び第５の半導体領域２１、２２、２
４、２５で構成される第２のトランジスタの注入・逆注
入電流経路がほぼ一致し、サイリスタ導通に寄与しない
無効電流が少ないためと考えられる。電流経路がほぼ一
致するのは、第３の半導体領域２３から第１の半導体領
域２１に拡散されたキャリアの分布が第４の半導体領域
２４の下方で最大となることによる。
【図１】従来の２方向性２端子サイリスタを示す中央縦
断面図である。
断面図である。
【図２】本発明の実施例の２方向性２端子サイリスタを
示す中央縦断面図である。
示す中央縦断面図である。
２１〜２７ 第１〜第７の半導体領域 ２８ 絶縁膜
Claims (1)
- 【請求項１】 第１の導電形の第１の半導体領域（２
１）と、 半導体基板の一方の主面に露出した上面を除いて前記第
１の半導体領域（２１）に隣接し、環状の平面形状を有
している第２の導電形の第２の半導体領域（２２）と、 前記半導体基板の一方の主面に露出した上面を除いて前
記第２の半導体領域（２２）に隣接し、環状の平面形状
を有している第１の導電形の第３の半導体領域（２３）
と、 上面が前記半導体基板の一方の主面に露出し、下面及び
側面がそれぞれ前記第１の半導体領域（２１）と前記第
２の半導体領域（２２）に隣接して包囲されている第４
の半導体領域（２４）と、 前記第１の半導体領域（２１）に対して前記第２の半導
体領域（２２）とは反対側で隣接し、前記半導体基板の
他方の主面から露出している第２の導電形の第５の半導
体領域（２５）と、 前記半導体基板の他方の主面に露出し、環状の平面形状
を有している第１の導電形の第６の半導体領域（２６）
とを備え、前記第４の半導体領域（２４）は前記第１の
半導体領域（２１）よりも不純物濃度が高く、 前記第３の半導体領域（２３）の前記第４の半導体領域
（２４）側、前記第２の半導体領域（２２）の前記第３
の半導体領域（２３）と前記第４の半導体領域（２４）
の間の部分、及び前記第４の半導体領域（２４）の上面
には絶縁膜（２８）が形成されており、 前記第２の半導体領域（２２）と前記第３の半導体領域
（２３）は前記絶縁膜（２８）の上面を覆う第１の電極
（３０）に電気的に接続されており、 前記第５の半導体領域（２５）及び前記第６の半導体領
域（２６）は第２の電極（３１）に電気的に接続されて
おり、 前記第６の半導体領域（２６）は平面的に見て前記第２
の半導体領域（２２）の外縁領域と重なる環状領域を有
することを特徴とする２方向性２端子サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8548993A JP2650180B2 (ja) | 1993-03-19 | 1993-03-19 | ２方向性２端子サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8548993A JP2650180B2 (ja) | 1993-03-19 | 1993-03-19 | ２方向性２端子サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275819A JPH06275819A (ja) | 1994-09-30 |
| JP2650180B2 true JP2650180B2 (ja) | 1997-09-03 |
Family
ID=13860345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8548993A Expired - Fee Related JP2650180B2 (ja) | 1993-03-19 | 1993-03-19 | ２方向性２端子サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650180B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950823B2 (en) * | 2002-12-23 | 2005-09-27 | International Business Machines Corporation | Transparent edge-of-network data cache |
| JP5564333B2 (ja) * | 2010-05-27 | 2014-07-30 | 新電元工業株式会社 | 逆阻止型サイリスタ |
-
1993
- 1993-03-19 JP JP8548993A patent/JP2650180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275819A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819044A (en) | Vertical type MOS transistor and its chip | |
| US3739238A (en) | Semiconductor device with a field effect transistor | |
| JPS6358380B2 (ja) | ||
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH0324791B2 (ja) | ||
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| US4261004A (en) | Semiconductor device | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5684323A (en) | Protection circuit for semiconductor device | |
| US5545914A (en) | Semiconductor device having zener diodes with temperature stability between base and collector regions | |
| JPH03180074A (ja) | 半導体装置 | |
| JP2650180B2 (ja) | ２方向性２端子サイリスタ | |
| JPH0465552B2 (ja) | ||
| US4114178A (en) | Semiconductor controlled rectifier having an auxiliary region with localized low resistance paths to the control gate | |
| JPH0677472A (ja) | サージ防護素子 | |
| JP2854900B2 (ja) | 半導体装置 | |
| US5128742A (en) | Variable gain switch | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| JP2937099B2 (ja) | ２方向性２端子サイリスタ | |
| JP2596312B2 (ja) | 半導体装置 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH0778970A (ja) | 半導体装置 | |
| JPH04363068A (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |