JP5564333B2 - 逆阻止型サイリスタ - Google Patents
逆阻止型サイリスタ Download PDFInfo
- Publication number
- JP5564333B2 JP5564333B2 JP2010121802A JP2010121802A JP5564333B2 JP 5564333 B2 JP5564333 B2 JP 5564333B2 JP 2010121802 A JP2010121802 A JP 2010121802A JP 2010121802 A JP2010121802 A JP 2010121802A JP 5564333 B2 JP5564333 B2 JP 5564333B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- voltage
- reverse
- reverse blocking
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Description
図5(b)に示される高電圧パルス発生装置では、トランスのインダクタンスによる逆起電圧が発生した場合に、FRDによって逆方向に流れようとする電流を強制的にカットする。FRDが逆方向に流れる電流をカットしている間に、THY内の残留キャリアが消滅する。これにより、THYは、ターンオフされるため、図5(b)に示される高電圧パルス発生装置は、高い周波数に対応できる(図6(b))。
また、図5(a)に示される高電圧パルス発生装置では、従来のTHYを用いた場合、THYのブレークオーバ電圧とブレークダウン電圧とがほぼ等しいために、逆方向に流れる電流をカットできない。また、逆方向のブレークダウン電圧を超えると、流れる電流経路がn型半導体→p型半導体→n型半導体の順になるため、2次降伏破壊を引き起こす場合がある。このため、図5(a)に示される高電圧パルス発生装置では、高い周波数のスイッチング動作に対応できないという問題がある。
以下、本発明の第1の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図1は、本実施形態による逆阻止型サイリスタ100を示す断面構成図である。
図1において、逆阻止型サイリスタ100は、P領域(1a、1b、3)、N領域(2a、2b、4)、チャネルストッパ(5〜8)、電極(11、12)、及び絶縁層(21〜25)を備える。
P領域(1a、1b)は、p型半導体の領域である。P領域1aは、N領域2aと接して形成され、第1の表面F1に露呈させて形成される。また、P領域1bは、N領域2bと接して形成され、第1の表面F1に露呈させて形成される。なお、P領域1aと1bをまとめて表す場合は、P領域1という。
N領域4は、n型半導体の領域である。N領域4は、P領域3に接して形成され、第2の表面F2に露呈させて形成される。また、N領域4は、少数キャリアの寿命を短縮するライフタイム制御領域40を含む。
絶縁層24は、第2の表面F2に接して設けられ、第2の表面F2に面している。絶縁層24は、チャネルストッパ7の一部分からN領域4の一部分までを覆うように形成される。絶縁層25は、第2の表面F2に接して設けられ、第2の表面F2に面している。絶縁層25は、チャネルストッパ8の一部分からN領域4の一部分までを覆うように形成される。
また、電極12は、第2の表面F2にそって、絶縁層24に覆われていないN領域4の一部分と絶縁層25に覆われていないN領域4の一部分に接して形成される。電極12の材質は、金属であり、例えば、アルミニウムである。電極12は、N領域4とオーミック接触する。
ライフタイム制御領域40は、例えば、白金などの不純物(重金属)を含む領域であり、重金属拡散法によってN領域4に形成される。また、ライフタイム制御領域40は、N領域4における電圧差生成領域30に対向した位置に形成される。例えば、ライフタイム制御領域40は、逆阻止型サイリスタ100が導通状態である場合に、電流が流れる経路におけるN領域4の部分に形成される。ライフタイム制御領域40は、N領域4の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
まず、図1に示される逆阻止型サイリスタ100において、端子T1と端子T2との間にバイアス電圧が印加された上記第1の場合の動作を説明する。
図1において、上記第1の場合、接合部(J2a、J2b)と接合部(J4a、J4b)にそれぞれ逆方向電圧(逆バイアス)が印加される。
図1において、上記第2の場合、接合部J3に逆方向電圧(逆バイアス)が印加される。この上記第2の場合、P領域3とN領域4は、FRDとして機能し、接合部J3に逆方向電圧(逆バイアス)が印加されるため、端子T2と端子T1との間の導通は阻止される。
図1に示される逆阻止型サイリスタ100では、上記第1の場合から上記第2の場合に移行する場合、ライフタイム制御領域40によって少数キャリア(電子)の寿命を短縮するため、逆方向電流を低減できる。また、この逆方向電流が流れる時間(逆回復時間)を短縮できる。
図2(a)は、同実施形態における逆阻止型サイリスタ100の等価回路を示す。
また、図2(b)は、図5(b)に示される従来のサイリスタとFRDとを合わせた等価回路を比較のために示す。
図2(b)に示される従来のサイリスタとFRDを直列に接続した場合に比べて、図2(a)に示される逆阻止型サイリスタ100は、接合部が1つ少ないことを示す。つまり、逆阻止型サイリスタ100は、従来のサイリスタとFRDとを1つの素子に取り込み、両方の機能を備える。これにより、逆阻止型サイリスタ100では、順方向バイアス時におけるFRDの順方向電圧VF分による電力損失を低減できる。
この図において、グラフは、逆阻止型サイリスタ100に印加する電圧と流れる電流の関係を示す。このグラフにおいて、横軸は、逆阻止型サイリスタ100に印加する電圧を示し、縦軸は、端子T1から端子T2に流れる電流を示す。
また、ライフタイム制御領域40は、逆阻止型サイリスタ100が導通状態である場合に電流が流れる経路に部分的に形成される。これにより、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ100の特性に、ライフタイム制御領域40が与える影響を低減できる。
以下、本発明の第2の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図4は、本実施形態による逆阻止型サイリスタ100aを示す断面構成図である。
図4において、逆阻止型サイリスタ100aは、P領域(1c、3)、N領域(2c、4)、チャネルストッパ(5〜8)、電極(11a、12)、及び絶縁層(21a、22a、24、25)を備える。この図において、図1と同じ構成には同一の符号を付す。
P領域1cは、p型半導体の領域(P++領域)である。P領域1cは、P領域3よりも不純物濃度が高いP++領域である。P領域1cは、N領域2cと接して形成され、第1の表面F1に露呈させて形成される。
N領域4は、n型半導体の領域である。N領域4は、P領域3の電圧差生成領域30aに接して形成され、第2の表面F2に露呈させて形成される。また、N領域4は、少数キャリアの寿命を短縮するライフタイム制御領域40aを含む。
電極11aは、第1の表面F1にそって、絶縁層21a及び22aに覆われていないN領域2cの一部分とP領域1cとに接して形成される。電極11aの材質は、金属であり、例えば、アルミニウムである。電極11aは、P領域1cとN領域2cとを短絡させると共に、P領域1c及びN領域2cとオーミック接触する。
ライフタイム制御領域40aは、例えば、白金などの不純物(重金属)を含む領域であり、重金属拡散法によってN領域4に形成される。また、ライフタイム制御領域40aは、N領域4における電圧差生成領域30aに対向した位置に形成される。ライフタイム制御領域40aは、N領域4における第2の表面F2に接する面と平行な面全体に形成される。ライフタイム制御領域40aは、ライフタイム制御領域40aは、N領域4の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
まず、図4に示される逆阻止型サイリスタ100aにおいて、端子T1と端子T2との間にバイアス電圧が印加された上記第1の場合の動作を説明する。
図4において、上記第1の場合、接合部J2に逆方向電圧(逆バイアス)が印加される。
図4において、上記第2の場合、接合部J3aに逆方向電圧(逆バイアス)が印加される。この上記第2の場合、P領域3とN領域4は、FRDとして機能し、接合部J3aに逆方向電圧(逆バイアス)が印加されるため、端子T2と端子T1との間の導通は阻止される。
また、同実施形態における動作を示すグラフは、図3における波形301と同様である。
また、ライフタイム制御領域40aは、N領域4における第2の表面F2に接する面と平行な面全体に形成される。このため、ライフタイム制御領域40aを形成し易いという効果が期待できる。
これにより、逆阻止型サイリスタ100(又は100a)は、図5(a)に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。また、FRDを直列に挿入する必要がないため、順方向バイアス時におけるFRDの順方向電圧VF分による電力損失を低減できる。
これにより、電圧差生成領域30は、第3領域(P領域3)より不純物濃度が高いため、ブレークオーバ電圧を低減させるように作用する。そのため、電圧差生成領域30は、ブレークオーバ電圧(A1[V])がブレークダウン電圧(B[V])より低くなるように電圧差を生じさせる。ブレークダウン電圧(B[V])をブレークオーバ電圧(A1[V])より高い電圧にすることで、逆阻止型サイリスタ100は、逆方向電圧が印加された際(上記第2の場合)にFRDと同等に機能させることができる。
これにより、電圧差生成領域30aは、第3領域(P領域3)より不純物濃度が低いため、ブレークダウン電圧を高めるように作用する。そのため、電圧差生成領域30aは、ブレークオーバ電圧(A1[V])がブレークダウン電圧(B[V])より低くなるように電圧差を生じさせる。ブレークダウン電圧(B[V])をブレークオーバ電圧(A1[V])より高い電圧にすることで、逆阻止型サイリスタ100aは、逆方向電圧が印加された際(上記第2の場合)にFRDと同等に機能させることができる。
これにより、逆方向電圧が印加された際に、ライフタイム制御領域40(又は40a)によって少数キャリア(電子)の寿命を短縮することができる。そのため、逆阻止型サイリスタ100(又は100a)は、逆方向電流を低減できる。また、逆阻止型サイリスタ100(又は100a)は、この逆方向電流が流れる時間(逆回復時間)を短縮できる。
これにより、ライフタイム制御領域40は、逆阻止型サイリスタ100が導通状態である場合に電流が流れる経路に部分的に形成される。そのため、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ100の特性に、ライフタイム制御領域40が与える影響を低減できる。
また、上記の各実施形態において、ライフタイム制御領域(40、40a)は、重金属拡散法によって白金などの不純物(重金属)を含む領域として形成される形態を説明したがこれに限定されない。重金属拡散法によって金などの他の重金属を含む領域を形成する形態で良いし、他の方法によってライフタイム制御領域(40、40a)を形成する形態でも良い。例えば、電子線照射やHe(ヘリウム)、プロトンなどのイオン照射によって、ライフタイム制御領域(40、40a)を形成する形態でも良い。
また、第2の実施形態においても同様に、P領域3は、電圧差生成領域30aと第1の実施形態における電圧差生成領域30との両方を備える形態でも良い。
なお、上記の各実施形態において、逆阻止型サイリスタ(100、100a)は、p型半導体とn型半導体が逆の位置に形成される形態であって、逆にバイアスされる形態でも良い。
2、2a、2b、2c、4 N領域
5、6、7、8 チャネルストッパ
11、11a、12 電極
21、21a、22、22a、23、24、25 絶縁層
30、30a 電圧差生成領域
40、40a ライフタイム制御領域
100、100a 逆阻止型サイリスタ
Claims (3)
- p型半導体の第1領域とn型半導体の第2領域とp型半導体の第3領域とn型半導体の第4領域とが順に接合された逆阻止型サイリスタであって、
前記第3領域は、
前記第1領域から前記第4領域に順方向電圧が印加された場合に前記第1領域と前記第4領域の間が導通する前の最大電圧値を示すブレークオーバ電圧が、前記第4領域から前記第1領域に逆方向電圧が印加された場合に前記第4領域と前記第1領域の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域を有し、
前記電圧差生成領域は、
前記第2領域と前記第3領域の接合部のうちの一部分に形成され、前記第3領域より不純物濃度が高いp型半導体の第5領域と、前記第3領域と前記第4領域の接合部を覆うように形成され、前記第3領域より不純物濃度が低いp型半導体の第6領域とを有する
ことを特徴とする逆阻止型サイリスタ。 - 前記第4領域は、
少数キャリアの寿命を短縮するライフタイム制御領域を含む
ことを特徴とする請求項1に記載の逆阻止型サイリスタ。 - 前記第4領域は、
少数キャリアの寿命を短縮し、前記第2領域に対向する前記第4領域の面のうちの一部の範囲に形成されたライフタイム制御領域を含み、
前記第5領域は、
前記ライフタイム制御領域に対向した位置に形成されている
ことを特徴とする請求項1に記載の逆阻止型サイリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121802A JP5564333B2 (ja) | 2010-05-27 | 2010-05-27 | 逆阻止型サイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121802A JP5564333B2 (ja) | 2010-05-27 | 2010-05-27 | 逆阻止型サイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249602A JP2011249602A (ja) | 2011-12-08 |
JP5564333B2 true JP5564333B2 (ja) | 2014-07-30 |
Family
ID=45414487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121802A Active JP5564333B2 (ja) | 2010-05-27 | 2010-05-27 | 逆阻止型サイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5564333B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54887A (en) * | 1977-06-03 | 1979-01-06 | Mitsubishi Electric Corp | Two-way thyristor |
JP2650180B2 (ja) * | 1993-03-19 | 1997-09-03 | サンケン電気株式会社 | 2方向性2端子サイリスタ |
JPH0778970A (ja) * | 1993-06-18 | 1995-03-20 | Sanken Electric Co Ltd | 半導体装置 |
JPH09162136A (ja) * | 1995-12-13 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
GB0108792D0 (en) * | 2001-04-07 | 2001-05-30 | Power Innovations Ltd | Overvoltage protection device |
-
2010
- 2010-05-27 JP JP2010121802A patent/JP5564333B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011249602A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10147812B2 (en) | Diode, semiconductor device, and MOSFET | |
JP4843253B2 (ja) | 電力用半導体装置 | |
US10153275B2 (en) | Method of operating an IGBT having switchable and non-switchable diode cells | |
US9276137B2 (en) | Diode and semiconductor device including built-in diode | |
US7615802B2 (en) | Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure | |
US10200028B2 (en) | Electric assembly including a reverse conducting switching device and a rectifying device | |
CN105679835B (zh) | 半导体器件 | |
JP2016146470A (ja) | 過負荷電流通電能力を有する半導体デバイス | |
JP4803965B2 (ja) | 接合ゲート型静電誘導型サイリスタおよび当該接合ゲート型静電誘導型サイリスタを用いた高圧パルス発生装置 | |
JP2017152523A (ja) | パワー半導体素子およびそれを用いるパワー半導体モジュール | |
US11430883B2 (en) | Semiconductor device including insulation film with plurality of opening portions and manufacturing method for semiconductor device | |
US6664591B2 (en) | Insulated gate semiconductor device | |
US5621229A (en) | Semiconductor device and control method | |
JP2006245475A (ja) | 半導体装置及びその製造方法 | |
JP2009049045A (ja) | ソフトリカバリーダイオード | |
JP2015177094A (ja) | 半導体装置 | |
JP2010177361A (ja) | ソフトリカバリーダイオード | |
JP5564333B2 (ja) | 逆阻止型サイリスタ | |
JP6089733B2 (ja) | 半導体装置 | |
JP2011249601A (ja) | 短絡型サイリスタ | |
JP6879572B2 (ja) | 切換え過渡時に更なるタイミング相を有するダブルベースバイポーラトランジスタの動作 | |
US6388306B1 (en) | Semiconductor device with rapid reverse recovery characteristic | |
US6472686B1 (en) | Silicon carbide (SIC) gate turn-off (GTO) thyristor apparatus and method for high power control | |
JPS6153877B2 (ja) | ||
WO2015179718A1 (en) | Construction and optical control of bipolar junction transistors and thyristors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Effective date: 20140304 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5564333 Country of ref document: JP |