JP2649252B2 - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2649252B2
JP2649252B2 JP63115163A JP11516388A JP2649252B2 JP 2649252 B2 JP2649252 B2 JP 2649252B2 JP 63115163 A JP63115163 A JP 63115163A JP 11516388 A JP11516388 A JP 11516388A JP 2649252 B2 JP2649252 B2 JP 2649252B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
multilayer printed
layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63115163A
Other languages
English (en)
Other versions
JPH01286339A (ja
Inventor
克己 勾坂
厚 廣井
光広 近藤
武 武山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63115163A priority Critical patent/JP2649252B2/ja
Publication of JPH01286339A publication Critical patent/JPH01286339A/ja
Application granted granted Critical
Publication of JP2649252B2 publication Critical patent/JP2649252B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、機械強度がすぐれる多層プリント配線板に
関し、得に積層導体層数が奇数であり、導体の一部が電
子部品又は他のプリント配線板との電気的接続用電極を
形成している多層プリント配線板に関する。
(従来の技術) 近年、電子部分を搭載するための多層プリント配線板
の高密度化は著しく、その基本的動向は客先における半
導体素子の高密度化等の仕様に対応している。すなわ
ち、多層プリント配線板における機能ユニット化、小型
化、入出力端子数の増加と端子加工の微細化である。
したがって、これらの半導体素子を搭載する多層プリ
ント配線板に対しても、単位面積当りの必要配線チャン
ネルを増加すること、プリントと配線板自体の高多層化
と薄膜化が必要とされてきている。
さらに、機能的には、市場でのメンテナンスを容易化
すること、及び製造分留りを向上させることから、プリ
ント配線板を機能の単位ユニットとして考えられるよう
になってきている。
一般的な多層プリント配線板は、配線効率を上げるた
め、ある層の横方向を配線の流れ方向とすると、他の層
は縦方向の配線の流れとなるため、導体層数は偶数層で
ほとんど形成されている。
さらに、導体層として電源層とグランド層もシールド
効果が期待され、信号層に対して、対に形成されること
が多く、いずれにしても機能上の導体層は偶数で形成さ
れていた。
その理由は、多層プリント配線板が樹脂含浸のガラス
クロス(プリプレグ)と外層用銅箔と銅張積層板とを積
層形成することからも奇数導体層形成すると、層構成の
プリプレグが非対称となり、加熱プレス時のプリプレグ
の硬化収縮により、形成基板に応力が残り積層基板のソ
リやねじれが避けられないからであり、プリプレグ積層
による奇数導体層の高多層プリント配線板はほとんど製
造されていなかった。
(発明が解決しようとする課題) ところが、以上のように、一般的多層プリント配線板
の構成をとると、3層、5層、7層等の奇数層をとるこ
とが、コストメリットがなく、ソリやねじれが発生しや
すいことから配線の収納は十分であるにもかかわらず、
4層、6層、8層の層構成の1つ上の偶数導体層をとら
ざるをえず、基材を多く使用するコスト高な層構成をと
らざるをえない問題があった。
すなわち、内層コアー基材は表裏に銅箔層を使用して
おり、必ず偶数であって、あえて奇数導体層とするため
に片面銅張積層板を使用するにしても、基本的な材料構
成は変わらず、コスト上は同等でありソリやねじれも発
生しやすいものとなっていた。
又、多層構造を薄板厚で形成しようとすると、プリン
ト配線板の一般的材料であるガラスクロスー樹脂含浸材
料だけでは機構強度が不足し、大型サイズでの面着部品
(表面実装部品)の実装が難しい問題があった。
さらに、プリント配線板を単位機能ユニットとして考
えると、プリント配線板の外部との電気的接続電極は端
部にそろえたコンタクトフィンガーとして形成され、電
子部品や他のプリント配線板と接続されており、多数枚
のプリント配線板によって1つのシステムが成り立って
いた。
そのためコネクター、配線ケーブルエリアはプリント
配線板に対してもかなりの領域を占めてしまい、高密度
に配線、実装されたプリント配線板であるにもかかわら
ず、その収納体積を大きなものにならざるをえなかっ
た。
以上の課題を解決すべく本発明者等が鋭意研究してき
た結果、導体として、リードフレーム材を使用して多層
プリント配線板の導体層として使用することがよい結果
を生むことを新規に知見し本発明を完成したのである。
そして、本発明の目的とするところは、底コストで基
板のソリやねじれのない機械強度に優れる奇数導体層を
有する多層プリント配線板であり、特に入出力電極とし
て導体として使用するリードフレーム材を使用すること
で、入出力がファインでプリント配線板の相互接続時に
コネクター、ケーブルが必要のない高密度なプリント配
線板の相互接続が可能な多層プリント配線板を提供する
ことにある。
(課題を解決するための手段) 以上の課題を解決するために本発明が採った手段は、
実施例に対応する第1図〜第7図を参照して説明する
と、 「複数の導体層を有する多層プリント配線板(10)で
あって、 リードフレーム材からなる中間導体層(5)と、 この中間導体層(5)の両面に絶縁層を介して対称に
設けられた導体層(3)とから構成されたことを特徴と
する多層プリント配線板(10)」 である。
そして、この半導体に係る多層プリント配線板’(1
0)のさらに具体的な態様としては、次のようなものが
考えられる。すなわち、 リードフレーム材からなる中間導体層(5)の両面に
その他の導体層(3)が絶縁層を介して対称に設けら
れ、導体層(3)、(5)が奇数であることを特徴とす
る多層プリント配線板(10)であること。
中間導体層(5)が多層プリント配線板(10)の電子
部品との電気的接続用電極であることを特徴とする多層
プリント配線板(10)であること。
電気的接続用電極が多層プリント配線板(10)よりも
突出していることを特徴とする多層プリント配線板(1
0)であること。
以上の本発明が採った手段を、図面に示した具体例に
従って詳細に説明すると次の通りである。
まず、この多層プリント配線板(10)は、中間導体層
(5)をリードフレーム材料によって形成したものであ
る。例えば銅系又は42アロイ系のものをエッチング又は
スタンビングすることにより回路形成し、この中間導体
層(5)の両面に対称にその他の導体層(3)を設け絶
縁層となるプリプレグと積層してプレスすることにより
形成したものである。
積層形成の一例としてはプリント配線板と同様の340m
m×510mmサイズ等の大型のリードフレーム材を使用し
て、ガイドホールを利用してプレス形成することで層間
の位置精度が高く確保することができる。
ここで使用するリードフレーム材は一般的な半導体素
子の外部入出力アウターリード(6)として使用される
ものであればよい。好ましくは、ガラスエポキシやガラ
スポリイミド材等の一般的プリント配線板材の縦横の熱
膨張に近い銅系材料がよい。これによりスルーホール
(4)のメッキとリードフレーム材との接続信頼性も高
くでき、プリント配線板のエッチング加工、パターン形
成加工を共用することができるためである。厚みは一般
的な0.1〜0.25mmのものが特に使用しやすい。
回路形成は、製造ワークサイズに対して、小型パター
ンの多数個取りであれば金型による打抜き加工も効果的
であり、低価格加工が可能となる。
又、ここで使用する銅張積層板(1)や接着剤(2)
は、エポキシ、トリアジン、ポリイミド等のガラスクロ
スー樹脂含浸が好ましいが、要するにプリント配線板の
特徴である大型サイズで、銅箔等を利用したエッチン
グ、メッキ等の加工は可能な絶縁材料であればよい。
さらに、この多層プリント配線板(10)にあっては、
リードフレーム材を導体として用いながら多層プリント
配線板(10)より突出されることにより、マザーボード
(11)との電気的接続を目的とする電極として利用した
ものである。
これは、機能的には、プリント配線板の外部との電気
的接続用のコンタクトフィンガー(8)に、いわゆるエ
フクリップリードを挿入した場合と同様の機能を有する
ものである。
(発明の作用) 本発明が以上のような手段を採ることによって以下の
ような作用がある。
(イ)中間導体層(5)の両面に絶縁層を介してその他
の導体層(3)を対称に設けたので、奇数導体層でもソ
リやねじれが少ない。これは銅張積層板(1)を多く使
用することなく、リードフレーム材を中間導体層(5)
として使用するため、積層構成時の絶縁層となるプリプ
レグ(2)配置を積層構成中心に対して対称とすること
ができるため、積層加熱プレス時の基板収縮の応力がバ
ランスされ相殺されるためである。
また、必ずしも導体層(3)として銅張積層板(1)
を使用しないため、底コストの材料費となり、その加工
法もスタンピング法も可能となり、さらに加工費の軽減
となる作用がある。
(ロ)中間導体層(5)は、単なる金属箔でなく機械強
度に優れるリードフレーム材を使用するため、薄板であ
りながら曲げや折れに強くなる。導体層(3)が厚くな
るため熱容量が増し、均熱性が高くなく。さらに、大電
流を流すことができる。
これは、銅張積層板(1)が持つ加工性とリードフレ
ーム材が持つ強度と特性が複合化されたためである。
(ハ)リードフレーム材を多層プリント配線板(10)よ
り突出させることにより、リードフレームを単なる導体
層として利用することなく、積極的に外部の電気的接続
用として利用することで、従来のコンタクトフィンガー
(8)でコネクターを利用してマザーボード(11)へ実
装することが不用になる。つまり、中間導体層(5)を
アウターリード(6)として活用することが多層プリン
ト配線板(10)でありながら、入出力リードを備えてお
り、高密度の実装が可能になる作用がある。
(実施例) 次に、本発明を図面に示した各実施例及び従来例に従
って詳細に説明する。
(従来例) 第1図及び第2図は6層導体層の従来例を示すもので
ある。第1図にあっては、銅張積層板(1)のパターン
形成済のものを3枚用意し、接着剤層(2)を介して積
層後、穴あけメッキ等のプリント配線板製造工程を通っ
た基板の断面図である。この製造プロセスからもわかる
ように3枚の内層コアー材(1)とそのエッチング加工
プロセス費用がかかりコスト高となる。さらに層構成も
以上のように必然的に偶数をとらざるをえない工程とな
っている。
第2図はコアー材(1)を2枚とし、外層形成は銅箔
を使用した場合であるが、いずれにせよ偶数構成となり
奇数導体層を構成するには、特定の層の銅箔を完全にエ
ッチング除去してしまいコスト高となるか、片面銅張積
層板(1)を使用する非対称構成をとり、応力が残り、
ソリやねじれやすい層構成とせざるをえない。
第3図は従来の外の部品との電気的接続を行う端子の
コンタクトフィンガー(8)の図であり、端子電極間も
3.81mmであり、コネクター等の媒体を使用して他のプリ
ント配線板と接続される。
実施例1 第4図は本発明の実施例であり、5層の導体層
(3)、(5)を有する他層(10)である。コアー材と
しては0.4mm厚のIR−4の銅張積層板(1)2枚を外層
側に構成し、0.25mmの三菱伸銅社製の銅系リードフレー
ム材(商品名HSM)をスタンピング加工して回路形成し
たものを中間導体層(5)として利用している。この回
路形成はエッチング加工でも当然よく、量とのかねあい
で最適コストとなる加工法を選べばよい。
本実施例においては、この中間導体層(5)とはスル
ーホール(4)によって導通形成しているが、電気的接
続がされておれば、アクセスホールによる半田接続であ
ってさしつかえない。
以上の構成により、奇数層形成でありながら積層構成
が対称となり、積層形成品はソリやねじれのない良好な
ものであると同時に、0.25mm厚のリードフレーム材を使
用しているため、一般的、銅箔よりも機械強度が優れ、
電気容量が増しているとともに、熱伝導性を優れたもの
となっており、高密度で高電力の部品搭載を可能にして
いる。
実施例2 第5図は、本発明による薄型の3層構成多層プリント
配線板(10)である。この構成はエッチング加工済のあ
らかじめ積層する接着剤(3)より大きめのリードフレ
ーム材を使用した場合である。使用リードフレーム材は
0.25mm厚の42アロイ系のリードフレーム材で、大同特殊
鋼株式会社製のDF42材を使用し、接着層(3)三菱瓦斯
化学社製のブスマレイドトリアジンのプリプレグ0.1mm
厚を片側2枚を18μmの電解銅箔と積層形成している。
中間導体層(5)はその一部が基板より突出してお
り、スルーホールによりプリント配線板回路と電気的に
接続している。この突出部は回路基板と他の電子部品や
装置と電気的接続用のリード(6)として形成されてい
る。
本実施例は、コアー材(1)を使用しないため3層構
成でありながら薄く、機械強度も優れた多層プリント配
線板である。
第6図は、第5図の多層プリント配線板に面付の電子
部品(20)を搭載し、アウターリード(6)により、マ
ザーボード(11)のスルーホール(4)の直接挿入実装
した実施例であり、コネクターが不必要であり、さらに
高密度な多層プリント配線板の相互接続を可能にしてい
る。
実施例3 第7図は本発明による5層構成の多層プリント配線板
の実施例であり、本実施例は搭載部品としてベアーチッ
プ(21)を金線(30)によりワイヤーボンディングし
て、プリント配線板と電気的に接続しているとともに、
裏面のチップの受動素子(22)を半田(31)の接続によ
り搭載したのち、モールドして樹脂封止したものであ
る。この際に、内層導体として使用したリードフレーム
材は、この封止用のモールド樹脂(7)よりも突出して
おり、電子部品の放熱のエリアとして大変有効に働いて
いる。この際の中間導体層(5)と、多層プリント配線
板(10)は回路上接続していても、独立であってもいず
れでもよい。
(発明の効果) 以上要するに、本発明にあっては上記各実施例にて例
示した如く、 「複数の導体層を有する多層プリント配線板であっ
て、 リードフレーム材からなる中間導体層と、 この中間導体層の両面に絶縁層を介して対称に設けら
れた導体層とから構成された ことを特徴とする多層プリント配線板。」 にその構成上の特徴があり、これにより、機械強度が強
く、奇数導体層であっても、ソリやねじれがなく、しか
も熱特性にも優れる多層プリント配線板(10)を簡単な
構成で提供することができるのである。
すなわち、この多層プリント配線板(10)は、次のよ
うな具体的効果を有するものである。
(イ)配線の収納の必要から必ずしも偶数導体層を必要
としない層構成であって、それにより1層数の少ない多
層プリント配線板(10)を積層形成する際に簡単な構成
で安価に、かつソリやねじれのない多層プリント配線板
(10)を製造することができる。
(ロ)しかも、中間導体層(5)にリードフレーム材を
使用するため、単なる金属導体層と異なり、薄板でも機
械強度向上させることができ、熱伝導性がリードフレー
ム導体層により通常の銅箔より向上する利点がある。
(ハ)さらに、リードフレーム導体層を多層プリント配
線板(10)より突出させることにより、回路の電気的入
出力端子として利用でき、アウターリード(6)の出し
方によっては、SIP、DIP、QFPタイプの入出力の出し方
が可能となる。つまり、高密度にコネクターを使用する
ことなく実装することができるのであり、従来の多層プ
リント配線板の構成に比べ、特に奇数導体層を有する場
合に非常に有効であり、さらにアウターリード(6)を
形成できることで機能ユニットであるプリント配線板を
有機的に高度に接続することができるのである。
【図面の簡単な説明】
第1図及び第2図は従来の多層プリント配線板の断面
図、第3図は従来のプリント配線板の入出力電極部の斜
視図である。 第4図及び第5図は本発明に係る多層プリント配線板の
断面図、第6図は第5図の多層プリント配線板に電子部
品を実装し、他のプリント配線板(マザーボード)にリ
ードを挿入実装した斜視図である。 第7図はベアーチップ等を搭載し、モールドした部品実
装の形態を加味した実施例を示す縦断面図である。 符号の説明 1……銅張積層板(内層コアー材)、2……接着剤層
(絶縁層)、3……導体層、4……スルーホール、5…
…中間導体層、6……リードフレーム突出部(アウター
リード)、7……モールド樹脂、8……コンタクトフィ
ンガー、10……多層プリント配線板、11……マザーボー
ド、20……面付の電子部品、21……ベアーチップ、22…
…チップ受動素子、30……金線、31……半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武山 武 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭63−52460(JP,A) 特開 昭62−101064(JP,A) 特開 昭63−29566(JP,A) 特開 昭61−285788(JP,A) 特開 平1−199497(JP,A) 特開 平1−187995(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の導体層を有する多層プリント配線板
    であって、 リードフレーム材からなる中間導体層と、 この中間導体層の両面に絶縁層を介して対称に設けられ
    た導体層とから構成されたことを特徴とする多層プリン
    ト配線板。
JP63115163A 1988-05-12 1988-05-12 多層プリント配線板 Expired - Lifetime JP2649252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115163A JP2649252B2 (ja) 1988-05-12 1988-05-12 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115163A JP2649252B2 (ja) 1988-05-12 1988-05-12 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH01286339A JPH01286339A (ja) 1989-11-17
JP2649252B2 true JP2649252B2 (ja) 1997-09-03

Family

ID=14655896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115163A Expired - Lifetime JP2649252B2 (ja) 1988-05-12 1988-05-12 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2649252B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186758A (ja) * 1990-11-20 1992-07-03 Matsushita Electron Corp リードフレームとそれを用いた電子回路装置
US6554907B2 (en) 2001-01-02 2003-04-29 Applied Materials, Inc. Susceptor with internal support
US6623563B2 (en) * 2001-01-02 2003-09-23 Applied Materials, Inc. Susceptor with bi-metal effect
JP2013033949A (ja) * 2011-06-30 2013-02-14 Sumitomo Bakelite Co Ltd 基板、金属膜、基板の製造方法および金属膜の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352460A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd マルチチツプモジユ−ルの製造方法

Also Published As

Publication number Publication date
JPH01286339A (ja) 1989-11-17

Similar Documents

Publication Publication Date Title
KR19990013699A (ko) 수지밀봉형 반도체장치와 거기에 사용되는 회로부재 및 수지밀봉형 반도체장치의 제조방법
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
JPH0570316B2 (ja)
JP2799472B2 (ja) 電子部品搭載用基板
JP2649252B2 (ja) 多層プリント配線板
CN202121857U (zh) 一种多层柔性电路板
JPH11176253A (ja) フラット型ケーブル
JP2630293B2 (ja) 多層配線基板
JP2620611B2 (ja) 電子部品搭載用基板
JPS63114299A (ja) プリント配線板
CN112533349B (zh) 电路板及其制作方法
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2517315B2 (ja) 電子回路パッケ―ジ
CN215345227U (zh) 一种表面无孔的多层电路板
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
CN211047364U (zh) 一种多层电路板
JPH01289151A (ja) 集積回路装置
CN114496808B (zh) 倒装式塑封的装配方法、屏蔽***、散热***及应用
CN218550262U (zh) 印制电路板以及电子装置
CN217936044U (zh) 电路板
JP5255592B2 (ja) 基板
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JPH04250685A (ja) プリント配線板
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JPH05226513A (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法