KR19990013699A - 수지밀봉형 반도체장치와 거기에 사용되는 회로부재 및 수지밀봉형 반도체장치의 제조방법 - Google Patents

수지밀봉형 반도체장치와 거기에 사용되는 회로부재 및 수지밀봉형 반도체장치의 제조방법 Download PDF

Info

Publication number
KR19990013699A
KR19990013699A KR1019980027517A KR19980027517A KR19990013699A KR 19990013699 A KR19990013699 A KR 19990013699A KR 1019980027517 A KR1019980027517 A KR 1019980027517A KR 19980027517 A KR19980027517 A KR 19980027517A KR 19990013699 A KR19990013699 A KR 19990013699A
Authority
KR
South Korea
Prior art keywords
terminal
resin
semiconductor device
die pad
circuit member
Prior art date
Application number
KR1019980027517A
Other languages
English (en)
Other versions
KR100300665B1 (ko
Inventor
야기히로시
사사키마사토
도가시가즈요시
Original Assignee
기타지마요시토시
다이닛폰인사츠가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20552097A external-priority patent/JPH1140720A/ja
Priority claimed from JP4466398A external-priority patent/JP3947292B2/ja
Application filed by 기타지마요시토시, 다이닛폰인사츠가부시키가이샤 filed Critical 기타지마요시토시
Publication of KR19990013699A publication Critical patent/KR19990013699A/ko
Application granted granted Critical
Publication of KR100300665B1 publication Critical patent/KR100300665B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 갖고 내부단자면이 대략 일평면상에 위치하도록 전기적으로 독립하여 배열설치된 복수의 단자부와, 복수개의 상기 단자부를 2차원적으로 배치하는 평면의 대략 중앙부에, 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비하고 전기적으로 독립하여 배치된 다이패드와, 다이패드의 표면에 전기적으로 절연하여 탑재된 반도체 소자와, 단자부의 내부단자와 반도체 소자의 단자를 전기적으로 접속하는 와이어를 갖고, 각 단자부의 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉하여 수지밀봉형 반도체장치로 하므로, 다이패드의 이면에 일체적으로 설치된 외부단자가 반도체소자의 회로형성면에서 발생한 열을 외부로 방출하는 방열경로로서의 작용 및 접지용 단자의 작용을 이루고, 또 다이패드가 복수의 다이패드 소편으로 분할되어 있는 경우, 각 다이패드 소편의 이면에 설치된 외부단자가 상기의 작용에더하여 전원용 단자의 작용을 이루고, 더욱더 외부단자에 외부전극을 형성함으로서 BGA(Ball Grid Array)타입의 반도체장치가 가능하다.

Description

수지밀봉형 반도체장치와 거기에 사용되는 회로부재 및 수지밀봉형 반도체장치의 제조방법
본 발명은 반도체소자를 탑재한 수지밀봉형의 반도체장치와 거기에 사용되는 회로부재 및 수지밀봉형 반도체장치의 제조방법에 관한다.
근년, 반도체장치는 고집적화나 소형화기술의 진보, 전기기기의 고성능화와 경박단소화의 경향(시류)로부터, LSI의 ASIC로 대표되는 바와같이, 점점 고집적화, 고기능화가 발달되어 오고 있다. 이와같이 고집적화, 고기능화된 반도체장치에 있어서는 신호의 고속처리를 행하기 위하여 칩의 발열 및 패키지내의 인덕턴스가 무시할 수 없는 상황으로 되어 오고 있다. 이때문에 열홀을 배열설치하여 칩의 열을 패키지밖으로 방출하거나, 전원, 접지의 접속단자수를 많이하여 실질적으로 인덕턴스를 내려, 패키지내의 인덕턴스를 저감하는 것으로 대응이 되어 있다. 이와같이 반도체장치의 고집적화, 고기능화는 외부단자(핀)의 총합의 증가를 가져옴과 동시에 말할것도 없이 다단자(핀)화가 요청되고 있다.
상기와 같은 다단자(핀)화의 요청에 보답하는 것으로서 다단자(핀)IC, 특히게이트어레이나 스탠더드셀에 대표되는 ASIC, 혹은 DSP(Digital Signal Processor)등의 반도체 장치의 제조에 있어서 리드프레임을 사용한 것이 있다. 구체적으로는 QFP(Quad Flat Package)등 표면실장형 패키지가 있고, QFP에서는 300핀 클라스의 것까지 실용화 되어 있다.
그러나, 근년의 반도체소자의 신호처리의 고속화 및 고성능(기능)화는 더욱더 많은 단자를 필요로 하고 있다. QFP에서는 외부단자 피치를 좁히는 것으로 말할 것도 없이 다단자화에 대응할 수 있지만, 외부단자를 협피치화한 경우, 외부단자 자체의 폭도 좁힐 필요가 있고, 외부단자 강도의 저하를 가져오게 된다. 그 결과, 단자형성(걸윙화(gullwing))의 위치정밀도 혹은 평탄정밀도에 있어서 문제가 생기는 것으로 된다. 또, QFP에서는 외부단자의 피치가 0.3∼0.4mm로 더욱더 좁아짐에 따라 실장공정이 어렵게 되고, 고도한 보드실장 기술을 실현할 필요가 있는 등의 장해(문제)가 생기고 있다. 또, 리드프레임을 사용한 밀봉형의 반도체장치에 대한 소형화·박형화의 요청으로부터, 그 개발의 경향이 QFP나 SOJ(Small Outline J-Leaded Package)와 같은 표면실장형의 패키지를 경유하여, TSOP(Thin Small Outline Package)의 개발에 의한 박형화를 주축으로 한 패키지의 소형화를 더욱더 패키지 내부의 3차원화에 의한 칩 수납효율 향상을 목적으로 한 LOC(Lead On Chip)의 구조로 진전하여 왔다.
그러나 상기 종래의 패키지에 있어서도 반도체소자 외주부분의 구부러짐이 있기 때문에 패키지의 소형화에 한계가 보여왔다. 또, TSOP등의 소형패키지에 있어서는 리드의 구부러짐, 핀피치의 점에서 다핀화에 대해서도 한계가 보였다. 한편, 리드프레임을 사용한 수지밀봉형의 반도체장치 패키지에는 보다 고집적화, 고기능화가 요구되고 있고, 이에 동반하여 더더욱 다핀화, 박형화, 소형화에 더하여 패키지의 고방열특성, 패키지내의 리드인덕턴스의 저감이 요구되고 있다.
본 발명의 목적은 이와같은 문제점에 착안하여, 반도체소자의 점유율이 높고 소형화가 가능하고, 회로기판에의 실장밀도를 향상시킬 수가 있고, 더욱더, 다핀화에의 대응이 가능하고, 동시에 고방열특성, 저인덕턴스를 겸비한 고속화 대응이 가능한 수지밀봉형 반도체장치와, 이에 사용되는 회로부재, 및 수지밀봉형 반도체장치의 제조방법을 실현하는 것에 있다.
즉, 본 발명의 수지밀봉형 반도체장치는 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 단자부를 대략 일평면내에 2차원적으로 복수개, 각각 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치로서, 복수개의 상기 단자부를 2차원적으로 배치하는 평면의 대략중앙부에, 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비한 다이패드가 전기적으로 독립하여 배치되고, 상기 반도체소자가 그 다이패드의 표면에 전기적으로 절연되여 탑재된 것이다.
또, 본 발명의 수지밀봉형 반도체장치는 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 단자부를 대략 일평면내에 2차원적으로 복수개, 각각 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고 각 단자부의 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치로서, 복수개의 상기 단자부를 2차원적으로 배치하는 평면의 대략 중앙부에 전기적으로 독립하여 배치된 다이패드를 갖고, 그 다이패드는 전기적으로 독립하여 배치된 복수의 다이패드 소편으로 이루어지고 각 다이패드 소편은 표면에 내부단자를 이면에 외부단자를 일체적으로 구비하고, 상기 반도체소자가 상기 다이패드의 표면에 전기적으로 절연되여 탑재된 것이다.
본 발명의 회로부재는 바깥틀부재와, 그 바깥틀부재로부터 각각 접속리드를 통하여 상호독립하여 배열설치된 복수의 단자부와, 상기 바깥틀부재로부터 접속리드를 통하여 배열설치된 다이패드를 구비하고, 각 단자부는 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 가짐과 동시에 각 단자부의 내부단자면은 대략 일평면상에 위치하고, 상기 다이패드는 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비하는 것이다.
본 발명의 수지밀봉형 반도체장치의 제조방법은 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부를 대략 일평면내에 2차원적으로서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부로 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치의 제조방법에 있어서,
(A) 도전성기판을 에칭하여, 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부와, 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비하는 다이패드와, 상기 각 단자부가 상호독립하여 접속리드를 통하여 일체적으로 연결되고, 동시에 상기 다이패드가 접속리드를 통하여 일체적으로 연결된 바깥틀부재를 구비한 회로부재를 작성하는 회로부재작성공정과,
(B) 다이패드에 반도체소자를 전기적으로 절연하여 고착함으로서 탑재하는 반도체 소자 탑재공정과,
(C) 반도체소자의 단자와 회로부재의 내부단자를 와이어로 전기적으로 접속하는 와이어 본딩 공정과,
(D) 각 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉하는 수지밀봉공정과,
(E) 회로부재의 각 접속리드를 절단하고, 바깥틀부재를 제거하는 바깥틀부재 분리제거공정을 구비하는 것이다.
또, 본 발명의 수지밀봉형 반도체장치의 제조방법은 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부를 대략 일평면내에 2차원적으로 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부로 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치의 제조방법에 있어서,
(A) 도전성기판을 에칭하여, 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부와, 표면에 내부단자를 이면에 외부단자를 일체적으로 구비한 복수의 다이패드 소편이 상호 이간하여 배치된 다이패드와, 상기 각 단자부가 상호 독립하여 접속리드를 통하여 일체적으로 연결되고, 동시에 각 다이패드 소편이 상호 독립하여 접속리드를 통하여 일체적으로 연결된 바깥틀부재를 구비한 회로부재를 작성하는 회로부재작성공정과,
(B) 다이패드에 반도체소자를 전기적으로 절연하여 고착함으로서 탑재하는 반도체 소자 탑재공정과,
(C) 반도체소자의 단자와 회로부재의 내부단자를 와이어로 전기적으로 접속하는 와이어 본딩 공정과,
(D) 각 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉하는 수지밀봉공정과,
(E) 회로부재의 각 접속리드를 절단하고, 바깥틀부재를 제거하는 바깥틀부재 분리제거공정을 구비하는 것이다.
상술한 바와같은 본 발명에서는 반도체소자의 점유율이 높아지고, 소형화가 가능하게되어 회로기판에의 실장밀도를 향상시킬 수가 있다.
또, 다이패드의 이면에 일체적으로 설치된 외부단자가 방열 경로로서 작용하므로 반도체장치의 방열성은 극히 양호한 것으로된다. 또, 상기의 외부단자에 의하여 접지의 접속단자수를 늘릴 수 있으므로 패키지내의 리드인덕턴스의 저감이 가능하게 된다. 더욱더 다이패드가 복수의 다이패드 소편으로 분할되어 있는 경우, 각 다이패드 소편의 이면에 일체적으로 설치된 외부단자에 의하여 전원의 접속단자수도 늘릴 수 있으므로 고속화로의 대응이 가능하게 된다. 또, 외부단자에 땜납전극을 형성함으로서, BGA(Ball Grid Array)타입의 반도체장치가 가능하게되고, 실장작업성, 쇼트방지성이 향상한다. 더욱더 다핀화에의 대응이 가능하게 된다. 또,본 발명의 회로부재를 사용함으로서, 상기와 같은 효과를 이루는 수지밀봉형 반도체장치를 용이하게 제작할 수가 있다. 이와같은 본 발명의 수지밀봉형 반도체장치는 본 발명의 제조방법에 의하여 간편하게 제조할 수가 있다.
도 1은 본 발명의 수지밀봉형 반도체장치의 일실시형태의 도시하는 사시도이다.
도 2는 도 1에 도시된 수지밀봉형 반도체장치의 A-A선에 있어서 종단면도이다.
도 3은 도 1에 도시되는 수지밀봉형 반도체장치의 이면측에서의 사시도이다.
도 4는 본 발명의 수지밀봉형 반도체장치의 다른 실시형태를 도시하는 사시도이다.
도 5는 도 4에 도시되는 수지밀봉형 반도체장치의 B-B선에 있어서 종단면도이다.
도 6은 도 4에 도시되는 수지밀봉형 반도체장치의 이면측에서의 사시도이다.
도 7은 본 발명의 회로부재의 일실시형태를 도시하는 평면도이다.
도 8은 도 7에 도시되는 회로부재의 이면측을 도시하는 평면도이다.
도 9는 도 7에 도시되는 회로부재의 C-C선에 있어서 종단면도이다.
도 10은 본 발명의 회로부재의 다른 실시형태를 도시하는 평면도이다.
도 11은 도 10에 도시되는 회로부재의 이면측을 도시하는 평면도이다.
도 12는 도 10에 도시되는 회로부재의 D-D선에 있어서 종단면도이다.
도 13 및 도 14는 본 발명의 수지밀봉형 반도체장치의 제조방법의 일실시형태를 도시하는 공정도이다.
도 15 및 도 16은 본 발명의 수지밀봉형 반도체장치의 제조방법의 다른 실시형태를 도시하는 공정도이다.
이하, 본 발명의 알맞는 실시예 1에 대하여 설명한다.
수지밀봉형 반도체장치
우선, 본 발명의 수지밀봉형 반도체장치를 설명한다.
도 1은 수지밀봉형 반도체장치의 제 1발명의 일실시형태를 도시하는 사시도,도 2는 도 1에 도시되는 반도체장치의 A-A선에 있어서 종단면도,도 3은 도 1에 도시되는 반도체장치의 이면측의로부터의 사시도이다. 더우기, 반도체장치의 구성을 이해하기 쉽게하기 위하여, 도 1및 도 3에서는 후술하는 밀봉부재(9)를 생략하고,도 2에서는 밀봉부재(9)를 가상선(2점쇄선)으로 도시하고 있다. 또, 도 2의 단면형상은 실제의 에칭특성을 고려한 형상으로 되어 있다.
도 1 내지 도 3에 있어서, 본 발명의 수지밀봉형 반도체장치(1)는 표면형상이 직4각형인 다이패드(2)의 표면측에 전기절연성의 양면접착테이프(7)를 통하여 반도체소자(6)가 그의 단자면과 반대면에 고착되어 탑재되어 있다. 탑재되는 반도체소자(6)의 단자면의 한쌍의 변의 대략 중심부선(도 1에 도시되는 쇄선 L)상에 따라서 배치되어 있다. 또, 다이패드(2)의 긴쪽변방향 방향에 따라 다이패드를 끼도록, 복수의 단자부(4)가 대략 일평면내에 2차원적으로 서로 전기적으로 독립하여 배열설치 되어 있다. 즉, 단자부(4)는 반도체소자(6)의 단자면의 상기 중심부선(L)을 끼도록 대향하는 상기 한쌍의 각변에 따라 배열설치되어 있다.
다이패드(2)는 표면(반도체소자(6)의 탑재면)에 복수의 내부단자(3A)를 일체적으로 구비하고, 또, 이면에 복수의 외부단자(3B)를 일체적으로 구비하고 있다. 도시예에서는 내부단자(3A)상에 은도금층(5)이 설치되어 있다. 더우기, 도시예에서는 다이패드(2)의 이면에 일체적으로 설치된 외부단자(3B)는 2행, 2열의 계 4개 이지만, 이에 한정되는 것은 아니다.
단자부(4)는 표면측에 내부단자(4A)를 이면측에 외부단자(4B)를 표리일체적으로 갖고 있다. 도시예에서는 내부단자(4A)상에 은도금층(5)이 설치되어 있고, 각 내부단자(4A)면은 다이패드(2)의 내부단자(3A)면을 포함하여, 대략 일평면상에 위치하고 있다.
또, 다이패드(2)에 탑재되어 있는 반도체소자(6)의 각 단자(6a)는 다이패드(2)의 내부단자(3A)(은도금층 5) 및 단자부(4)의 내부단자 4A(은도금층 5)에 와이어(8)에 의하여 접속되어 있다.
그리고, 각 외부단자 4B의 일부를 외부에 노출시키는 것과 같이, 다이패드(2), 단자부(4), 반도체소자(6) 및 와이어(8)가 밀봉부재(9)에 의하여 밀봉되어 있다. 밀봉부재(9)는 밀봉형 반도체장치에 사용되고 있는 공지의 수지재료를 사용하여 형성할 수가 있다. 도 2에 도시되는 예에서는 외부에 노출하고 있는 외부단자(4B)에 땜납으로 이루어지는 외부전극(10)이 설치되어 있다. 이로서 BGA(Ball Grid Array)타입의 반도체 장치로 되어 있다.
이와같은 반도체장치(1)에서는 반도체소자(6)에서 발생한 열은 열전도율이 높은 다이패드(2)로 전달되고, 그후 다이패드(2)의 외부단자(3B)로부터 효율좋게 제거되므로, 반도체장치(1)은 방열성이 극히 양호한 것으로 된다. 또, 다이패드(2)가 복수의 외부단자(3B)를 구비하므로 접지의 접속단자수를 늘릴 수가 있고, 반도체장치(1)의 리드인덕턴스의 저감이 가능하게 된다.
더우기 상술의 수지밀봉형 반도체장치(1)에 있어서 단자수, 단자배열등은 예시이고, 본 발명이 이에 한정되지 않는 것은 물론이다. 예를들면, 반도체소자(6)의 단자(6a)를 그 4변에 따라 2차원적으로 배치하고, 동시에 단자부(4)를 반도체소자 6(다이패드 2)의 주위를 따라 2차원적으로 배치함으로서 수지밀봉형 반도체장치(1)의 다핀화는 말할것도 없이 가능하게 된다.
도 4는 본 발명의 수지밀봉형 반도체장치의 다른 실시형태를 도시하는 사시도, 도 5는 도 4에 도시되는 반도체 장치의 B-B선에 있어서 종단면도, 도 6은 도 4에 도시되는 반도체장치의 이면측에서의 사시도이다. 더구나, 반도체장치의 구성을 쉽게 이해하기 위하여 도 4 및 도 6에서는 후술하는 밀봉부재(19)를 생략하고, 도 5에서는 밀봉부재(19)를 가상선(2점쇄선)으로 도시하고 있다. 또, 도 5의 단면형상은 실제의 에칭 특성을 고려한 형상으로 되어 있다.
도 4 내지 도 6에 있어서, 본 발명의 수지밀봉형 반도체장치(11)는 표면형상이 직4각형인 복수(도시예에서는 4개)의 다이패드 소편(12a)이 전기적으로 독립하여 배열설치된 다이패드(12)의 표면측에 전기절연성의 양면접착테이프(17)를 통하여 반도체소자(16)가 그 단자면과 반대의 면이 고착되어 탑재되어 있다. 탑재되는 반도체소자(16)의 단자(16a)는 반도체소자(16)의 단자면의 한쌍의 변의 대략 중심부선(도 4에 도식되는 쇄선 L)상에 따라 배치되어 있다. 또 다이패드(12)의 긴변방향에 따라 다이패드를 끼도록, 복수의 단자부(14)가 대략 일평면내의 2차원적으로 서로 전기적으로 독립하여 배열설치되어 있다. 즉, 단자부(14)는 반도체소자(16)의 단자면의 상기 중심부선(L)을 끼도록 대향하는 상기 한쌍의 각변에 따라 배열설치되어 있다.
다이패드(12)를 구성하는 각 다이패드소편(12a)은 표면(반도체소자 16의 탑재면)에 내부단자(13A)를 일체적으로 구비하고, 또, 이면에 외부단자(13B)를 일체적으로 구비하고 있다. 도시예에서는 내부단자(13A)상에 은도금층(15)이 설치되어 있다. 더우기, 도시예에서는 다이패드(12)를 구성하는 각 다이패드소편(12a)은 2행, 2열의 계 4개이지만, 이에 한정되는 것은 아니다.
단자부(14)는 표면측에 내부단자(14A)를 이면측에 외부단자(14B)를 표리 일체적으로 갖고 있다. 도시예에서는 내부단자(14A)상에 은도금층(15)이 설치되어 있고, 각 내부단자(14A)면은 다이패드(12)의 내부단자(13A)면을 포함하여, 대략 일평면상에 위치하고 있다.
또, 다이패드(12)에 탑재되어 있는 반도체소자(16)의 각 단자(16a)는 다이패드소편(12a)의 내부단자 13A(은도금층(15))및 단자부(14)의 내부단자(14A)(은도금층(15))에, 와이어(18)에 의하여 접속되어 있다.
그리고, 각 외부단자(14B)의 일부를 외부에 노출시키는 것과 같이 다이패드(12), 단자부(14), 반도체소자(16) 및 와이어(18)가 밀봉부재(19)에 의하여 밀봉되어 있다. 밀봉부재(19)는 밀봉형 반도체장치에 사용되고 있는 공지의 수지재료를 사용하여 형성할 수가 있다. 도 5에 도시되는 예에서는 외부에 노출하고 있는 외부단자(14B)에 땜납으로 이루어지는 외부전극(20)이 설치되어 있다. 이로서, BGA(Ball Grid Array)타입의 반도체장치로 되어 있다.
이와같은 반도체장치(11)에서는 반도체소자(16)에서 발생한 열은 열전도율이 높은 각 다이패드소편(12a)으로 전달되고 그후 다이패드소편(12a)의 외부단자(13B)로부터 효율좋게 제거되므로, 반도체장치(11)는 방열성이 극히 양호한 것으로 되어 있다. 또, 다이패드(12)가 복수의 외부단자(13B)를 구비하므로, 접지 및 전원의 접속단자수를 늘릴수가 있고, 반도체장치(11)의 고속화로의 대응이 가능하게 된다.
더우기, 상술의 수지 밀봉형 반도체장치(11)에 있어서, 단자수, 단자배열등은 예시이고, 본 발명이 이에 한정되지 않는 것은 물론이다. 예를들면 반도체소자(16)의 단자(16a)를 그의 4변에 따라 2차원적으로 배치하고, 동시에 단자부(14)를 반도체소자(16)(다이패드 12)의 주위를 따라 2차원적으로 배치함으로서, 수지밀봉형 반도체장치(11)의 다핀화가 가능한 것은 말할 것도 없다.
상술의 도 1 내지 도 6에 도시하는 바와같이 본 발명의 수지밀봉형 반도체장치에 있어서, 다이패드(2,12), 단자부(4,14)가 구리, 구리합금 소재로 이루어지는 경우, 적어도 수지밀봉영역에 니켈도금층과 팔라듐도금층을 이순서로 적층하여 구비하는 것도 좋다. 이경우, 구리, 구리합금소재의 표면에 조면(粗面)화 처리를 실시하고, 그 위에 순서로 니켈도금층, 팔라듐 도금층을 형성한다. 팔라듐도금층을 설치함으로서, 밀봉수지재료가 직접 구리, 구리합금소재와 접하는 경우에 비해, 밀착성이 향상된다. 또 니켈도금층은 와이어 본딩의 경우에 구리가 본딩면에 확산하는 것을 방지하고, 동시에 구리, 구리합금소재에 팔라듐에 적층하기 위한 밑바탕층으로서의 작용을 한다.
구리, 구리합금 소재의 조면화처리는 표면을 유기산계 등의 에칭액으로 부식하여 미세 凹凸을 형성하는 화학연마처리가 열거되지만, 이에 한정되지 않는다.
구리, 구리합금소재의 표면을 조면화처리에 의하여 JIS B0601의 중심선 평균거칠기(Ra)로 0.045㎛ 이상으로함으로서 특히 니켈도금층과 팔라듐 도금층와의 밀착성이 좋아진다.
더우기, 상기와 같이 구리, 구리합금 소재상에 니켈도금층, 팔라듐 도금층이 순서대로 형성되어 있는 경우, 와이어본딩영역, 다이본딩영역에서는 팔라듐 도금층위에 은등의 귀금속 도금층을 형성하여도 좋다. 또, 다이패드(2,12), 단자부(4,14)가 구리, 구리합금소재가 아니고, 42합금(니켈 41% 함유의 철합금)등의 철합금소재로 작성되어 있는 경우, 철합금 소재상에 직접 팔라듐 도금층을 설치하더라도 좋다. 이경우, 철합금소재의 표면을 조면화처리에 의하여 TIS B0601의 중심선 평균거칠기(Ra)로 0.1㎛이상으로 함으로서 철합금소재와 팔라듐 도금층와의 밀착성이 높아지고 바람직하다.
회로부재
다음에, 본 발명의 회로부재에 대하여 설명한다.
도 7은 본 발명의 회로부재의 일실시형태를 도시하는 평면도, 도 8은 도 7에 도시되는 회로부재의 이면측을 도시하는 평면도, 도 9는 도 7에 도시되는 회로부재의 C-C선에 있어서의 종단면도이다. 더구나, 도 7 및 도 8중의 쇄선으로 둘러쌓인 영역은 반도체장치의 제조에 사용되는 회로부재의 영역을 도시하고 있다.
도 7 내지 도 9에 있어서, 본 발명의 회로부재(21)는 바깥틀부재(22)와, 이 바깥틀부재(22)로부터 접속리드(23)를 통하여 상호 독립하여 배열설치된 복수의 단자부(24)와, 바깥틀부재(22)로부터 접속리드(25)를 통하여 배열설치된 다이패드(26)와를 구비하는 것이다.
바깥틀부재(22)는 외형 형상 및 내측 개구 형상이 직4각형이고, 각 접속리드(23)는 바깥틀부재(22)의 내측 개구의 대향하는 한쌍의 변에서 동일평면내에 돌출설치되어 있다. 또, 바깥틀부재(22)의 내측개구의 대향하는 다른 한쌍의 변으로부터는 접속리드(25)가 동일 평면내에 돌출설치되어 있다.
단자부(24)는 접속리드(23)의 선단에 설치되고, 표면측에 내부단자(24A)를 이면측에 외부단자(24B)를 표리일체적으로 갖고 있다. 도시예에서는 내부단자(24A)상에 은도금층(29)이 설치되어 있고, 각 내부단자(24A)면은 동일평면상에 위치하고 있다.
다이패드(26)는 바깥틀부재(22)의 내측기구의 대향하는 한쌍의 변에서 연장설치된 2개의 접속리드(25)에 지지되어 있다. 그리고, 이 다이패드(26)는 표면측에 내부단자(27A)를 이면측에 외부단자(27B)를 일체적으로 갖고 있다. 도시예에서는 내부단자(27A)상에 은도금층(29)이 설치되어 있고, 각 내부단자(27A)면은 상기의 내부단자(24A)면이 이루는 평면과 같은 평면상에 위치하고 있다. 이와같은 회로부재(21)의 재질은 42합금(Ni 41%의 Fe합금), 구리, 구리합금 등으로 할 수가 있다.
더우기, 본 발명의 회로부재(21)는 구리, 구리합금 소재로 작성되어 있는 경우, 반도체장치 제작에 있어서 적어도 수지밀봉영역에 상술의 도 1 내지 도 6에 도시되는 본 발명의 수지밀봉형 반도체장치에서 설명한 것과 꼭같이 니켈도금층과, 팔라듐 도금층으로 이루는 적층을 구비하여도 좋다. 또, 본 발명의 회로부재(21)가 구리, 구리합금소재가 아니고, 42합금(니켈 41%함유의 철합금)등의 철합금 소재로 작성되어 있는 경우, 철합금 소재상에 직접 팔라듐 도금층을 설치하여도 좋다.
또, 본 발명의 회로부재(21)는 다이패드(26)의 표면측에 전기절연성의 양면접착 테이프를 설치한 것이라도 좋다. 사용하는 양면접착테이프로서는 전기절연성의 베이스 필름의 양면에 접착제층을 구비한 것, 예를들면, 유피렉스(우베홍산(주)제의 전기절연성의 베이스필름)의 양면에 RXF((주)하가와제지소제의 접착제)층을 구비한 UXIW((주)하가와제지소제)와 같은 양면접착테이프를 열거할 수 있다.
상기와 같은 회로부재(21)는 후술하는 본 발명의 수지밀봉형 반도체 장치의 제조방법에 있어서 사용하므로서 상술의 수지밀봉형 반도체장치(1)를 제조할 수가 있다.
더우기, 상술의 회로부재(21)에 있어서 단자수, 단자배열 등은 예시이고, 본 발명이 이에 한정되지 않는 것은 물론이다.
도 10은 본 발명의 회로부재의 다른 실시형태를 도시하는 평면도, 도 11은 도 10에 도시되는 회로부재의 이면측을 도시하는 평면도, 도 12는 도 10에 도시되는 회로부재의 D-D선에 있어서 종단면도이다. 더우기, 도 10 및 도 11중의 쇄선으로 둘러쌓인 영역은 반도체장치의 제조에 사용되는 회로부재의 영역을 도시하고 있다.
도 10 내지 도 12에 있어서, 본 발명의 회로부재(31)는 바깥틀부재(32)와, 이 바깥틀부재(32)로부터 접속리드(33)를 통하여 상호독립하여 배열설치된 복수의 단자부(34)와 바깥틀부재(32)로부터 접속리드(35)를 통하여 상호이간하여 배열설치된 복수의 다이패드 소편(36a)으로 이루어지는 다이패드(36)를 구비하는 것이다.
바깥틀부재(32)는 외형형상 및 내측개구형상이 직4각형이고, 각 접속리드(33)는 바깥틀부재(32)의 내측개구의 대향하는 한쌍의 변에서 동일평면내에 돌출설치되어 있다. 또, 바깥틀부재(32)의 내측개구의 대향하는 다른 한쌍의 변으로부터는 접속리드(35)가 동일평면내에 돌출설치되어 있다.
단자부(34)는 접속리드(33)의 선단에 설치되고, 표면측에 내부단자(34A)를 이면측에 외부단자(34B)를 표리일체적으로 갖고 있다. 도시예에서는 내부단자(34A)상에 은도금층(39)이 설치되어 있고, 각 내부단자(34A)면은 동일 평면상에 위치하고 있다.
다이패드(36)는 바깥틀부재(32)의 내측개구의 대향하는 한쌍의 변에서 연장설치된 4개의 접속리드(25)의 각각에 지지된 4개의 다이패드소편(36a)으로 이루어져 있다. 그리고, 각 다이패드 소편(36a)은 표면측에 내부단자(37A)를 이면측에 외부단자(37B)를 일체적으로 갖고 있다. 도시예에서는 내부단자(37A)상에 은도금층(39)이 설치되어 있고, 각 내부단자(37A)면은 상기의 내부단자(34A)면이 이루는 평면과 같은 평면상에 위치하고 있다.
이와같은 회로부재(31)의 재질은 42합금(Ni 41%의 Fe합금), 구리, 구리합금 등으로 할 수가 있다. 또 상술의 회로부재(21)와 꼭같이, 회로부재(31)의 재질이 구리, 구리합금 소재인 경우, 반도체장치 제작에 있어서 적어도 수지밀봉영역에 니켈도금층과 팔라듐 도금층으로 이루어지는 적층을 구비하여도 좋다. 또,회로부재(31)의 재질이 구리, 구리합금 소재가 아니고, 42합금(니켈 41%함유의 철합금)등의 철합금 소재로 작성되어 있는 경우, 철합금 소재상에 직접팔라듐 도금층을 설치하여도 좋다.
또, 본 발명의 회로부재(31)는 다이패드(36)를 구성하는 각 다이패드(36a)의 표면측에 전기절연성의 양면접착테이프를 설치한 것일지라도 좋다. 사용하는 양면접착테이프로서는 전기절연성의 베이스 필름의 양면에 접착제층을 구비한 것, 예를들면, 유피렉스(우베 흥산(주)제의 전기절연성의 베이스필름)의 양면에 RXF((주)하가와제지소제의 접착제)층을 구비한 UXIM((주)하가와제지소제)와 같은 양면접착테이프를 열거할 수가 있다.
상기와 같은 회로부재(31)는 후술하는 본 발명의 수지밀봉형 반도체 장치의 제조방법에서 사용함으로서 상술의 수지밀봉형 반도체장치(11)를 제조할 수가 있다.
더우기, 상술의 회로부재(31)에 있어서 단자수, 단자배열 등은 예시이고, 본 발명이 이에 한정되지 않는 것은 물론이다.
수지밀봉형 반도체장치의 제조방법
다음에, 본 발명의 수지밀봉형 반도체 장치의 제조방법에 대하여 설명한다.
도 13 및 도 14는 도 1 내지 도 3에 도시되는 수지밀봉형 반도체장치(1)를 예로한 본 발명의 수지밀봉형 반도체장치의 제조방법의 실시형태를 도시하는 공정도이다. 각 공정은 상기의 도 2에 대응하는 수지밀봉형 반도체장치의 종단면도를 도시하고 있다.
우선, 도전성 기판(41)의 표면에 감광성 레지스트를 도포, 건조하여 감광성레지스트층(42)을 형성하고(도13(A)), 이것을 원하는 패턴의 포토마스크를 통하여 노광한 후, 현상하여 레지스트 패턴(42A,42B)을 형성한다(도 13(B)). 도전성기판(41)으로서는 상술한 바와같이 42합금(Ni 41%의 Fe합금), 구리, 구리합금 등의 금속기판(두께 100∼250㎛)를 사용할 수가 있고, 이 도전성기판(41)은 양면을 탈지 등을 행하여 세정처리를 실시한 것을 사용하는 것이 바람직하다. 또, 감광성 레지스트로서는 종래 공지의 것을 사용할 수가 있다.
다음에 레지스트패턴(42A,42B)을 내부식막으로서 도전성 기판(41)에 부식액으로 에칭을 행한다(도 13(C)). 부식액은 통상 염화제 2철 수용액을 사용하고, 도전성기판(41)의 양면에서 스프레에칭으로 행한다. 이 에칭공정에 있어서 에칭량을 가감함으로서, 얇은 두께부(41a)의 두께를 조정할 수가 있다.
뒤이어, 레지스트패턴(42A,42B)을 박리하여 제거함으로서, 단자부(24)와 다이패드(26)가 각각 접속리드(23)와 접속리드(25)(도시하지 않음)에 의하여 바깥틀부재(22)에 일체적으로 연결된 본 발명의 회로부재(21)가 얻어진다(도 13(D)). 이회로부재(21)에서는 도면에서 명백한 바와같이, 단자부(24)의 내부단자(24A)면과 다이패드(26)의 내부단자(27A)면과는 동일평면내에 있다.
다음에, 상술한 바와같이 제조한 본 발명의 회로부재(21)의 단자부(24)의 내부단자(24A)의 위치, 및 다이패드(26)의 내부단자(27A)의 위치에 은도금층(29(5))을 형성하고, 더욱더 다이패드(26)의 표면측에 전기절연성의 양면접착테이프(7)를 첩부한다(도 14(A)). 뒤이어 다이패드(26)의 표면측에 반도체소자(6)의 회로형성면과 반대측을 전기절연성의 양면접착테이프(7)를 통하여 고착함으로써, 반도체소자(6)를 탑재한다. 그리고 탑재한 반도체소자(6)의 단자(6a)와 회로부재(21)의 단자부(24)의 내부단자(24A)의 은도금층(29(5)) 및 다이패드(26)의 내부단자(27A)의 은도금층(29(5))와를 와이어(8)로 전기적으로 접속한다(도 14(B)).
뒤이어 외부단자(24B) 및 외부단자(27B)의 일부를 외부에 노출되도록 하여, 단자부(24), 다이패드(26), 반도체소자(6) 및 와이어(8)를 밀봉부재(9)로 밀봉한다(도 14(C)).
다음에, 회로부재(21)의 각 접속리드를 절단하고 바깥틀부재(22)를 제거하여, 본 발명의 반도체장치(1)로 한다(도 14(D)). 또, 외부에 노출하고 있는 외부단자(4B)및 외부단자(3B)에 땜납으로 이루어지는 외부전극(10)을 형성할 수가 있다. 땜납으로 이루어지는 외부전극(10)의 형성은 스크린 인쇄에 의한 땜납페이스트 도포나, 리플로 등에 의하여 행할 수가 있고, 회로기판과 수지밀봉형 반도체장치와의 접속에 필요한 양의 땜납이 얻어지면 좋다.
더우기, 상기의 회로부재(21)의 제작에 있어서, 회로부재(21)가 구리, 구리합금소재로 작성되어있는 경우, 반도체장치 제작에 있어서 적어도 수지밀봉영역에 상술의 도 1 내지 도 6에 도시되는 본 발명의 수지밀봉형 반도체장치에서 설명한 것과 꼭같이, 니켈도금층과 팔라듐 도금층으로 이루어지는 적층을 설치하여도 좋다. 또, 본 발명의 회로부재(21)가 구리, 구리합금소재가 아니고, 42합금(니켈 41% 함유의 철합금)등의 철합금소재로 작성되어 있는 경우, 철합금소재위에 직접팔라듐 도금층을 설치하여도 좋다.
도 15 및 도 16은 도 4 내지 도 6에 도시되는 수지밀봉형 반도체장치(11)을 예로한 본 발명의 수지밀봉형 반도체 장치의 제조방법의 실시형태를 도시하는 공정도이다. 각 공정은 상기의 도 5에 대응하는 수지밀봉형 반도체장치의 종단면도로 도시하고 있다.
우선, 도전성 기판(51)의 표면에 감광성 레지스트를 도포, 건조하여 감광성레지스트층(52)을 형성하고(도15(A)), 이것을 원하는 패턴의 포토마스크를 통하여 노광한 후, 현상하여 레지스트 패턴(52A,52B)을 형성한다(도 15(B)). 도전성기판(51)으로서는 상술한 바와같이 42합금(Ni 41%의 Fe합금), 구리, 구리합금 등의 금속기판(두께 100∼250㎛)를 사용할 수가 있고, 이 도전성기판(51)은 양면을 탈지 등을 행하여 세정처리를 실시한 것을 사용하는 것이 바람직하다. 또, 감광성 레지스트로서는 종래 공지의 것을 사용할 수가 있다.
다음에 레지스트패턴(52A,52B)을 내부식막으로서 도전성 기판(51)에 부식액으로 에칭을 행한다(도 15(C)). 부식액은 통상 염화제 2철 수용액을 사용하고, 도전성기판(51)의 양면에서 스프레에칭으로 행한다. 이 에칭공정에 있어서 에칭량을 가감함으로서, 얇은 두께부(51a)의 두께를 조정할 수가 있다.
뒤이어, 레지스트패턴(52A,52B)을 박리하여 제거함으로서, 단자부(34)와 다이패드(36)가 각각 접속리드(33)와 접속리드(35)(도시하지 않음)에 의하여 바깥틀부재(22)에 일체적으로 연결된 본 발명의 회로부재(31)가 얻어진다(도 15(D)). 이회로부재(31)에서는 다이패드(36)는 바깥틀부재(32)에서 접속리드(35)를 통하여 상호 이간하여 배열설치된 복수의 다이패드 소편(36a)으로 이루어진다. 그리고, 단자부(34)의 내부단자(34A)면과 각 다이패드 소편(36a)의 내부단자(37A)면과는 동일 평면내에 있다.
다음에, 상술한 바와같이 제조한 본 발명의 회로부재(31)의 단자부(34)의 내부단자(34A)의 위치, 및 다이패드(36)의 내부단자(37A)의 위치에 은도금층(39(15))을 형성하고, 더욱더 다이패드소편(36a)의 표면측에 전기절연성의 양면접착테이프(17)를 첩부한다(도 16(A)). 뒤이어 다이패드(36)의 표면측에 반도체소자(16)의 회로형성면과 반대측을 전기절연성의 양면접착테이프(17)를 통하여 고착함으로써, 반도체소자(16)를 탑재한다. 그리고 탑재한 반도체소자(16)의 단자(16a)와 회로부재(31)의 단자부(34)의 내부단자(34A)의 은도금층(39(15)) 및 다이패드(36)의 내부단자(37A)의 은도금층(39(15))를 와이어(18)로 전기적으로 접속한다(도 16(B)).
뒤이어 외부단자(34B) 및 외부단자(37B)의 일부를 외부에 노출되도록 하여, 단자부(34), 다이패드(36), 반도체소자(16) 및 와이어(18)를 밀봉부재(19)로 밀봉한다(도 16(C)).
다음에, 회로부재(21)의 각 접속리드를 절단하고 바깥틀부재(32)를 제거하여, 본 발명의 반도체장치(31)로 한다(도 16(D)). 또, 외부에 노출하고 있는 외부단자(14B)및 외부단자(13B)에 땜납으로 이루어지는 외부전극(20)을 형성할 수가 있다. 땜납으로 이루어지는 외부전극(10)의 형성은 스크린 인쇄에 의한 땜납페이스트 도포나, 리플로 등에 의하여 행할 수가 있고, 회로기판과 수지밀봉형 반도체장치와의 접속에 필요한 양의 땜납이 얻어지면 좋다.
더우기, 상기의 회로부재(31)의 제작에 있어서, 회로부재(31)가 구리, 구리합금소재로 작성되어있는 경우, 반도체장치 제작에 있어서 적어도 수지밀봉영역에 상술의 도 1 내지 도 6에 도시되는 본 발명의 수지밀봉형 반도체장치에서 설명한 것과 꼭같이, 니켈도금층과 팔라듐 도금층으로 이루어지는 적층을 설치하여도 좋다. 또, 본 발명의 회로부재(31)가 구리, 구리합금소재가 아니고, 42합금(니켈 41% 함유의 철합금)등의 철합금소재로 작성되어 있는 경우, 철합금소재위에 직접팔라듐 도금층을 설치하여도 좋다.
실시예
다음에, 본 발명의 구체적 실시예를 나타내고, 본 발명을 더욱더 상세히 설명한다.
(실시예 1)
회로부재의 제작
도전성기판으로서 두께 0.15mm의 구리판(후루가와 전기공업(주)제 EFTEC 64T-1/2H)를 준비하고, 탈지처리, 세정처리를 행한후, 이 구리판의 양면에 자외선 경화형 레지스트(도쿄응화공업(주)제 OFPR 1305)를 섞어흘리는 방법에 의하여 도포하여 건조하였다. 뒤이어, 표면측 및 이면측의 레지스트층을 각각 소정의 포토마스크를 통하여 노광한후 현상하여 레지스트 패턴을 형성하였다. 그후, 구리판의 양면에서 염화 제 2철수용액을 사용하여 스프레에칭을 행하고 세정후, 유기알칼리용액을 사용하여 레지시트패턴을 박리제거하였다. 이로서 다이패드의 이면에 4개의 외부단자가 일체적으로 설치된 회로부재가 얻어졌다.
다음에 다이패드의 내부단자면 및 단자부의 내부단자면에 은도금층(두께약 5㎛)을 형성한 후, 이 다이패드의 표면측의 소정부위에 전기절연성의 양면접착테이프(하가와 제지소(주)제 UH1W)을 첩부하였다.
반도체장치의 제작
상기의 회로부재의 다이패드 표면측의 양면접착테이프에 반도체소자(두께 약0.25mm)의 회로형성면의 반대측을 압착하여 가열(140℃)함으로서 고착하여 반도체소자를 탑재하였다. 뒤이어, 회로부재의 다이패드의 내부단자상의 은도금층 및 단자부의 내부단자위의 은도금층과 탑재한 반도체소자의 단자를 금선으로 결선하였다. 그후, 외부단자의 일부를 외부에 노출되도록하여 단자부, 다이패드, 반도체소자 및 금선을 수지재료(닛도전공(주)제 MP-7400)로 밀봉하였다.
다음에 회로부재의 각 접속리드를 절단하여 바깥틀부재를 제거하고, 외부에 노출하여 있는 외부단자에 땜납으로 이루어지는 볼을 접착하여 외부전극을 형성하였다.
이렇게하여 제작한 수지밀봉형 반도체장치는 외부단자수가 48핀(그중, 다이패드 이면의 외부단자수는 4핀)이고 그의 외형치수는 6mm사방으로 소형이고, 동시에 두께가 0.8mm이고 매우 얇은 것이였다. 또, 이 수지밀봉형 반도체 장치의 리드인덕턴스는 5∼7nH었다.
비교로서 다이패드의 이면에 외부단자를 구비하고 있지 않는 회로부재를, 상기의 회로부재와 꼭같이 제작하고, 이 회로부재를 사용하여 외부단자수가 44핀의 수지밀봉형 반도체 장치를 제작하였다. 이 수지밀봉형 반도체장치의 리드인덕턴스를 측정한 결과 7∼9nH이고, 상기의 본 발명의 수지밀봉형 반도체장치에 비하여 큰것이었다.
(실시예 2)
도전성기판으로서 두께 0.15mm의 구리판(후루가와 전기공업(주)제 EFTEC 64 T-1/2H)를 준비하고, 실시예 1과 꼭같이하여 다이패드의 이면에 4개의 외부단자가 일체적으로 설치된 회로부재를 제작하였다.
다음에, MEC(주)제 마이크로 에칭 처리액(CZ 8100)을 사용하여, 회로부재에 조면화 처리를 실시하였다. 이 조면화 처리에 의하여 회로부재의 표면전체가 JIS B0601의 중심선 평균거칠기(Ra)로 0.2㎛로 되었다.
다음에 니켈도금욕(고순도화학(주)제 WHN)를 사용하여, 회로부재상에 니켈도금층(두께 1㎛)을 형성하였다. 이 니켈도금층의 JIS B0601의 중심선 평균거칠기(Ra)은 0.050㎛었다.
뒤이어 니켈도금층상에 팔라듐도금층(두께 0.1㎛)을 형성하였다.
이와같은 회로부재를 사용하여 실시예 1과 꼭같이하여 수지밀봉형 반도체장치를 제작하였다.
이렇게하여 제작한 수지밀봉형 반도체장치는 외부단자수가 48핀(그중, 다이패드 이면의 외부단자수는 4핀)이고, 그의 외형치수는 6mm사방으로 소형이고, 동시에 두께가 0.8mm이고 매우 얇은 것이 있다. 또, 이 수지밀봉형 반도체 장치의 리드인덕턴스는 5∼7nH었다.
본 발명에서는 반도체 소자의 점유율이 높아지고, 소형화가 가능하게 되어 회로기판의 실장밀도를 향상시킬 수 있으며, 다이패드의 이면에 일체적으로 설치된 외부단자가 방열 경로로서 작용하므로 반도체 장치의 방열성이 극히 양호하다. 또 외부단자에 의해 접지의 접속 단자수를 늘릴 수 있으므로 패키지내의 리드인덕턴스의 저감이 가능해지고 고속화로의 대응이 가능하다. 또, 외부단자에 땜납전극을 형성함으로서 BGA 타입의 반도체장치가 가능해져서, 실장 작업성, 쇼트방지성이 향상되고, 더우기 다핀화로의 대응이 가능해진다.

Claims (28)

  1. 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 단자부를 대략 일평면내에 2차원적으로 복수개, 각각 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치에 있어서, 복수개의 상기 단자부를 2차원적으로 배치하는 평면의 대략중앙부에, 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비한 다이패드가 전기적으로 독립하여 배치되고, 상기 반도체소자가 그 다이패드의 표면에 전기적으로 절연되어 탑재된 것을 특징으로 하는 수지밀봉형 반도체장치.
  2. 제 1 항에 있어서, 외부에 노출한 외부단자면에 땜납으로 이루어지는 것을 특징으로 하는 수지밀봉형 반도체장치.
  3. 제 1 항에 있어서, 단자부 및 다이패드의 적어도 수지밀봉 영역에 니켈도금층과 팔라듐 도금층의 적층을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  4. 제 1 항에 있어서, 단자부 및 다이패드의 적어도 수지밀봉 영역에 팔라듐도금층을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  5. 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 단자부를 대략 일평면내에 2차원적으로 복수개, 각각 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체 소자의 단자를 와이어로 전기적으로 접속하고 각 단자부의 외부단자의 일부를 외부에 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치에 있어서, 복수개의 상기 단자부를 2차원적으로 배치하는 평면의 대략 중앙부에 전기적으로 독립하여 배치된 다이패드를 갖고, 그 다이패드는 전기적으로 독립하여 배치된 복수의 다이패드 소편으로 이루어지고 각 다이패드 소편은 표면에 내부단자를 이면에 외부단자를 일체적으로 구비하고, 상기 반도체소자가 상기 다이패드의 표면에 전기적으로 절연되어 탑재된 것을 특징으로 하는 수지밀봉형 반도체장치.
  6. 제 5 항에 있어서, 외부에 노출한 외부 단자면에 땜납으로 이루어지는 외부 전극을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  7. 제 5 항에 있어서, 단자부 및 다이패드의 적어도 수지밀봉 영역에 니켈도금층과 팔라듐 도금층의 적층을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  8. 제 5 항에 있어서, 단자부 및 다이패드의 적어도 수지밀봉 영역에 팔라듐 도금층을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치.
  9. 수지밀봉형 반도체장치용의 회로부재에 있어서, 바깥틀부재와, 그 바깥틀부재로부터 각각 접속리드를 통하여 상호 독립하여 배열설치된 복수의 단자부와, 상기 바깥틀부재로부터 접속리드를 통하여 배열설치된 다이패드를 구비하고, 각 단자부는 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 가짐과 동시에 각 단자부의 내부단자면은 대략 일평면상에 위치하고, 상기 다이패드는 표면에 복수의내부단자를 이면에 복수의 외부단자를 일체적으로 구비하는 것을 특징으로 하는 회로부재.
  10. 제 9 항에 있어서, 적어도 수지밀봉형 반도체장치 제조할때의 수지밀봉 영역이 조면화처리되고, 그위에 니켈도금층과 팔라듐도금층이 이 순서로 적층되어있는 것을 특징으로 하는 회로부재.
  11. 제 10 항에 있어서, 소재가 구리합금인 것을 특징으로 하는 회로부재.
  12. 제 10 항에 있어서, 조면화 처리된 면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.1㎛이상, 니켈도금층의 표면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.045㎛이상인 것을 특징으로 하는 회로부재.
  13. 제 9 항에 있어서, 적어도 수지밀봉형 반도체 장치제조의 경우의 수지밀봉 영역에 팔라듐 도금층을 구비하는 것을 특징으로 하는 회로부재.
  14. 제 13 항에 있어서, 소재가 철합금인 것을 특징으로 하는 회로부재.
  15. 제 13 항에 있어서, 조면화처리된 면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.1㎛이상인 것을 특징으로 하는 회로부재.
  16. 수지밀봉형 반도체장치용의 회로부재에 있어서, 바깥틀부재와, 이 바깥틀부재로부터 각각 접속리드를 통하여 상호 독립하여 배열설치된 복수의 단자부와, 상기 바깥틀부재로 부터 접속리드를 통하여 배열설치된 다이패드를 구비하고, 각 단자부는 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 가짐과 동시에 각 단자부의 내부단자면은 대략 일평면상에 위치하고, 상기 다이패드는 각각 접속리드를 통하여 바깥틀부재에 배열설치된 복수의 다이패드 소편이 상호이간하여 동일평면상에 배치되어 있고, 각 다이패드 소편은 표면에 내부단자를 이면에 외부단자를 일체적으로 구비하는 것을 특징으로 하는 회로부재.
  17. 제 16 항에 있어서, 적어도 수지밀봉형 반도체장치 제조의 경우의 수지밀봉영역이 조면화 처리되고, 그위에 니켈도금층과 팔라듐도금층이 이순서로 적층되어 있는 것을 특징으로 하는 회로부재.
  18. 제 17 항에 있어서, 소재가 구리합금인 것을 특징으로 하는 회로부재.
  19. 제 17 항에 있어서, 조면화 처리된 면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.1㎛이상, 니켈도금층의 표면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.045㎛이상인 것을 특징으로 하는 회로부재.
  20. 제 16 항에 있어서, 적어도 수지밀봉형 반도체장치 제조의 경우의 수지밀봉영역에 팔라듐 도금층을 구비하는 것을 특징으로 하는 회로부재.
  21. 제 20 항에 있어서, 소재가 철합금인 것을 특징으로 하는 회로부재.
  22. 제 20 항에 있어서, 조면화처리된 면이 JIS B0601의 중심선 평균거칠기(Ra)로 0.1㎛이상인 것을 특징으로 하는 회로부재.
  23. 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부를 대략 일평면내에 2차원적으로 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자와를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부로 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치의 제조방법에 있어서,
    (A) 도전성기판을 에칭하여, 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부와, 표면에 복수의 내부단자를 이면에 복수의 외부단자를 일체적으로 구비하는 다이패드와, 상기 각 단자부가 상호독립하여 접속리드를 통하여 일체적으로 연결되고, 동시에 상기 다이패드가 접속리드를 통하여 일체적으로 연결된 바깥틀부재를 구비한 회로부재를 작성하는 회로부재작성공정과,
    (B) 다이패드에 반도체소자를 전기적으로 절연하여 고착함으로서 탑재하는 반도체 소자 탑재공정과,
    (C) 반도체소자의 단자와 회로부재의 내부단자를 와이어로 전기적으로 접속하는 와이어 본딩 공정과,
    (D) 각 외부단자의 일부를 외부에 노출시키는 것과 같이 전체를 수지밀봉하는 수지밀봉공정과,
    (E) 회로부재의 각 접속리드를 절단하고, 바깥틀부재를 제거하는 바깥틀부재 분리제거공정을 구비하는 것을 특징으로 하는 수지밀봉형 반도체 장치의 제조방법.
  24. 제 23 항에 있어서, 회로부재 작성공정에 있어서, 도전성 기판으로서 구리합금을 사용하고, 적어도 수지밀봉영역을 조면화처리하고, 그후 니켈도금층과 팔라듐도금층을 이 순서로 적층하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  25. 제 23 항에 있어서, 회로부재 작성공정에 있어서, 도전성 기판으로서 철합금을 사용하고, 적어도 수지밀봉영역을 조면화처리하고, 그후 팔라듐 도금층을 형성하는 것을 특징으로 하는 수지밀봉형 반도체 장치의 제조방법.
  26. 표면측에 내부단자와 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부를 대략 일평면내에 2차원적으로 서로 전기적으로 독립하여 배치하고, 단자부의 내부단자와 반도체소자의 단자를 와이어로 전기적으로 접속하고, 각 단자부의 외부단자의 일부를 외부로 노출시키도록 전체를 수지밀봉한 수지밀봉형 반도체장치의 제조방법에 있어서,
    (A) 도전성 기판을 에칭하여, 표면측에 내부단자를 이면측에 외부단자를 표리일체적으로 갖는 복수의 단자부와, 표면에 내부단자를 이면에 외부단자를 일체적으로 구비한 복수의 다이패드소편이 상호 이간하여 배치된 다이패드와, 상기 각 단자부가 상호 독립하여 접속리드를 통하여 일체적으로 연결되고, 동시에 각 다이패드소편이 상호 독립하여 접속리드를 통하여 일체적으로 연결된 바깥틀부재 구비한 회로부재를 작성하는 회로부재작성공정과,
    (B) 다이패드에 반도체소자를 전기적으로 절연하여 고착함으로서 탑재하는 반도체 소자 탑재공정과,
    (C) 반도체소자의 단자와 회로부재의 내부단자를 와이어로 전기적으로 접속하는 와이어 본딩 공정과,
    (D) 각 외부단자의 일부를 외부에 노출시키는 것과 같이 전체를 수지밀봉하는 수지밀봉공정과,
    (E) 회로부재의 각 접속리드를 절단하고, 바깥틀부재를 제거하는 바깥틀부재 분리제거공정을 구비하는 것을 특징으로 하는 수지밀봉형 반도체 장치의 제조방법.
  27. 제 26 항에 있어서, 회로부재 작성공정에 있어서, 도전성 기판으로서 구리합금을 사용하고, 적어도 수지밀봉영역을 조면화처리하고, 그후 니켈도금층과 팔라듐도금층을 이 순서로 적층하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  28. 제 26 항에 있어서, 회로부재 작성공정에 있어서, 도전성 기판으로서 철합금을 사용하고, 적어도 수지밀봉영역을 조면화처리하고, 그후 팔라듐 도금층을 형성하는 것을 특징으로 하는 수지밀봉형 반도체 장치의 제조방법.
KR1019980027517A 1997-07-16 1998-07-08 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법 KR100300665B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20552097A JPH1140720A (ja) 1997-07-16 1997-07-16 回路部材および該回路部材を用いた樹脂封止型半導体装置
JP97-205520 1997-07-16
JP98-44663 1998-02-10
JP4466398A JP3947292B2 (ja) 1998-02-10 1998-02-10 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990013699A true KR19990013699A (ko) 1999-02-25
KR100300665B1 KR100300665B1 (ko) 2001-10-27

Family

ID=26384615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027517A KR100300665B1 (ko) 1997-07-16 1998-07-08 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법

Country Status (2)

Country Link
US (1) US6025640A (ko)
KR (1) KR100300665B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056319A (ko) * 1997-12-29 1999-07-15 유무성 비지에이용 반도체 리이드 프레임

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955777A (en) 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
KR100300666B1 (ko) * 1997-08-04 2001-10-27 기타지마 요시토시 수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3367458B2 (ja) * 1999-03-30 2003-01-14 株式会社デンソー 半導体装置の製造方法
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6455923B1 (en) * 1999-08-30 2002-09-24 Micron Technology, Inc. Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
US6300166B1 (en) * 1999-08-30 2001-10-09 Advanced Semiconductor Engineering, Inc. Method for packaging a BGA and the structure of a substrate for use with the method
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US6762118B2 (en) * 2000-10-10 2004-07-13 Walsin Advanced Electronics Ltd. Package having array of metal pegs linked by printed circuit lines
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
TWI264099B (en) * 2001-07-09 2006-10-11 Sumitomo Metal Mining Co Lead frame and manufacturing method therefor
DE10134979A1 (de) * 2001-07-24 2002-10-17 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
JP3638136B2 (ja) * 2001-12-27 2005-04-13 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
CN1639862A (zh) * 2002-07-24 2005-07-13 三菱电机株式会社 半导体器件
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US20050134410A1 (en) * 2003-12-18 2005-06-23 Intel Corporation Power addition apparatus, systems, and methods
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
TWI277192B (en) * 2004-07-08 2007-03-21 Siliconware Precision Industries Co Ltd Lead frame with improved molding reliability and package with the lead frame
WO2006079866A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Carriers for semiconductor packages, semiconductor packages and methods to assemble them
US7265445B2 (en) * 2005-03-23 2007-09-04 Texas Instruments Incorporated Integrated circuit package
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US20090146280A1 (en) * 2005-11-28 2009-06-11 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
DE102006053922A1 (de) * 2006-11-15 2008-05-29 Infineon Technologies Ag Modul mit Trägerelement
US7608482B1 (en) 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
WO2008100247A1 (en) * 2007-02-12 2008-08-21 Agere Systems Inc. A quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package
US8110447B2 (en) * 2008-03-21 2012-02-07 Fairchild Semiconductor Corporation Method of making and designing lead frames for semiconductor packages
US8859339B2 (en) 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
GB0815870D0 (en) * 2008-09-01 2008-10-08 Cambridge Silicon Radio Ltd Improved qfn package
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
JP5629969B2 (ja) * 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US20110248392A1 (en) * 2010-04-12 2011-10-13 Texas Instruments Incorporated Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
US8466563B2 (en) 2010-05-19 2013-06-18 The Johns Hopkins University Apparatus and methods for 3-D stacking of thinned die
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US20130249071A1 (en) * 2010-09-07 2013-09-26 Jinzhong Yao Semiconductor device and method of assembling same
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8569110B2 (en) * 2010-12-09 2013-10-29 Qpl Limited Pre-bonded substrate for integrated circuit package and method of making the same
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
CN104025292B (zh) 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN104979322B (zh) * 2014-04-11 2018-11-23 恩智浦美国有限公司 半导体管芯封装及其组装方法
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具
CN104465593B (zh) * 2014-11-13 2018-10-19 苏州日月新半导体有限公司 半导体封装体及封装方法
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
US9972558B1 (en) 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10566269B2 (en) * 2017-12-18 2020-02-18 Texas Instruments Incorporated Low stress integrated circuit package
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11855001B2 (en) * 2020-11-04 2023-12-26 Texas Instruments Incorporated Leadless leadframe and semiconductor device package therefrom

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
JP3529915B2 (ja) * 1995-09-28 2004-05-24 大日本印刷株式会社 リードフレーム部材及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056319A (ko) * 1997-12-29 1999-07-15 유무성 비지에이용 반도체 리이드 프레임

Also Published As

Publication number Publication date
KR100300665B1 (ko) 2001-10-27
US6025640A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100300665B1 (ko) 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
EP0500690B1 (en) Multi-layer lead frames for integrated circuit packages
EP1952440B1 (en) Metal cuboid semiconductor device and method
TW398063B (en) Lead frame and its manufacturing method thereof
JPH0669402A (ja) プリント基板およびその製造方法
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP3983930B2 (ja) 回路部材の製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
KR100212392B1 (ko) 반도체 패키지
JP2652222B2 (ja) 電子部品搭載用基板
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH10200009A (ja) リードフレーム部材とリードフレーム部材の製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH11102991A (ja) 半導体素子搭載フレーム
JPH04119653A (ja) 集積回路素子
KR100533762B1 (ko) 반도체패키지
JP2009246066A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 17

EXPY Expiration of term