JP2647010B2 - 無線選択呼出受信機の間欠受信回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、無線選択呼出受信機に
関し、特に、間欠受信動作の周期が長い無線選択呼出受
信機の間欠受信回路に関する。

【０００２】

【従来の技術】従来、この種の無線選択呼出受信機は、
間欠受信動作の周期が長いため、基準発振器の精度に関
係して、ワードカウンタのカウント値と、送信ワード値
がズレてしまうという問題があった。すなわち、ワード
カウンタは、基準発信器の出力するクロックによりカウ
ントされるため、ワード同期を確立したとしても、次回
の受信部の立ち上げまでの間に両者の同期にズレが生
じ、特に、基準発振器の精度が良好でないときにはこの
種の問題が顕著になるというものである。

【０００３】そこで、ワードカウンタのカウント値と送
信ワード値とがズレ、無線選択呼出受信機が送信ワード
値を正確に把握できなかったとしても、送信信号を確実
に受信するために、従来の無線選択呼出受信機では、受
信部を、本来立ち上げるべきワードカウンタのカウント
値に対し、余裕をもたせて、立ち上げるという技術が採
用されていた。

【０００４】しかしながら、この種の技術では、受信部
が動作する時間が長いため、バッテリーセイビング効率
が悪いという課題を有していた。

【０００５】上述した課題を解決するために、例えば、
特開平４−２１３２６９号公報には、間欠受信動作の周
期が長くとも、間欠受信動作を正確に行い、送信ワード
値とワードカウンタのカウント値とのズレを生じさせ
ず、さらにバッテリーセイビング効率を劣化させないこ
とを目的とした無線選択呼出受信機の間欠受信回路が提
案されている。

【０００６】図１０は、上記公報記載の間欠受信回路を
示すブロック図である。

【０００７】図１０において、アンテナ１は、図示しな
い基地局からの送信信号を受信し、受信信号を受信部４
に供給する。

【０００８】受信部４は、受信信号を増幅、復調、さら
に波形整形し、復調信号Ｓ１３を同期信号検出回路２０
に供給する。

【０００９】同期信号検出回路２０は、復調信号Ｓ１３
から同期信号を検出し、同期信号検出信号Ｓ１４をレジ
スタ２２およびカウンタ２３にそれぞれ供給する。

【００１０】レジスタ２２は、カウンタ２３に設定され
るカウント値、すなわち受信部４の間欠受信動作時間を
カウント時間として記憶している。レジスタ２２は、同
期信号検出信号Ｓ１４が入力されると、後述する減算回
路２１からの減算結果Ｓ１７を取り込み、記憶内容を書
き換える。記憶内容が書き換えられると、レジスタ２２
は、書き換えられた記憶内容をカウンタ初期値設定信号
Ｓ１５としてカウンタ２３に出力し、初期設定を行う。

【００１１】プリセッタブルダウンカウンタ２３は、レ
ジスタ２２により設定された初期値を、基準発信器９の
出力するクロック信号によりダウンカウントし、ダウン
カウントしたカウント値Ｓ１６をデコーダ２３および減
算回路２１に出力する。

【００１２】デコーダ２３は、カウント値Ｓ１６をデコ
ードし、カウント値が０になったとき、このカウント値
０のデコーダ出力を受信部４に受信部のオン制御信号Ｓ
１８として出力する。

【００１３】減算回路２１は、レジスタ２２が記憶して
いるカウンタ２３の初期設定値と、カウンタ２３の出力
するクロック信号によりダウンカウントされたカウント
値との間の減算を行う。この減算結果Ｓ１７はレジスタ
２２に出力される。

【００１４】次に、図１０に示したブロック図の動作に
ついて、図１１の受信部の立ち上げタイミングを説明す
るタイミング図を用い、説明する。なお、図１１におい
て、（ｂ）図が示す送信フレーム値は、基地局から送信
される送信信号を構成するフレームを示し、８フレーム
で１シーケンスを構成する。また、１フレームは、
（ａ）図の示すとおり、１００ワードから構成される。
（ｃ）図は受信部４の立ち上げタイミングを示し、
（ｄ）図は、同期信号検出回路２０が出力する同期信号
検出信号Ｓ１４のタイミングを説明するタイミング図で
ある。

【００１５】まず、無線選択呼出受信機は、図示しない
電源がオンされると、直ちにＣＰＵが受信部４を時刻Ｔ
１で立ち上げ、アンテナ１を介し、基地局からの送信信
号の受信を開始する。なお、受信部４の立ち上げ時にお
いて、受信機自身は、同期信号を検出していないため、
現在受信しているフレーム値、およびワード値を認識し
ていない。

【００１６】次に、時刻Ｔ２において、受信機は、同期
信号検出部２０で同期信号が検出され、この時点で初め
てビット同期、フレーム同期が取られるとともに、現
在、フレーム０を受信していることを認識する。また、
同期フレーム情報よりフレーム３、６が受信機自身の受
信すべきフレームであることを検出する。さらに、同期
信号検出部２０は、同期信号を検出すると、同期信号検
出信号Ｓ１４をレジスタ２２、およびカウンタ２３に出
力する。この同期信号の検出は、電源オン後、１回目の
検出であるため、減算回路２１の減算結果は不定であ
り、したがって、図示しないＣＰＵが、レジスタ２２に
カウンタ２３の初期値、すなわち、次回受信機が受信す
べきフレーム３に含まれる同期信号を有するワード値を
受信するまでの時間に相当するカウンタ値を設定する。
これは、ＣＰＵが次回フレーム３を受信すべきことと、
さらに、フレーム３を構成する送信ワードのうち、同期
信号含むワード値を認識しているため（基地局からの送
信信号は、所定のフォーマットを有しているため）であ
る。なお、このとき、初期設定されるカウント値は、時
刻Ｔ２〜Ｔ４に相当するカウンタ値であり、本来時刻Ｔ
４でフレーム３を受信するはずであるが、カウンタ２３
をカウントする基準発振器９の周囲温度の変化によるズ
レを考慮して、時刻Ｔ４〜Ｔ５に相当する受信部立ち上
げ余裕を見越して、確実に同期信号を検出できるよう早
めに受信部４を立ち上げる。レジスタ２２に設定された
カウンタ２３の初期値は、直ちにカウンタ２３にもセッ
トされ、時刻Ｔ２より、カウンタ２３はカウントダウン
を開始する。

【００１７】同期信号が同期信号検出回路２０において
時刻Ｔ２で検出されると、同期信号に引き続き基地局か
ら送信される呼出し番号の照合が行われるが、本来、フ
レーム０は受信機自身が受信すべきフレームでないた
め、自己の呼出番号は検出されず、呼出番号の照合が終
了した時刻Ｔ３でＣＰＵが受信部４をオフにする。

【００１８】受信部４がオフの間、カウンタ２３はダウ
ンカウントを行うとともに、減算回路２１は、レジスタ
２２に記憶されているカウンタ２３の初期値、すなわ
ち、現在の間欠受信動作時間に相当するカウンタ２３の
設定値とカウンタ２３の出力信号Ｓ１６とを減算し、減
算結果を信号Ｓ１７としてレジスタ２２に出力する。し
かし、レジスタ２２は、同期信号検出信号Ｓ１４が入力
されたときのみ減算結果Ｓ１７を取り込むため、受信部
４がオフの間は、現在の間欠受信動作時間に相当するカ
ウンタ２３のカウント設定値を保持している。

【００１９】次に、時刻Ｔ４でカウンタ２３の出力信号
Ｓ１６をデコードしたデコーダ１９の出力信号Ｓ１８
は、０００を示し、この信号を受けて受信部４は立ち上
げられ、アンテナ１を介して基地局からの送信信号の受
信を開始する。なお、カウンタ２３は、受信部４が動作
を開始した後も同期信号の検出により初期値がセットさ
れるまで基準発振器９の出力するクロックを計数するた
め、その値は負の値となっている。

【００２０】そして、時刻Ｔ６で同期信号が検出される
と、同期信号検出回路２０は、同期信号検出信号Ｓ１４
をカウンタ２３およびレジスタに供給し（ｄ図）、レジ
スタ２２には減算回路２１のそのときの減算結果Ｓ１７
がセットさせるとともに、カウンタ２３には、上記セッ
トされた減算結果が初期値として設定される。

【００２１】ここで、上記減算について説明する。減算
回路は、レジスタ２２の出力する前回の間欠受信動作時
間に相当するカウンタ２３のカウント値（時刻点Ｔ４−
Ｔ２に相当）と、同期信号が検出された時刻Ｔ６におけ
るカウンタ２３の出力信号Ｓ１６（時刻Ｔ４−Ｔ６）と
を減算し、減算結果を次回の間欠受信動作時間に相当す
るカウンタ２３のカウント値としてレジスタ２２に記憶
させる。すなわち、減算結果は（Ｔ４−Ｔ２）−（Ｔ４
−Ｔ６）＝Ｔ６−Ｔ２となり、同期信号の検出時刻間に
相当する。

【００２２】したがって、上記演算に基づき、同期信号
が検出される毎に同期信号検出時刻間に相当するカウン
ト値が初期設定値としてカウンタ２３に設定され、受信
部４が立ち上げられるので、同期信号を確実に受信で
き、間欠受信動作の精度を向上することができる。した
がって、受信部立ち上げ余裕の考慮を必要とせず、バッ
テリーセイビング効率を向上できる。

【００２３】なお、ｃ図において、フレーム３の受信で
は、同期信号検出回路２９が同期信号を検出した後、同
期信号に引き続いて受信部４が受信する自己の呼出番号
が一致し、その後に続くメッセージ信号を受信後にＣＰ
Ｕは受信部４を時刻Ｔ７でオフにし、フレーム６の受信
では、自己の呼出番号が一致しないため、メッセージ信
号を受信することなく、ＣＰＵは受信部４を時刻Ｔ１０
でオフにしている。以降、この種の動作は繰り返され、
間欠受信動作の周期が長くとも、受信部４の間欠受信動
作の１周期の補正が可能であり、間欠受信動作の周期の
長さ、および基準発振器の精度によらず、上記効果を得
ることができる。

【００２４】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、基準発振器の精度による間欠受信動作
の一周期のズレを前回の間欠受信動作の周期、すなわ
ち、レジスタに記憶された前回のカウンタの初期値のみ
に基づいて補正しており、さらに、この補正値は基準発
振器の温度による影響を考慮していないため、突発的な
温度変化が起こると、基準発振器の出力周波数が大きく
変動し、いったん同期信号を検出できなくなると、その
後、半永久的に誤った補正をし続け、同期信号を二度と
検出できなくなという問題を有する。

【００２５】また、同期信号が検出される度に補正を行
っているため、消費電流が増加し、受信機の電池寿命が
短くなるという問題がある。

【００２６】そこで、本発明は、上述した課題を解決
し、基準発振器の温度による影響を考慮した上で、一周
期のズレの確実な検出を可能にし、さらにバッテリーセ
イビング効率を良好にすることを課題としている。

【００２７】すなわち、本発明の目的は、受信部立ち上
げ余裕を最小限に抑えることを可能とする無線選択呼出
受信機の間欠受信回路を提供することにある。

【００２８】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明では、送信局からの送信信号を受信し受信
信号を出力するアンテナと、受信信号を増幅、復調、お
よび波形整形し、復調信号を出力する受信部と、前記復
調信号から自己の呼出番号の検出を行い、デジタル信号
を出力するデコーダ部と、クロック信号を出力する基準
発振器と、クロック信号をカウントとするフレームカウ
ンタとワードカウンタからなるカウンタ部と、復調信号
から同期信号を検出し、ワードカウンタのワード同期を
確立するとともに、割り込み信号を出力するする同期信
号検出回路と、割り込み信号を入力し、フレームカウン
タのフレーム同期を確立するとともにカウンタ部のカウ
ント値を読み込み、受信部の立ち上げを行うＣＰＵとを
含む構成を採用している。

【００２９】また、本発明は、ＣＰＵが、送信ワード値
と、ワードカウンタのカウント値とのズレを検出する機
能を有するように構成する。

【００３０】さらに、本発明は、ＣＰＵが検出したズレ
を記憶する第１の記憶部と、ズレの連続回数を予め設定
する第２の記憶部と、第１の記憶部に記憶されたズレ
が、第２の記憶部に記憶された回数連続して検出された
ときに、第１の記憶部に記憶されたズレを記憶する第３
の記憶部とを有する。

【００３１】またさらに、本発明は、ＣＰＵが、第３の
記憶部に記憶されたズレに基づき、受信部の立ち上げ余
裕を調整する。

【００３２】

【作用】上述した構成の採用により、本発明では、同期
信号検出回が同期信号を検出し、割り込み信号を出力し
たときに、ＣＰＵがワードカウンタのカウント値を読み
込み、さらに、この読み込まれた値と、送信ワードとの
ズレを検出し、検出されたズレが第２の記憶部に記憶さ
れた回数連続して検出されたとき、このズレを第３の記
憶部に記憶させるとともに、ＣＰＵが、第３の記憶部に
記憶されたズレを基に受信部の立ち上げ余裕を調整する
ため、受信部のバッテリーセイビングが効率的な上に、
確実に、同期信号を検出することができる。

【００３３】

【実施例】次に本発明について図面を参照して詳細に説
明する。

【００３４】図１は、本発明の一実施例を示す無線選択
呼出受信機の間欠受信回路のブロック図である。図１に
おいて、基地局２は、受信機３に対して所定のフォーマ
ットに基づいた送信信号を送信する。なお、受信機３
は、図１に記した構成以外に、表示部、報知部、および
その駆動回路を通常備えているが、ここでは、本発明の
特徴を説明する際に、必要性がないため、省略されてい
る。

【００３５】アンテナ１は、送信信号を受信し、受信信
号を受信部４に供給する。

【００３６】受信部４は、受信信号を増幅、復調、さら
に波形整形し、復調信号を信号線Ｓ１およびＳ４を介し
て同期信号検出回路６およびデコーダ５に出力する。

【００３７】同期信号検出回路６は、信号線Ｓ１を介し
て入力された復調信号から同期信号を検出すると、ＣＰ
Ｕ７に対して割り込み信号を信号線Ｓ２を介して送出す
る。また、同期信号検出回路６は、カウンタ部８を構成
するワードカウンタ１７（後述する図６参照）にワード
値セット信号、すなわち同期信号を有するワード値を信
号線Ｓ３を介して出力し、初期化し、ワード同期を取
る。

【００３８】デコーダ５は、信号線Ｓ４を介して入力さ
れた復調信号に対し復号、誤り訂正、自己呼出の判定を
行い、ＣＰＵ７に信号線Ｓ５を介してＣＰＵ７が理解で
きる信号フォーマットに変換したデジタル信号を出力す
るとともに、受信部オンオフ制御信号を信号線Ｓ７を介
して受信部４に出力する。

【００３９】ＣＰＵ７は、信号線Ｓ５を介してデコーダ
５からのデジタル信号を入力し、信号線Ｓ６に出力する
受信部オンオフ制御信号をいったんデコーダ５を介し、
受信部４に与え、受信部４のオンオフ制御を行うととも
に、第１〜第３のメモリ１０、１１および１２に対する
データの書き込みおよび読みだしを信号線Ｓ１０、Ｓ１
１、および、Ｓ１２を介して行う。また、ＣＰＵ７は、
カウンタ部８を構成するフレームカウンタ１８のフレー
ム値のセット、すなわち、受信しているフレーム値をフ
レーム値セット信号として送出することにより、フレー
ム同期を取る。さらに、ＣＰＵ７は、カウンタ部８のワ
ードカウンタ１７とフレームカウンタ１８のカウンタ値
を信号線Ｓ９を介して読み出す。ＣＰＵ７は、この読み
出したカウンタ部８のカウンタ値、すなわち、受信機３
が把握している基地局２からの送信信号のワード値およ
びフレーム値と、実際に基地局２が送信しているワード
値およびフレーム値とのズレの検出を行い、予め設定さ
れた回数、等しい値のズレが連続して検出されるまで行
う。

【００４０】メモリ１０、１１および１２はＲＡＭによ
り構成される。第１のメモリ１０は、ＣＰＵ７が同期信
号が検出される毎に行うズレ検出の回数を決定するため
のものであり、予め設定される等しい値のズレの連続回
数を記憶する。第２のメモリ１１は第１のメモリ１０に
記憶された回数だけＣＰＵ７が連続して等しいズレを検
出した際、そのズレを記憶し、ＣＰＵ７が受信部４の立
ち上げタイミングを調整する際の補正値として用いいら
れる。。第３のメモリ１２は、ＣＰＵ７が検出したズレ
のうち、最も時間的に新しいものを記憶する。

【００４１】基準発振器９は、基準クロックを信号線Ｓ
８を介してカウンタ部８に供給し、カウンタ部８は、こ
のクロックに応答して、カウント動作を行う。

【００４２】カウンタ部８は、図６に示すようにワード
カウンタ１７およびフレームカウンタ１８により構成さ
れている。ワードカウンタ１７の出力はフレームカウン
タ１８の入力信号Ｓ１３に供給されており、フレームカ
ウンタ１８はワードカウンタ１７と連動して動作する。
すなわち、ワードカウンタ１７がカウント１００を出力
するとフレームカウンタ１８のカウント値は１つインク
リメントされるとともに、ワードカウンタ１７は００に
リセットされるため、１００ワードで１フレームを構成
する基地局からの送信フォーマットを、受信機３は、カ
ウンタ部８のカウント値により把握することができる。
また、カウンタ１７は、同期信号検出回路６からのワー
ド値セット信号を信号線Ｓ３を介して入力し、ワード同
期が取られるとともに、フレームカウンタ１８は、ＣＰ
Ｕ７からのフレーム値セット信号を信号線９を介して入
力し、フレーム同期を取る。さらに、カウンタ１７およ
び１８のカウント値は信号線Ｓ９を介して、ＣＰＵ７に
よりが読み込まれる。

【００４３】図４は、本発明の一実施例を示す無線選択
呼出受信機の間欠受信動作を説明するタイミング図であ
る。図４において、（ａ）図は、基地局からの送信ワー
ド、（ｂ）図は、基地局からの送信フレーム、（ｃ）図
は、受信部４の立ち上げタイミングを示すタイミング図
を示す。

【００４４】（ａ）図において、１フレームは１００ワ
ードから構成されており、ワード同期信号はワード値０
２〜０４に含まれており、フレーム同期信号はワード値
０５〜０７、フレーム情報信号はワード値０８〜１１に
含まれているものとする。（ｂ）図において、信号フォ
ーマットの１シーケンスは９フレームから構成されてい
る。また、（ｂ）および（ｃ）図において、フレーム
１、４、および７は、無線選択呼出受信機特有の一斉呼
出における自フレームであり、受信部４は、自フレーム
を受信できるタイミングで受信部立ち上げ余裕をもって
立ち上げられる。

【００４５】図５は、本発明の一実施例を示す無線選択
呼出受信機の受信部の立ち上げ動作を説明するタイミン
グ図である。（ａ）図は、基地局２が実際に送信する送
信ワード値、（ｂ）および（ｃ）図は、カウンタ部８を
構成するワードカウンタ１７のカウント値を、（ｄ）図
は、ワード同期信号検出時に出力される割り込み信号の
タイミング、（ｅ）、（ｆ）および（ｇ）図は、受信部
の立ち上げタイミングを示す図である。

【００４６】図５において、通常、（ａ）図に示した基
地局から送信される送信ワード値に対し、（ｂ）図に示
す初期化前のワードカウンタ１７のカウント値は、所望
のフレームが受信される時刻Ｔ４で、ズレを生じてい
る。一方、（ｃ）図で示したワード同期が取られ、初期
化された後のワードカウンタのカウンタ値は、（ｄ）図
に示した割り込み信号の検出時、すなわち、時刻Ｔ５で
（ａ）図の基地局からの送信ワード値とワード同期が取
られている。

【００４７】また、（ｆ）図は、本願発明の間欠受信回
路により受信部が同期信号を確実に受信できる最小限の
立ち上げ余裕に調整される前の立ち上げタイミングを説
明する図であり、受信部４は、確実に同期信号が検出で
きるように、基準発振器９の仕様書に記載される予想さ
れる最大限のズレを考慮して時刻Ｔ１で立ち上げられ
る。すなわち、この時の受信部立ち上げ余裕はＴ４−Ｔ
１である。

【００４８】一方、（ｅ）図は、受信部において最もバ
ッテリーセイビング効率がよい理想的な受信部立ち上げ
タイミングを説明する図である。同図において、受信部
４は時刻Ｔ３で立ち上げられ、受信部立ち上げ余裕はＴ
４−Ｔ３である。この種の立ち上げ余裕は、基準発振器
９の温度変化による影響のみを考慮したものである。し
かしながら、通常、基準発振器の温度変化による影響以
外にもズレを生じさせる要因があるとともに、突発的な
周囲温度の変化が生ずると、上記立ち上げ余裕を越え
て、ズレを生じ、同期信号を受信することができなくな
る。

【００４９】（ｇ）図は、本発明の間欠受信回路により
受信部が同期信号を確実に受信できる最小限の立ち上げ
余裕に設定された後の受信部立ち上げタイミングを説明
する図である。同図において、（ｅ）図で説明した温度
変化の影響を考慮した立ち上げ余裕にさらに、余裕を持
ち、時刻Ｔ２で受信部４は立ち上げられる。すなわち、
本発明における受信部立ち上げ余裕は、Ｔ４−Ｔ２であ
り、本発明の間欠受信回路が検出する基地局から送信さ
れる送信ワードとワードカウンタ１７のカウント値との
ズレであるＴ３−Ｔ２と、（ｅ）図で説明した温度偏差
を考慮した立ち上げ余裕Ｔ４−Ｔ３との和に相当する。
また、（ｆ）図に示した調整前の受信部立ち上げ余裕に
対して、Ｔ２−Ｔ１に相当する分、バッテリーセイビン
グされるとともに、（ｅ）図に示した基準発振器の温度
変化の影響によるズレ以外にも立ち上げ余裕を持つの
で、確実に同期信号を受信できる。

【００５０】以下に、上述した本発明による送信ワード
とワードカウンタのカウンタ値とのズレの検出、および
立ち上げ余裕の調整に関し、図６、７および８に示す送
信ワード値、ワードカウンタ１７のカウント値、および
受信部４の立ち上げタイミングの関係図を用い、図１の
回路の動作を説明する。

【００５１】図６は、本発明の一実施例を示す受信部４
の立ち上げタイミングを説明するタイミング図であり、
第１のメモリ１０に記憶されるズレの連続回数Ｋは２に
設定されている。

【００５２】図１および６において、電源投入後、ＣＰ
Ｕ７が信号線Ｓ６、およびデコーダ５を介し、受信部オ
ンオフ制御信号を信号線Ｓ７に出力し、時刻Ｔａで受信
部４を立ち上げるとともに、ＣＰＵ７は、内部フラグＩ
をＩ＝０として、電源が投入されたことを認知する。な
お、内部フラグＩによりＣＰＵ７は、後述するズレの検
出に関し、同じ値のズレが連続して検出される場合のそ
の連続回数を知ることができる。Ｉ＝０のときは、電源
が投入されたことを通知し、Ｉ＝１のときは、カウンタ
部８の初期設定が行われたことを通知し、Ｉ＝２のとき
は、後述するズレの検出が１回行われ、Ｉ＝３の時は同
じ値のズレが２回連続して検出され、以降、Ｉ＝Ｎ＋１
のときに、同じ値のズレがＮ回連続して検出されたこと
を通知する。

【００５３】内部フラグＩがＩ＝０となり、電源が投入
されると、受信部４は、基地局２からの送信信号をアン
テナ１を介して受信し、増幅、復調、波形整形し、復調
信号を同期信号検出回路６に信号線Ｓ１を介して出力す
る。

【００５４】同期信号検出回路６が復調信号のワード値
０２〜０５から同期信号を検出すると、同期信号検出回
路６は、まず、ＣＰＵ７に割り込み信号を信号線Ｓ２を
介して出力し、ＣＰＵ７に同期信号が検出されたことを
通知する。続いて、同期信号検出回路６は、ワードカウ
ンタ１７に信号線Ｓ３を介して同期信号を含む送信ワー
ドのうち、最初のワード値をワード値セット信号として
出力し、ワード同期を時刻Ｔｂで取る。なお、本実施例
では、上述したとおり同期信号は送信ワード値０２から
始まり、ワードカウンタ１７のカウント値が０２に初期
設定され、送信ワード値との同期が取られる。

【００５５】また、受信部４は、復調信号を信号線Ｓ４
を介してデコーダ５にも出力する。上記信号を受け、デ
コーダ５は所定の処理を行い、信号線Ｓ５を介してＣＰ
Ｕ７にデジタル信号を出力する。

【００５６】ＣＰＵ７は、デコーダ５からのデジタル信
号のワード値０５〜０７に含まれるワード同期信号から
現在受信しているフレームが０であることを検出し、フ
レームカウンタ１８にフレーム値セット信号、すなわ
ち、現在受信しているフレーム値０を信号線Ｓ９を介し
て出力し、フレーム同期を取る。また、ＣＰＵ７は、ワ
ード値０８〜１１から、フレーム情報を読みとり、自フ
レームが１、４、および７であることを検出する。さら
に、ＣＰＵ７は、内部フラグをＩ＝１に設定し、ワード
カウンタ１７およびフレームカウンタ１８からなるカウ
ンタ部８の初期設定が終了したことを認知する。

【００５７】同期が取られると、同期信号に続いて送信
される呼出信号の一致検出をデコーダ５が行う。なお、
本実施例では、呼出信号は送信ワード値１２〜５０に含
まれているものとする。自己の呼出番号と一致した場合
には、ＣＰＵ７は送信ワード値５１〜９９に含まれてい
るメッセージ情報を解読する。この実施例では、フレー
ム０が自フレームでないため、呼出番号は一致せず、こ
の結果ＣＰＵ７は、信号線Ｓ６およびデコーダ５を介
し、受信部オフ信号を信号線Ｓ７に出力し、受信部４を
時刻Ｔｃでオフに制御し、間欠受信動作に入る。

【００５８】カウンタ部８は、ワードカウンタ１７が０
２に、フレームカウンタ１８が０にセットされ、基地局
２からの送信信号と同期が取られると、基準発振器９の
発生するクロックによりアップカウントを開始する。ワ
ードカウンタ１７は９９までカウントすると、カウンタ
値が００に戻り、同時に、信号線Ｓ１３を介して連動す
るフレームカウンタ１８が０から１になる。その後もワ
ードカウンタ１７は、基準発振器９のクロック信号によ
りアップカウントされる。

【００５９】ＣＰＵ７は、カウンタ部８のカウント値を
読み込み、次の自フレーム１を受信できるように時刻Ｔ
ｄで受信部４を立ち上げる。なお、この時の受信部４の
立ち上げタイミングは、ＣＰＵ７がカウンタ部８の初期
設定を行ったのみで、送信ワード値とワードカウンタ１
７のカウンタ値とのズレの検出を行っていないため、図
５（ｆ）に示した調整前の受信部４の立ち上げタイミン
グ、すなわち、基準発振器９の仕様書に規定された予想
される最大限のズレを考慮して、フレームカウンタ１８
のカウント値０、ワードカウンタ１７のカウント値８８
の時に立ち上げられる。

【００６０】受信部４が時刻Ｔ１で立ち上げられると、
基地局からの送信信号はアンテナ１、受信部４を介して
同期信号検出回路６に入力される。同期信号検出回路６
は入力した信号から同期信号を検出すると、ＣＰＵ７に
対して割り込み信号を信号線Ｓ２を介して出力し、続い
て、ワードカウンタ１７を時刻Ｔｅで０２にセットし、
ワード同期を取る。すなわち、受信機３は、カウンタ部
８のカウント値が、基準発振器９のズレに起因して、図
６（ｂ）および（ｃ）図の示すようにズレるため、自フ
レームを受信する毎に、ワード同期およびフレーム同期
を取る必要がある。

【００６１】同期信号検出回路６からのワード同期信号
検出のともなう割り込み信号を受け、ＣＰＵ７は、ワー
ドカウンタ１７のカウント値が同期信号検出回路６によ
り時刻Ｔｄで０２にセットされる直前のカウント値９６
を読みとる。さらに、ＣＰＵ７は、読みとったカウント
値９６と、本来同期信号が検出されるべきワード値０２
との差、すなわち本来同期信号が検出されるべきワード
値０２に対して、読みとられたカウント値９６がカウン
ト数６だけ遅れていることを示す−６を算出し、基地局
２から送信された送信信号とワードカウンタ１７とのズ
レＺとする。算出されたズレＺはて第３のメモリ１２に
信号線Ｓ１２を介して書き込まれると同時に、ＣＰＵ７
は、内部フラグをＩ＝２に設定し、ズレの検出が１回行
われたことを認知する。また、ＣＰＵ７は、現在受信し
ているフレームが１であることを受信信号から検出し、
フレームカウンタ１８をカウンタ値１に設定し、フレー
ム同期を取る。さらに、ＣＰＵ７は、時刻Ｔｆで、デコ
ーダ５が自己の呼出番号と一致した呼出番号を検出した
ときには、後続するメッセージ信号を解読したのち受信
部４をオフに制御し、デコーダ５が自己の呼出番号と一
致した呼出番号を検出しないときには、呼出信号の検出
終了時点でオフに制御する。

【００６２】次回の自フレームの受信、すなわち、フレ
ーム４の受信では、フレーム１の受信と同等の受信部立
ち上げ余裕で、ＣＰＵ７がフレームカウンタのカウント
値３、ワードカウンタのカウント値８８のとき、すなわ
ち時刻Ｔｇで受信部４を立ち上げる。

【００６３】そして、フレーム４の受信における送信ワ
ード値とワードカウンタ１７のカウント値とのズレは、
時刻Ｔｈでワード同期が取られる直前のワードカウンタ
１７のカウント値が９６であるので、この時のズレＺは
−６である。

【００６４】ＣＰＵ７は、第３のメモリ１２に記憶され
ているフレーム１の受信時に算術したズレＺを信号線Ｓ
１２を介して読み込み、さらに、フレーム４の受信時に
算出したズレＺとの比較を行う。ＣＰＵ７は両者のズレ
Ｚが−６で一致しているため、内部フラグをＩ＝３とし
て、２回連続して同じ値のズレＺが検出されたことを認
知する。次に、第１のメモリ１０に記憶されている同じ
ズレの連続回数を予め設定した値Ｋを信号線Ｓ１０を介
して読み込み、さらに等しい値のズレＺの連続回数の比
較を行う。ＣＰＵ７は内部フラグＩに対してＩ−１＝２
を算出して、２回連続して等しい値のズレＺが検出され
たことを認知するとともに、Ｋ＝２であるので、Ｋ＝Ｉ
−１を認識し、このときのズレＺ＝−６を第２のメモリ
１１に信号線Ｓ１１を介して書き込み、以降、ズレの検
出は行わない。

【００６５】次回の受信すべきフレーム７を受信するた
めの受信部４の立ち上げタイミングは、ＣＰＵ７が第２
のメモリ１１に記憶されているズレＺ＝−６を読み込
み、さらにこの値と、基準発振器９の温度変化の影響を
考慮した立ち上げ余裕、すなわち、図５において示した
時刻Ｔ３−Ｔ４に相当するカウント数−２を足し合わせ
て、時刻Ｔｊで立ち上げる。このタイミングは、図５
（ｇ）図に示した調整後の受信部４の立ち上げタイミン
グに相当し、ＣＰＵ７はカウンタ部８を構成するワード
カウンタ１７が９２、フレームカウンタ１８が６をカウ
ントするとき受信部４を立ち上げる。

【００６６】以降、ＣＰＵ７は、受信部４を調整後の受
信部立ち上げタイミングとして、ワードカウンタ１７が
９２、フレームカウンタ１８が受信する自フレームの１
つ前の値をカウントするときに立ち上げる。

【００６７】図７は、図６と同様に本発明の一実施例を
示す受信部４の立ち上げタイミングを説明するタイミン
グ図であり、第１のメモリ１０に記憶されるズレの連続
回数Ｋは２に設定されている。図６の実施例が、ＣＰＵ
７による第１、第２回目のズレの検出値が等しかった場
合を説明しているのに対し、図７の実施例は、第１と第
２回目のズレの検出値が相違しており、第２、第３回目
のズレの検出値が一致している場合を説明している。

【００６８】図１および図７において、電源投入後のカ
ウンタ部８の初期設定方法は図６に示した実施例と同様
であるため省略する。

【００６９】自フレームの１回目の受信、すなわちフレ
ーム１の受信のための受信部４の立ち上げタイミング
は、図６の実施例におけるフレーム１の立ち上げタイミ
ングと同様に、時刻Ｔｄにおいて、基準発振器９の仕様
書に規定されている予想される最大限のズレを考慮して
行われる。

【００７０】時刻Ｔｅでのワード同期確立時になされる
ＣＰＵ７のズレ検出の値Ｚは、−５であり、ＣＰＵ７は
内部フラグをＩ＝２とするとともに、検出値Ｚをとして
第３のメモリ１２に信号線Ｓ１２を介して書き込む。

【００７１】次回のフレーム４の受信も、フレーム１と
同様に時刻ＴｇでＣＰＵ７が受信部４を立ち上げる。

【００７２】フレーム４の受信における時刻Ｔｈでのズ
レＺの検出値は、Ｚ１＝−６である。このとき、ＣＰＵ
７は、第３のメモリ１２に記憶されているフレーム１の
受信時に検出したズレＺ０を信号線Ｓ１２を介して読み
込み、現在検出したズレ値Ｚ１との比較を行う。ＣＰＵ
７はＺ０＝−５、Ｚ１＝−６のため、内部フラグＩを２
のままにして、第３のメモリ１２の記憶内容を信号線Ｓ
１２を介してＺ１の値で書き換え、Ｚ０とする。

【００７３】次回の受信、すなわち、フレーム７の受信
のために、ＣＰＵ７は、受信部４をフレーム１、および
４と同様のタイミングで時刻Ｔｋで立ち上げる。図６の
実施例では、フレーム７の受信の際、第２のメモリ１１
にズレＺが記憶されているため、ズレＺを用い、受信部
４の立ち上げタイミングの調整をＣＰＵ７が行い、立ち
上げたが、図７の実施例では第２のメモリ１１にズレの
検出値Ｚが記憶されていないため、受信部４の立ち上げ
タイミングの調整前と判断し、基準発振器９の予想され
る最大限のズレを考慮して受信部４を立ち上げる。

【００７４】フレーム７の受信における時刻Ｔｌでのズ
レＺの検出値は、Ｚ＝−６である。このときＣＰＵ７
は、第３のメモリ１２に記憶されているフレーム４の受
信時に検出したズレＺを信号線Ｓ１２を介して読み込
み、現在検出したズレ値Ｚとの比較を行う。ＣＰＵ７は
両者のズレＺが−６で一致するため、内部フラグＩを３
とする。次に、第１のメモリ１０に記憶されている同じ
ズレの連続回数を予め設定した値Ｋを信号線Ｓ１０を介
して読み込み、さらに等しい値のズレＺの連続回数の比
較を行う。ＣＰＵ７は内部フラグＩに対してＩ−１＝２
を算出して、２回連続して等しい値のズレＺが検出され
たことを認知するとともに、Ｋ＝２であるので、Ｋ＝Ｉ
−１を認識し、このときのズレＺ＝−６を第２のメモリ
１１に信号線Ｓ１１を介して書き込む。以降、ＣＰＵ７
はズレの検出を行わず、図６の実施例に示したフレーム
７の受信為の受信部４の立ち上げ、すなわち、調整後の
受信部４の立ち上げタイミングで受信部４を立ち上げ
る。図７におけるフレーム１の受信部４の立ち上げは、
時刻Ｔｍに、ワードカウンタ９２、フレームカウンタ０
になるときに行われる。

【００７５】上述したように、本発明による無線選択呼
出受信機の間欠受信回路における受信部４の立ち上げタ
イミング調整では、ＣＰＵ７が第１のメモリ１０に記憶
されている予め設定された同じズレＺの連続回数Ｋと等
しい回数、等しい値のズレＺを連続して検出するまでズ
レＺの検出を行い、第２のメモリ１１にズレＺが記憶さ
れるまでは、基準発振器９の予想される最大限のズレを
考慮の上、受信部を立ち上げ、第２のメモリ１２にズレ
Ｚが記憶されると、このズレＺと、基準発振器９の温度
変化による影響のみを考慮した立ち上げ余裕とを足し合
わせて、受信部４の立ち上げタイミングの調整を行い、
以降このタイミングで受信部４を立ち上げる。なお、受
信機３の電源がオフにされても、第２のメモリ１１にズ
レＺが記憶されている限り、次回電源投入後も、このズ
レＺに基づきより、受信部４が立ち上げられる。

【００７６】次に、上述したＣＰＵ７の動作について、
図２に示すフローチャートを用いて説明する。まず、電
源が投入されると（ＳＴＥＰ１）、ＣＰＵ７は内部フラ
グをＩ＝０に設定する（ＳＴＥＰ２）。その後、次の自
フレームの受信のために受信部４が立ち上げられるまで
間欠受信動作が継続される（ＳＴＥＰ３）。

【００７７】受信部４が立ち上げられ、同期信号が検出
されると（ＳＴＥＰ４）、第２のメモリ１１にズレＺが
記憶されているか否かの判定が行われ（ＳＴＥＰ５）、
記憶されているときは、その値により以降受信部４の立
ち上げ余裕が決定される（参照数字１４の流れ）。

【００７８】第２のメモリ１１にズレＺが記憶されてい
なく、かつ、内部フラグがＩ＝０の時には（ＳＴＥＰ
６）、Ｉ＝１とし（ＳＴＥＰ１５）、カウンタ部８の初
期化を行った後、再び間欠受信動作に入る（参照数字１
３の流れ）。また、Ｉが０でないときはズレＺの検出を
行う（ＳＴＥＰ７）。

【００７９】ズレＺが検出されると、内部フラグＩの判
定が行われ（ＳＴＥＰ８）、Ｉ＝１の時は、算出された
ズレＺをそのままＺ０として第３のメモリ１１に書き込
み（ＳＴＥＰ１６）、Ｉ＝２として（ＳＴＥＰ１７）、
再び間欠受信動作に入る。Ｉが１でないときは、第３の
メモリ１１に書き込まれているＺ０と算出されたＺとの
比較が行われ（ＳＴＥＰ９）、異なった場合は、算出さ
れたＺを新たに第３のメモリ１１にＺ０として書き込み
（ＳＴＥＰ１６）、Ｉ＝２として（ＳＴＥＰ１７）、間
欠受信動作に入る。一致したときには、内部フラグＩを
１つインクリメントとさせる（ＳＴＥＰ１０）。

【００８０】続いて、内部フラグＩに対して、Ｉ−１の
値と第１のメモリ１０に記憶されている等しい値のズレ
の連続回数を規定するＫとを比較する（ＳＴＥＰ１
１）。一致したときには、第２のメモリ１１にこのとき
算出されたズレＺを書き込み（ＳＴＥＰ１２）、以降こ
の記憶されたズレＺに基づいて受信部４の立ち上げを行
う。一致しないときは、第３のメモリ１１にずれＺが記
憶されるまで、この動作が繰り返される。

【００８１】なお、受信部４が立ち上げられても、同期
信号が検出されないときは（ＳＴＥＰ２１）、内部フラ
グＩの判定が行われ（ＳＴＥＰ１３）、Ｉ＝０のときは
基準発振器９の予想される最大限のズレを考慮して、次
回、受信部４の立ち上げが行われる（参照数字１３の流
れ）。Ｉが０でないときは、第２のメモリ１１の記憶内
容が判定される（ＳＴＥＰ１４）。記憶されているとき
は、この記憶されているズレＺに基づいて、次回、受信
部４の立ち上げが行われる（参照数字１４の流れ）。記
憶されていないときは、上述した参照数字１３に流れに
移行する。

【００８２】次に本発明の第２の実施例について、図３
のＣＰＵ７の動作を示すフローチャートを用いて説明す
る。

【００８３】第２の実施例では、第２のメモリ１１にズ
レＺが記憶された後も、上述のようなズレＺの算出を行
い、随時書き換えるというものである。なお、第１の実
施例と同一部分に関しては省略する。

【００８４】ズレＺの検出が行われた後（ＳＴＥＰ２
３）、内部フラグ１の判定が行われる（ＳＴＥＰ２
４）。内部フラグが１のときは、この時のズレＺをＺ０
として第３のメモリ１２に書き込み（ＳＴＥＰ１６）、
さらにＩ＝２とする（ＳＴＥＰ２３）。続いて、第２の
メモリ１１にズレＺが記憶されているか否かの判定が行
われる（ＳＴＥＰ３４）。記憶されていないときは、第
３のメモリ１１に値が記憶されるま第１の実施例と同様
の動作が行われる（参照数字１５の流れ）。記憶されて
いるときは、間欠受信動作に入り、受信部４を立ち上げ
る際には、第２のメモリ１１に記憶されているズレＺに
基づいて行われる（参照数字１６の流れ）。

【００８５】内部フラグＩが１でないときは、第３のメ
モリ１２に記憶されているズレＺ０と、検出されたズレ
Ｚとの比較が行われる（ＳＴＥＰ２５）。一致していな
いときは、上述したＳＴＥＰ３２の流れに移行する。一
致しているときは、内部フラグＩを１つインクリメント
して（ＳＴＥＰ２６）する。

【００８６】つづいて、内部フラグＩに対して、Ｉ−１
の値を算出し、第１のメモリ１０に記憶されている等し
い値のズレＺの連続回数を規定するＫとの比較を行う
（ＳＴＥＲＰ２７）。一致していないときは、上述した
ＳＴＥＰ３４の流れに移行する。一致しているときは、
第２のメモリ１１に値が記憶されていようとも、現在検
出されたズレＺにより、第２のメモリ１１の記憶内容を
書き換え（ＳＴＥＰ２８）、以降、この書き換えられた
ズレＺに基づいて受信部４を立ち上げる（参照数字１６
の流れ）。

【００８７】上述した、第２の実施例では、第２のメモ
リ１１にズレＺが記憶された後も、ズレＺの検出動作を
継続し、途中でズレＺの値が変化しても、その変化した
値がＫ回連続しなければ、受信部の立ち上げ余裕は前回
のままで、Ｋ回連続した場合に、その都度、次回の自フ
レームを受信する際の立ち上げタイミングを決定する構
成を採用したため、ある程度ダイナミックなフレーム長
の補正が可能である。

【００８８】次に、本発明の第３の実施例について、図
８の受信部４の立ち上げタイミングを説明するタイミン
グ図を用い、説明する。上述した第１および第２の実施
例が、同期信号が検出されたときに、ワード同期を取っ
て、送信ワードと、ワードカウンタ１７のカウント値と
の合わせ込みを行っていたのに対し、本実施例において
は、ワード同期の確立を、受信部４の立ち上げ余裕分、
すなわち、図５において、検出されたズレが、予め設定
された回数連続して検出されるまでは、（ｆ）図に示し
た調整前の立ち上げタイミングの余裕分に相当するカウ
ント数１２とワード同期信号が検出されるワード値０２
とを足し合わせて、カウント数１４にワード同期信号が
検出されたときにワードカウンタ１７を設定し、検出さ
れたズレが、予め設定された回数連続して検出されてか
らは、（ｇ）図に示した調整後の立ち上げタイミングの
余裕分に相当するカウント数８ととワード同期信号が検
出されるワード値０２とを足し合わせて、カウント数１
０にワード同期信号が検出せれたときワードカウンタ１
７を設定することにより、ワード同期を取る。すなわ
ち、このようにワード同期を取ることにより、自フレー
ムを受信するための受信部４の立ち上げタイミングが、
ワードカウンタ１７が００の時に立ち上げれば良いこと
になる。

【００８９】以下、図面を参照にして詳細に説明する。
なお、第１のメモリ１０に記憶されている等しいズレの
値Ｚの連続回数Ｋは２とする。

【００９０】まず、電源投入後、第１の実施例と同様
に、ＣＰＵ７が、時刻Ｔａで受信部４を立ち上げるとと
もに、ＣＰＵ７は、内部フラグＩをＩ＝０として、電源
が投入されたことを認知する。

【００９１】そして、アンテナ１、および受信部４を介
して受信された信号の復調信号から同期信号検出回路６
は、送信フレーム値０２からワード同期信号を検出し、
ＣＰＵ７に割り込み信号を信号線Ｓ２を介して出力す
る。この割り込み信号を受け、ＣＰＵ７は、時刻Ｔｂ
で、ワードカウンタ１７のワード同期を取り、初期設定
を行う。この同期確立は、同期信号が検出されるワード
値０２と、基準発振器９の予想される最大限のズレ１２
とを足し合わせ、ワードカウンタ１７のカウント値１４
を信号線Ｓ９を介して設定される。

【００９２】復調信号は、信号線Ｓ４を介してデコーダ
５にも入力され、デコーダ５は所定の処理を行い、信号
線Ｓ５を介してＣＰＵ７にデジタル信号を出力する。

【００９３】ＣＰＵ７は、デコーダ５からのデジタル信
号により、フレーム情報を読みとり、自フレームが１、
４、および７であること、および現在受信しているフレ
ームが０であることを検出し、フレームカウンタ１８を
フレーム値０に信号線Ｓ９を介して設定し、フレーム同
期を取るとともに、内部フラグをＩ＝１に設定し、ワー
ドカウンタ１７およびフレームカウンタ１８からなるカ
ウンタ部８の初期設定が終了したことを認知する。

【００９４】間欠受信動作に入るための、受信部４のオ
フ動作は、第１の実施例と同等であり、呼出信号の一致
検出をデコーダ５が行った後、時刻ＴｃでＣＰＵ７がオ
フに制御する。

【００９５】次の自フレーム、すなわち、フレーム１の
受信のための受信部４の立ち上げタイミングは、フレー
ムカウンタ１８が１を、ワードカウンタ１７が０をカウ
ントするときに、ＣＰＵ７が受信部４を時刻Ｔｄで立ち
上げる。

【００９６】受信部４が立ち上げられ、同期信号検出回
路６が同期信号を送信フレーム値０２から検出し、ＣＰ
Ｕ７に割り込み信号を信号線Ｓ２を介して出力すると、
ＣＰＵ７は、そのときのワードカウンタ１７のカウント
値８を読みとる。さらに、ＣＰＵ７は、読みとったカウ
ント値０８と、本来同期信号が検出されるべきワード値
０２との差、６を算出し、基地局２から送信された送信
信号とワードカウンタ１７とのズレＺとする。算出され
たズレＺは第３のメモリ１２に信号線Ｓ１２を介して書
き込まれると同時に、ＣＰＵ７は、内部フラグをＩ＝２
に設定し、ズレの検出が１回行われたことを認知する。
また、ＣＰＵ７は、内部フラグＩ−１＝１と第１のメモ
リ１０の記憶内容Ｋ＝２とが等しくないため、ワードカ
ウンタ１７の送信ワード値との同期の確立をフレーム０
の受信のときのワードカウンタ１７の初期設定と同様
に、同期信号が検出されるワード値０２と、基準発振器
９の予想される最大限のズレ１２とを足し合わせ、カウ
ント値１４として時刻Ｔｅで行う。

【００９７】さらに、ＣＰＵ７は、現在受信しているフ
レームが１であることを受信信号から検出し、フレーム
カウンタ１８をカウンタ値１に設定し、フレーム同期を
取る。

【００９８】ＣＰＵ７は、時刻Ｔｆで、デコーダ５が自
己の呼出番号を検出した後で、受信部４をオフに制御す
る。

【００９９】次回の自フレームの受信、すなわち、フレ
ーム４の受信も、ＣＰＵ７がフレームカウンタのカウン
ト値４、ワードカウンタのカウント値０のとき、すなわ
ち時刻Ｔｇで受信部４を立ち上げる。

【０１００】そして、フレーム４の受信における送信ワ
ード値とワードカウンタ１７のカウント値とのズレは、
同期信号検出回路６が、送信フレーム値０２から同期信
号を検出し、割り込み信号をＣＰＵ７に信号線Ｓ２を介
して出力したときに検出される。このとき、ワードカウ
ンタ１７のカウント値は８であるので、この時のズレＺ
は６である。

【０１０１】ＣＰＵ７は、第３のメモリ１２に記憶され
ているフレーム１の受信時に算術したズレＺを信号線Ｓ
１２を介して読み込み、さらに、フレーム４の受信時に
算出したズレＺとの比較を行う。ＣＰＵ７は両者のズレ
Ｚが６で一致しているため、内部フラグをＩ＝３とし
て、２回連続して同じ値のズレＺが検出されたことを認
知する。次に、第１のメモリ１０に記憶されている同じ
ズレの連続回数を予め設定した値Ｋを信号線Ｓ１０を介
して読み込み、さらに等しい値のズレＺの連続回数の比
較を行う。ＣＰＵ７は内部フラグＩに対してＩ−１＝２
を算出して、２回連続して等しい値のズレＺが検出され
たことを認知するとともに、Ｋ＝２であるので、Ｋ＝Ｉ
−１を認識し、このときのズレＺ＝６を第２のメモリ１
１に信号線Ｓ１１を介して書き込み、以降、ズレの検出
は行わない。

【０１０２】カウンタ部８の同期確立は、まず、ＣＰＵ
７は、第２のメモリ１１にズレＺが記憶されているの
で、この値６を信号線Ｓ１１を介して読み込み、基準発
振器９の温度変化の影響によるズレのみ考慮した受信部
４の立ち上げタイミング、すなわち、ワードカウンタ１
７のカウント数−２を減算し、カウント値８とする。さ
らに、ＣＰＵ７は、同期信号が検出されるワード値０２
とを足し合わせ、カウント値１０としてワードカウンタ
１７のワード同期を信号線Ｓ９を介して時刻Ｔｈで行
う。以降、ワード同期は、同期信号検出回路６が同期信
号を検出し、割り込み信号をＣＰＵ７に出力したとき
に、ＣＰＵ７がワードカウンタ１７のカウント値が１０
になるように信号線Ｓ９を介して制御するようにして行
われる。フレーム同期に関しては、ＣＰＵ７が、現在受
信しているフレームが４であることを受信信号から検出
し、フレームカウンタ１８をカウンタ値４に設定する。

【０１０３】ＣＰＵ７は、時刻Ｔｉで、デコーダ５が自
己の呼出番号を検出した後で、受信部４をオフに制御す
る。

【０１０４】次回の受信すべき自フレーム、すなわち、
フレーム７の受信のための受信部４の立ち上げタイミン
グは、ＣＰＵ７がワードカウンタ１７が００、フレーム
カウンタ１８が７をカウントするとき受信部４を立ち上
げる。以降も、自フレームの受信のための受信部４の立
ち上げタイミングは、ＣＰＵ７がワードカウンタ１７が
０、フレームカウンタ１８が７をカウントするとき受信
部４を立ち上げる。

【０１０５】上述のとおり、本発明の第３の実施例で
は、予め設定された回数等しい値のズレが連続して検出
されるまで、ＣＰＵ７が、同期信号の含まれる送信ワー
ド値に、基準発振器９の予想される最大限のズレを加算
することによりワード同期を確立し、予め設定された回
数等しい値のズレが連続して検出されると、ＣＰＵ７
が、検出されたズレから基準発振器９の温度変化の影響
のみのズレを減算し、さらに、この減算結果に同期信号
の含まれる送信ワード値を加算することによりワード同
期を確立し、次回の自フレームの受信のために、ＣＰＵ
７が、ワードカウンタ１７が０ををカウントするときに
受信部４を立ち上げるため、第１および第２の実施例に
おける受信部４の立ち上げ余裕の設定方法と同様の効果
を得ることができる。

【０１０６】また、本発明は、ワード単位でのフレーム
長補正のみならず、カウンタ部８にビットカウンタを設
けることにより、次回、自フレームの同期信号を検出す
るまでのビット数を基準発振器９から供給されるクロッ
クをカウントし、送信信号とのズレの検出が可能とな
り、ビット単位でのフレーム長補正も可能である。

【０１０７】またさらに、本発明は、無線選択呼出受信
機の信号フォーマットである、ＰＯＣＳＡＧ、ＥＲＭＥ
Ｓ、およびＮＴＴ方式等の全ての方式に採用可能である
ことは言うまでもない。

【０１０８】

【発明の効果】以上説明したように、本発明による無線
選択呼出受信機の間欠受信回路は、基準発振器の周波数
のズレに起因するワードカウンタと、送信ワードとのズ
レを検出し、その検出結果が、予め設定された回数連続
した場合にのみ、そのズレが確定的なものであると判断
し、その値により受信部立ち上げ余裕の調整を行うとい
う構成を採用したため、突発的な温度変移や衝撃による
基準発振器の出力周波数が大きくズレたとしても、確実
に同期信号を検出することができ、安定した間欠受信動
作を行うことができる。

【０１０９】また、本発明による無線選択呼出受信機の
間欠受信回路は、検出したズレが予め設定された回数連
続し、受信部立ち上げ余裕を調整すると、以降、ズレの
検出を行わないため、消費電流の低減化を可能とし、さ
らに最小限の受信部立ち上げ余裕で確実に同期信号を検
出できるため、バッテリーセイビングの効率化を図るこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す無線選択呼出受信機の
間欠受信回路のブロック図。

【図２】本発明の一実施例を示す無線選択呼出受信機の
受信回路の動作を説明するフローチャート。

【図３】本発明の第二の実施例を示す無線選択呼出受信
機の受信回路の動作を説明するフローチャート。

【図４】本発明の一実施例を示す無線選択呼出受信機の
間欠受信動作を説明するタイミング図。

【図５】本発明の一実施例を示す無線選択呼出受信機の
受信部の立ち上げ動作を説明するタイミング図。

【図６】本発明の一実施例を示す受信部の立ち上げタイ
ミングを説明するタイミング図（その１）

【図７】本発明の一実施例を示す受信部の立ち上げタイ
ミングを説明するタイミング図（その２）

【図８】本発明の第３の実施例を示す受信部の立ち上げ
タイミングを説明するタイミング図。

【図９】本発明の一実施例を示す無線選択呼出受信機の
カウンタ部のブロック図。

【図１０】従来の無線選択呼出受信機の間欠受信回路を
示すブロック図。

【図１１】従来の無線選択呼出受信機の受信部の立ち上
げタイミングを説明するタイミングチャート。

【符号の説明】

１ アンテナ ２ 送信局 ３ 受信機 ４ 受信部 ５ デコーダ ６ 同期信号検出回路 ７ ＣＰＵ ８ カウンタ部 ９ 基準発振器 １０ メモリ１ １１ メモリ２ １２ メモリ３ １３、１５ メモリ２に値が記憶される前の間欠受
信動作の流れ １４、１６ メモリ２に値が記憶された後の間欠受
信動作の流れ １７ １００進アップカウンタ（ワードカウンタ） １８ ９進アップカウンタ（フレームカウンタ） １９ デコーダ ２０ 同期信号検出回路 ２１ 減算回路 ２２ レジスタ ２３ プリセッタブルダウンカウンタ

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 クロックパルスを発振する発振手段と、
   前記クロックパルスを入力としフレームカウンタとワー
   ドカウンタとからなるカウンタ手段と、基地局からの送
   信信号から同期信号を検出する同期信号検出手段と、前
   記同期信号検出手段が同期信号を検出したときに前記送
   信信号のワード値と前記ワードカウンタのカウント値と
   のズレを検出する検出する検出手段と、前記検出手段の
   検出したズレが予め定められた回数連続したときに前記
   ズレに基づいて受信部の立ち上げ余裕を調整する制御手
   段とを有することを特徴とする無線選択呼出受信機の間
   欠受信回路。
2. 【請求項２】 前記制御手段が前記受信部の立ち上げ余
   裕の調整を行った後、前記検出手段がズレの検出を行わ
   ないことを特徴とする請求項１記載の無線選択呼出受信
   機の間欠受信回路。
3. 【請求項３】 前記制御手段が受信部の立ち上げ余裕の
   調整を行った後も、前記検出手段がズレの検出を行い、
   前記ズレと異なった値のズレが前記予め定められた回数
   連続して検出される毎に、前記制御手段が前記受信部の
   立ち上げ余裕の調整を行うことを特徴とする請求項１記
   載の無線選択呼出受信器の間欠受信回路。
4. 【請求項４】 クロックパルスを発振する発振手段と、
   前記クロックパルスを入力とするワードカウンタとフレ
   ームカウンタとからなるカウンタ手段と、基地局からの
   送信信号から同期信号を検出する同期信号を検出する同
   期信号検出手段と、前記同期信号検出手段が同期信号を
   検出したときに前記送信信号のワード値と前記ワードカ
   ウンタのカウント値とのズレを検出する検出手段と、前
   記検出手段の検出したズレが予め定められた回数連続し
   たときに、前記ズレに基づいて前記ワードカウンタの同
   期確立を行う制御手段とを有することを特徴とする無線
   選択呼出受信機の間欠受信回路。
5. 【請求項５】 前記制御手段が前記ズレに基づいて前記
   ワードカウンタの同期確立を行った後、前記検出手段が
   ズレの検出を行わないことを特徴とする請求項４記載の
   無線選択呼出受信機の間欠受信回路。
6. 【請求項６】 前記制御手段が前記ズレに基づいて前記
   ワードカウンタの同期確立を行った後も、前記検出手段
   がズレの検出を行い、前記ズレと異なった値のズレが前
   記予め定められた回数連続して検出される毎に、前記制
   御手段が最も時間的に新しい前記予め定められた回数連
   続して検出されたズレに基づいて前記ワードカウンタの
   同期確立を行うことを特徴とする請求項４記載の無線選
   択呼出受信器の間欠受信回路。
7. 【請求項７】 送信局からの送信信号を受信し受信信号
   を出力するアンテナと、前記受信信号を増幅復調および
   波形整形し復調信号を出力する受信部と、前記復調信号
   から自己の呼出番号の検出を行いデジタル信号を出力す
   るデコーダ部と、クロック信号を出力する基準発振器
   と、前記クロック信号をカウントするフレームカウンタ
   とワードカウンタからなるカウンタ部と、前記復調信号
   から同期信号を検出し前記ワードカウンタのワード同期
   を確立するとともに割り込み信号を出力する同期信号検
   出部と、前記割り込み信号を入力し前記フレームカウン
   タのフレーム同期を確立するとともに前記カウンタ部の
   カウンタ値を読み込み前記受信部の立ち上げを行うＣＰ
   Ｕとを有する無線選択呼出受信機であって、 前記ＣＰＵが送信ワード値と前記ワードカウンタのカウ
   ント値とのズレを検出する機能を有し、 前記ズレを記憶する第１の記憶部と、前記ズレの連続回
   数を予め記憶する第２の記憶部と、前記第１の記憶部に
   記憶されたズレが前記第２の記憶部に記憶された回数連
   続して検出されたときに前記第１の記憶部に記憶された
   前記ズレを記憶する第３の記憶部を有し、 前記ＣＰＵが、前記第３の記憶部に記憶されたズレに基
   づき前記受信部の立ち上げ余裕を調整することを特徴と
   する無線選択呼出受信機の間欠受信回路。
8. 【請求項８】 前記ＣＰＵが前記第３の記憶部に記憶さ
   れたズレに基づいて前記受信部の立ち上げ余裕を調整し
   た後、前記ＣＰＵがズレの検出を行わないことを特徴と
   する請求項７記載の無線選択呼出受信機の間欠受信回
   路。
9. 【請求項９】 前記ＣＰＵが前記第３の記憶部に記憶さ
   れたズレに基づいて前記受信部の立ち上げ余裕を調整し
   た後も、前記ＣＰＵがズレの検出を行い、前記ズレと異
   なった値のズレが前記第２の記憶部に記憶されている回
   数連続して検出される毎に、前記ＣＰＵが前記受信部の
   立ち上げ余裕の調整を行うことを特徴とする請求項７記
   載の無線選択呼出受信器の間欠受信回路。
10. 【請求項１０】 送信局からの送信信号を受信し受信信
    号を出力するアンテナと、前記受信信号を増幅復調およ
    び波形整形し復調信号を出力する受信部と、前記復調信
    号から自己の呼出番号の検出を行いデジタル信号を出力
    するデコーダ部と、クロック信号を出力する基準発振器
    と、前記クロック信号をカウントするフレームカウンタ
    とワードカウンタからなるカウンタ部と、前記復調信号
    から同期信号を検出し前記ワードカウンタのワード同期
    を確立するとともに割り込み信号を出力する同期信号検
    出部と、前記割り込み信号を入力し前記フレームカウン
    タのフレーム同期を確立するとともに前記カウンタ部の
    カウンタ値を読み込み前記受信部の立ち上げを行うＣＰ
    Ｕとを有する無線選択呼出受信機であって、 前記ＣＰＵが送信ワード値と前記ワードカウンタのカウ
    ント値とのズレを検出する機能を有し、 前記ズレを記憶する第１の記憶部と、前記ズレの連続回
    数を予め記憶する第２の記憶部と、前記第１の記憶部に
    記憶されたズレが前記第２の記憶部に記憶された回数連
    続して検出されたときに前記第１の記憶部に記憶された
    前記ズレを記憶する第３の記憶部を有し、 前記ＣＰＵが前記第３の記憶部に記憶されたズレに基づ
    いて前記ワードカウンタの同期確立を行うことを特徴と
    する無線選択呼出受信機の間欠受信回路。
11. 【請求項１１】 前記ＣＰＵが前記第３の記憶部に記憶
    されたズレに基づいて前記ワードカウンタの同期確立を
    行った後、前記ＣＰＵがズレの検出を行わないことを特
    徴とする請求項１０記載の無線選択呼出受信機の間欠受
    信回路。
12. 【請求項１２】 前記ＣＰＵが前記第３の記憶部に記憶
    されたズレに基づいて前記ワードカウンタの同期確立を
    行った後も、前記ＣＰＵがズレの検出を行い、前記ズレ
    と異なった値のズレが前記第２の記憶部に記憶されてい
    る回数連続して検出される毎に、前記ＣＰＵが最も時間
    的に新しい前記予め定められた回数連続して検出された
    ズレに基づいて前記ワードカウンタの同期確立を行うこ
    とを特徴とする請求項１０記載の無線選択呼出受信器の
    間欠受信回路。