JP2644362B2 - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JP2644362B2 JP2644362B2 JP2136700A JP13670090A JP2644362B2 JP 2644362 B2 JP2644362 B2 JP 2644362B2 JP 2136700 A JP2136700 A JP 2136700A JP 13670090 A JP13670090 A JP 13670090A JP 2644362 B2 JP2644362 B2 JP 2644362B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output transistor
- push
- output
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
- H02P1/16—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters
- H02P1/18—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters for starting an individual dc motor
- H02P1/22—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters for starting an individual dc motor in either direction of rotation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
- H03K17/663—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばモータなどの負荷を駆動するための
負荷駆動回路に係り、特に２〜3A以上のピーク電流を扱
うためにバイポーラ型パワートランジスタからなる２組
のプッシュプル回路の各出力端子間に負荷を接続する負
荷駆動回路に関する。
負荷駆動回路に係り、特に２〜3A以上のピーク電流を扱
うためにバイポーラ型パワートランジスタからなる２組
のプッシュプル回路の各出力端子間に負荷を接続する負
荷駆動回路に関する。
（従来の技術） 第３図は、従来の正逆双方向型モータを駆動するため
のモータ駆動回路を示している。第３図において、Vcc
は電源電位、GNDは接地電位、11はNPN型の出力（パワ
ー）トランジスタQN1およびQN2がVcc電位・GND間に接続
されてなる第１のプッシュプル回路、12はNPN型の出力
トランジスタQN3およびQN4がVcc電位・GND間に接続され
てなる第２のプッシュプル回路である。QP1およびQP2は
上記２組のプッシュプル回路11、12を互いに逆相で動作
させるための第１の出力トランジスタ駆動用トランジス
タおよび第２の出力トランジスタ駆動用トランジスタで
あり、それぞれPNP型のマルチコレクタ（２コレクタ）
トランジスタが用いられている。上記第１の出力トラン
ジスタ駆動用トランジスタQP1は、エミッタがVcc電位に
接続され、２つのコレクタが各対応して第１のプッシュ
プル回路11のVcc電位側の出力トランジスタQN1および第
２のプッシュプル回路12のGND側の出力トランジスタQN4
のベースに接続されている。同様に、第２の出力トラン
ジスタ駆動用トランジスタQP2は、エミッタがVcc電位に
接続され、２つのコレクタが各対応して第２のプッシュ
プル回路12のVcc電位側の出力トランジスタQN3および第
１のプッシュプル回路11のGND側の出力トランジスタQN2
のベースに接続されている。
のモータ駆動回路を示している。第３図において、Vcc
は電源電位、GNDは接地電位、11はNPN型の出力（パワ
ー）トランジスタQN1およびQN2がVcc電位・GND間に接続
されてなる第１のプッシュプル回路、12はNPN型の出力
トランジスタQN3およびQN4がVcc電位・GND間に接続され
てなる第２のプッシュプル回路である。QP1およびQP2は
上記２組のプッシュプル回路11、12を互いに逆相で動作
させるための第１の出力トランジスタ駆動用トランジス
タおよび第２の出力トランジスタ駆動用トランジスタで
あり、それぞれPNP型のマルチコレクタ（２コレクタ）
トランジスタが用いられている。上記第１の出力トラン
ジスタ駆動用トランジスタQP1は、エミッタがVcc電位に
接続され、２つのコレクタが各対応して第１のプッシュ
プル回路11のVcc電位側の出力トランジスタQN1および第
２のプッシュプル回路12のGND側の出力トランジスタQN4
のベースに接続されている。同様に、第２の出力トラン
ジスタ駆動用トランジスタQP2は、エミッタがVcc電位に
接続され、２つのコレクタが各対応して第２のプッシュ
プル回路12のVcc電位側の出力トランジスタQN3および第
１のプッシュプル回路11のGND側の出力トランジスタQN2
のベースに接続されている。
上記モータ駆動回路においては、２組のプッシュプル
回路11、12の各出力端子間に正逆双方向型モータＭが接
続され、２つの出力トランジスタ駆動用トランジスタQP
1およびQP2の各ベースに互いに逆相の駆動制御信号が入
力する。
回路11、12の各出力端子間に正逆双方向型モータＭが接
続され、２つの出力トランジスタ駆動用トランジスタQP
1およびQP2の各ベースに互いに逆相の駆動制御信号が入
力する。
いま、第１の出力トランジスタ駆動用トランジスタQP
1がオンになると、第１のプッシュプル回路11のVcc電位
側の出力トランジスタQN1および第２のプッシュプル回
路12のGND側の出力トランジスタQN4がそれぞれオンにな
り、モータＭに図示矢印Ａ方向に電流が流れてモータＭ
は正転方向に駆動される。逆に、第２の出力トランジス
タ駆動用トランジスタQP2がオンになると、第２のプッ
シュプル回路12のVcc電位側の出力トランジスタQN3およ
び第１のプッシュプル回路12のGND側の出力トランジス
タQN2がそれぞれオンになり、モータＭは図示矢印Ｂ方
向に電流が流れてモータＭは逆転方向に駆動される。
1がオンになると、第１のプッシュプル回路11のVcc電位
側の出力トランジスタQN1および第２のプッシュプル回
路12のGND側の出力トランジスタQN4がそれぞれオンにな
り、モータＭに図示矢印Ａ方向に電流が流れてモータＭ
は正転方向に駆動される。逆に、第２の出力トランジス
タ駆動用トランジスタQP2がオンになると、第２のプッ
シュプル回路12のVcc電位側の出力トランジスタQN3およ
び第１のプッシュプル回路12のGND側の出力トランジス
タQN2がそれぞれオンになり、モータＭは図示矢印Ｂ方
向に電流が流れてモータＭは逆転方向に駆動される。
このように２つの出力トランジスタ駆動用トランジス
タQP1およびQP2の各ベースに互いに逆相の駆動制御信号
が入力すると、上記モータＭに供給される電流の極性が
交互に反転し、モータ回転が交互に正逆方向に切り換え
駆動されるようになる。
タQP1およびQP2の各ベースに互いに逆相の駆動制御信号
が入力すると、上記モータＭに供給される電流の極性が
交互に反転し、モータ回転が交互に正逆方向に切り換え
駆動されるようになる。
ところで、上記モータ駆動回路を集積回路化する場
合、モータ回転方向を切り換えるために駆動制御信号を
切り換える時に、PNP型の出力トランジスタ駆動用トラ
ンジスタQP1またはQP2の一方がオンになる時に他方がオ
フになるのが遅れ、瞬間的に、第１のプッシュプル回路
11のVcc電位側の出力トランジスタQN1およびGND側の出
力トランジスタQN2がそれぞれオンになる、あるいは、
第２のプッシュプル回路12のVcc電位側の出力トランジ
スタQN3およびGND側の出力トランジスタQN4がそれぞれ
オンになることがある。この時、Vcc電源とGNDとの間に
大きな貫通電流が流れ、出力トランジスタの劣化、破壊
を招いてしまうことがある。特に、上記PNP型の出力ト
ランジスタ駆動用トランジスタQP1、QP2がラテラルPNP
トランジスタの場合、オフになる遅れが大きくなり、上
記した問題を招くおそれが大きくなる。
合、モータ回転方向を切り換えるために駆動制御信号を
切り換える時に、PNP型の出力トランジスタ駆動用トラ
ンジスタQP1またはQP2の一方がオンになる時に他方がオ
フになるのが遅れ、瞬間的に、第１のプッシュプル回路
11のVcc電位側の出力トランジスタQN1およびGND側の出
力トランジスタQN2がそれぞれオンになる、あるいは、
第２のプッシュプル回路12のVcc電位側の出力トランジ
スタQN3およびGND側の出力トランジスタQN4がそれぞれ
オンになることがある。この時、Vcc電源とGNDとの間に
大きな貫通電流が流れ、出力トランジスタの劣化、破壊
を招いてしまうことがある。特に、上記PNP型の出力ト
ランジスタ駆動用トランジスタQP1、QP2がラテラルPNP
トランジスタの場合、オフになる遅れが大きくなり、上
記した問題を招くおそれが大きくなる。
このような貫通電流を防止するため、各種の回路が提
案されており、その代表的な方式として、一方の出力ト
ランジスタ駆動用トランジスタがオフする以前には他方
の出力トランジスタ駆動用トランジスタがオンしないよ
うに、駆動制御信号を論理回路により制御し、モータ回
転方向の切り換え時に一定時間だけ出力トランジスタを
全てオフ状態にするものがある。また、別の方式とし
て、GND側の出力トランジスタのベースに時定数をもた
せるようにしたものがある。
案されており、その代表的な方式として、一方の出力ト
ランジスタ駆動用トランジスタがオフする以前には他方
の出力トランジスタ駆動用トランジスタがオンしないよ
うに、駆動制御信号を論理回路により制御し、モータ回
転方向の切り換え時に一定時間だけ出力トランジスタを
全てオフ状態にするものがある。また、別の方式とし
て、GND側の出力トランジスタのベースに時定数をもた
せるようにしたものがある。
しかし、上記したような貫通電流を防止するために使
用される従来の論理回路は、多数の素子を使用する必要
があり、モータ駆動回路の集積回路化に際してチップサ
イズが大きくなってしまう。また、GND側の出力トラン
ジスタのベースに時定数をもたせるために使用される回
路は、そのインピーダンスを高くしようとすると、使用
素子数が増え、そのインピーダンスを低くしようとする
と、それに見合う大きな容量が必要となり、モータ駆動
回路の集積回路化に際して外付け部品が増えてしまう。
用される従来の論理回路は、多数の素子を使用する必要
があり、モータ駆動回路の集積回路化に際してチップサ
イズが大きくなってしまう。また、GND側の出力トラン
ジスタのベースに時定数をもたせるために使用される回
路は、そのインピーダンスを高くしようとすると、使用
素子数が増え、そのインピーダンスを低くしようとする
と、それに見合う大きな容量が必要となり、モータ駆動
回路の集積回路化に際して外付け部品が増えてしまう。
（発明が解決しようとする課題） 上記したように従来の負荷駆動回路は、負荷に流れる
電流の極性を切り換えるために駆動制御信号を切り換え
る時に出力トランジスタに流れる貫通電流を防止するた
めに使用される従来の論理回路として、多数の素子を使
用する必要があり、集積回路化に際してチップサイズが
大きくなってしまうという問題がある。
電流の極性を切り換えるために駆動制御信号を切り換え
る時に出力トランジスタに流れる貫通電流を防止するた
めに使用される従来の論理回路として、多数の素子を使
用する必要があり、集積回路化に際してチップサイズが
大きくなってしまうという問題がある。
本発明は、上記問題点を解決すべくなされたもので、
その目的は、負荷に流れる電流の極性を切り換えるため
に駆動制御信号を切り換える時に出力トランジスタに流
れる貫通電流を防止するために使用される回路の使用素
子数が少なくて済み、集積回路化に際して外付け部品の
増加を抑制し得る負荷駆動回路を提供することにある。
その目的は、負荷に流れる電流の極性を切り換えるため
に駆動制御信号を切り換える時に出力トランジスタに流
れる貫通電流を防止するために使用される回路の使用素
子数が少なくて済み、集積回路化に際して外付け部品の
増加を抑制し得る負荷駆動回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明は、バイポーラ型パワートランジスタからなる
２組のプッシュプル回路の各出力端子間に負荷を接続
し、この２組のプッシュプル回路を互いに逆相で動作さ
せる出力トランジスタ駆動回路によって上記負荷に流れ
る電流の極性を反転させる負荷駆動回路において、出力
トランジスタ駆動用トランジスタのエミッタ・ベース間
または電源電位側出力トランジスタのエミッタ・ベース
間にPNP型の貫通電流防止制御用トランジスタをそれぞ
れ接続し、負荷電流切換え時に、オフ状態からオン状態
になるべき一方側の出力トランジスタ駆動用トランジス
タまたは電源電位側出力トランジスタのエミッタ・ベー
ス間に接続されている貫通電流防止制御用トランジスタ
をオン状態からオフ状態に制御するようにしてなること
を特徴とする。
２組のプッシュプル回路の各出力端子間に負荷を接続
し、この２組のプッシュプル回路を互いに逆相で動作さ
せる出力トランジスタ駆動回路によって上記負荷に流れ
る電流の極性を反転させる負荷駆動回路において、出力
トランジスタ駆動用トランジスタのエミッタ・ベース間
または電源電位側出力トランジスタのエミッタ・ベース
間にPNP型の貫通電流防止制御用トランジスタをそれぞ
れ接続し、負荷電流切換え時に、オフ状態からオン状態
になるべき一方側の出力トランジスタ駆動用トランジス
タまたは電源電位側出力トランジスタのエミッタ・ベー
ス間に接続されている貫通電流防止制御用トランジスタ
をオン状態からオフ状態に制御するようにしてなること
を特徴とする。
（作 用） 負荷電流切換え時に、オフ状態からオン状態になるべ
き一方側の出力トランジスタ駆動用トランジスタまたは
電源電位側出力トランジスタのエミッタ・ベース間に接
続されているPNP型の貫通電流防止制御用トランジスタ
がオン状態からオフ状態に制御されるので、この貫通電
流防止制御用トランジスタがオン状態からオフ状態にな
るまでの遅れにより上記一方側の出力トランジスタ駆動
用トランジスタまたは電源電位側出力トランジスタがオ
フ状態からオン状態になる反転動作が遅れる。従って、
上記負荷電流切換え時にオン状態からオフ状態になるべ
き他方側の出力トランジスタ駆動用トランジスタまたは
電源電位側出力トランジスタのオン状態からオフ状態へ
の反転動作が遅れたとしても、各プッシュプル回路にお
ける２つの出力トランジスタが同時にオンになることが
防止される。即ち、負荷電流切換え時にタイムラグが持
たされることになり、大きな貫通電流が流れることが防
止され、出力トランジスタの劣化、破壊を招くおそれが
なくなる。
き一方側の出力トランジスタ駆動用トランジスタまたは
電源電位側出力トランジスタのエミッタ・ベース間に接
続されているPNP型の貫通電流防止制御用トランジスタ
がオン状態からオフ状態に制御されるので、この貫通電
流防止制御用トランジスタがオン状態からオフ状態にな
るまでの遅れにより上記一方側の出力トランジスタ駆動
用トランジスタまたは電源電位側出力トランジスタがオ
フ状態からオン状態になる反転動作が遅れる。従って、
上記負荷電流切換え時にオン状態からオフ状態になるべ
き他方側の出力トランジスタ駆動用トランジスタまたは
電源電位側出力トランジスタのオン状態からオフ状態へ
の反転動作が遅れたとしても、各プッシュプル回路にお
ける２つの出力トランジスタが同時にオンになることが
防止される。即ち、負荷電流切換え時にタイムラグが持
たされることになり、大きな貫通電流が流れることが防
止され、出力トランジスタの劣化、破壊を招くおそれが
なくなる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図は、バイポーラ型パワートランジスタからなる
２組のプッシュプル回路11、12の各出力端子間に正逆双
方向型モータＭを接続し、この２組のプッシュプル回路
11、12を互いに逆相で動作させる出力トランジスタ駆動
回路によって上記モータＭに流れる電流の極性を反転さ
せることが可能なモータ駆動回路を示しており、第３図
を参照して前述した従来のモータ駆動回路と比べて、出
力トランジスタ駆動回路が異なり、その他は同じである
ので第３図中と同一部分には同一符号を付してその説明
を省略する。
２組のプッシュプル回路11、12の各出力端子間に正逆双
方向型モータＭを接続し、この２組のプッシュプル回路
11、12を互いに逆相で動作させる出力トランジスタ駆動
回路によって上記モータＭに流れる電流の極性を反転さ
せることが可能なモータ駆動回路を示しており、第３図
を参照して前述した従来のモータ駆動回路と比べて、出
力トランジスタ駆動回路が異なり、その他は同じである
ので第３図中と同一部分には同一符号を付してその説明
を省略する。
第１図に示す負荷駆動回路において、２組のプッシュ
プル回路11、12は、それぞれNPN型の２個の出力トラン
ジスタ（QN1、QN2）または（QN3、QN4）がVcc電位・GND
間に直列に接続されてなる。また、出力トランジスタ駆
動回路は、PNP型のマルチコレクタ（２コレクタ）の第
１の出力トランジスタ駆動用トランジスタQP1および第
２の出力トランジスタ駆動用トランジスタQP2と、PNP型
の第１の貫通電流防止制御用トランジスタQP3および第
２の貫通電流防止制御用トランジスタQP4と、NPN型のマ
ルチコレクタ（２コレクタ）の第１の前置駆動用トラン
ジスタQN5および第２の前置駆動用トランジスタQN6とを
具備している。即ち、第１の出力トランジスタ駆動用ト
ランジスタQP1は、エミッタがVcc電位に接続され、２つ
のコレクタが各対応して第１のプッシュプル回路11のVc
c電位側の出力トランジスタQN1および第２のプッシュプ
ル回路12のGND側の出力トランジスタQN4の各ベースに接
続されており、第２の出力トランジスタ駆動用トランジ
スタQP2は、エミッタがVcc電位に接続され、２つのコレ
クタが各対応して第２のプッシュプル回路12のVcc電位
側の出力トランジスタQN3および第１のプッシュプル回
路11のGND側の出力トランジスタQN2の各ベースに接続さ
れている。第１の貫通電流防止制御用トランジスタQP3
は、エミッタがVcc電位に接続され、コレクタが上記第
１の出力トランジスタ駆動用トランジスタQP1のベース
に接続されており、第２の貫通電流防止制御用トランジ
スタQP4は、エミッタがVcc電位に接続され、コレクタが
上記第２の出力トランジスタ駆動用トランジスタQP2の
ベースに接続されている。そして、第１の前置駆動用ト
ランジスタQN5は、エミッタがGNDに接続され、２つのコ
レクタが各対応して第１の出力トランジスタ駆動用トラ
ンジスタQP1のベースおよび第２の貫通電流防止制御用
トランジスタQP4のベースに接続されており、第２の前
置駆動用トランジスタQN6は、エミッタがGNDに接続さ
れ、２つのコレクタが各対応して第２の出力トランジス
タ駆動用トランジスタQP2のベースおよび第１の貫通電
流防止制御用トランジスタQP3のベースに接続されてお
り、これらの２つの前置駆動用トランジスタQN5、QN6は
互いに逆相で駆動される。
プル回路11、12は、それぞれNPN型の２個の出力トラン
ジスタ（QN1、QN2）または（QN3、QN4）がVcc電位・GND
間に直列に接続されてなる。また、出力トランジスタ駆
動回路は、PNP型のマルチコレクタ（２コレクタ）の第
１の出力トランジスタ駆動用トランジスタQP1および第
２の出力トランジスタ駆動用トランジスタQP2と、PNP型
の第１の貫通電流防止制御用トランジスタQP3および第
２の貫通電流防止制御用トランジスタQP4と、NPN型のマ
ルチコレクタ（２コレクタ）の第１の前置駆動用トラン
ジスタQN5および第２の前置駆動用トランジスタQN6とを
具備している。即ち、第１の出力トランジスタ駆動用ト
ランジスタQP1は、エミッタがVcc電位に接続され、２つ
のコレクタが各対応して第１のプッシュプル回路11のVc
c電位側の出力トランジスタQN1および第２のプッシュプ
ル回路12のGND側の出力トランジスタQN4の各ベースに接
続されており、第２の出力トランジスタ駆動用トランジ
スタQP2は、エミッタがVcc電位に接続され、２つのコレ
クタが各対応して第２のプッシュプル回路12のVcc電位
側の出力トランジスタQN3および第１のプッシュプル回
路11のGND側の出力トランジスタQN2の各ベースに接続さ
れている。第１の貫通電流防止制御用トランジスタQP3
は、エミッタがVcc電位に接続され、コレクタが上記第
１の出力トランジスタ駆動用トランジスタQP1のベース
に接続されており、第２の貫通電流防止制御用トランジ
スタQP4は、エミッタがVcc電位に接続され、コレクタが
上記第２の出力トランジスタ駆動用トランジスタQP2の
ベースに接続されている。そして、第１の前置駆動用ト
ランジスタQN5は、エミッタがGNDに接続され、２つのコ
レクタが各対応して第１の出力トランジスタ駆動用トラ
ンジスタQP1のベースおよび第２の貫通電流防止制御用
トランジスタQP4のベースに接続されており、第２の前
置駆動用トランジスタQN6は、エミッタがGNDに接続さ
れ、２つのコレクタが各対応して第２の出力トランジス
タ駆動用トランジスタQP2のベースおよび第１の貫通電
流防止制御用トランジスタQP3のベースに接続されてお
り、これらの２つの前置駆動用トランジスタQN5、QN6は
互いに逆相で駆動される。
上記モータ駆動回路においては、第１の前置駆動用ト
ランジスタQN5により第１の出力トランジスタ駆動用ト
ランジスタQP1が駆動され、この第１の出力トランジス
タ駆動用トランジスタQP1により第１のプッシュプル回
路11のVcc電位側の出力トランジスタQN1および第２のプ
ッシュプル回路12のGND側の出力トランジスタQN4がそれ
ぞれオン駆動される際、これらと同相で第２の貫通電流
防止制御用トランジスタQP4がオン駆動され、これによ
り、第２の出力トランジスタ駆動用トランジスタQP2が
強制的にオフ状態になっている。逆に、第２の前置駆動
用トランジスタQN6により第２の出力トランジスタ駆動
用トランジスタQP2が駆動され、この第２の出力トラン
ジスタ駆動用トランジスタのQP2により第２のプッシュ
プル回路11のVcc電位側の出力トランジスタQN3および第
１のプッシュプル回路11のGND側の出力トランジスタQN2
がそれぞれオン駆動される際、これらと同相で第１の貫
通電流防止制御用トランジスタQP3がオン駆動され、こ
れにより、第１の出力トランジスタ駆動用トランジスタ
QP1が強制的にオフ状態になっている。
ランジスタQN5により第１の出力トランジスタ駆動用ト
ランジスタQP1が駆動され、この第１の出力トランジス
タ駆動用トランジスタQP1により第１のプッシュプル回
路11のVcc電位側の出力トランジスタQN1および第２のプ
ッシュプル回路12のGND側の出力トランジスタQN4がそれ
ぞれオン駆動される際、これらと同相で第２の貫通電流
防止制御用トランジスタQP4がオン駆動され、これによ
り、第２の出力トランジスタ駆動用トランジスタQP2が
強制的にオフ状態になっている。逆に、第２の前置駆動
用トランジスタQN6により第２の出力トランジスタ駆動
用トランジスタQP2が駆動され、この第２の出力トラン
ジスタ駆動用トランジスタのQP2により第２のプッシュ
プル回路11のVcc電位側の出力トランジスタQN3および第
１のプッシュプル回路11のGND側の出力トランジスタQN2
がそれぞれオン駆動される際、これらと同相で第１の貫
通電流防止制御用トランジスタQP3がオン駆動され、こ
れにより、第１の出力トランジスタ駆動用トランジスタ
QP1が強制的にオフ状態になっている。
従って、負荷電流切換え時に、オフ状態からオン状態
になるべき一方側の出力トランジスタ駆動用トランジス
タ（例えばQP1）のエミッタ・ベース間に接続されてい
る貫通電流防止制御用トランジスタQP3がオン状態から
オフ状態に制御される際、この貫通電流防止制御用トラ
ンジスタQP3がオン状態からオフ状態になるまでの遅れ
により上記一方側の出力トランジスタ駆動用トランジス
タQP1がオフ状態からオン状態になる反転動作が遅れ
る。このため、負荷電流切換え時にオン状態からオフ状
態になるべき他方側の出力トランジスタ駆動用トランジ
スタQP2のオン状態からオフ状態への反転動作が遅れた
としても、各プッシュプル回路における２つの出力トラ
ンジスタが同時にオンになることが防止される。この場
合、第１の出力トランジスタ駆動用トランジスタQP1お
よび第２の貫通電流防止制御用トランジスタQP4、第２
の出力トランジスタ駆動用トランジスタQP2および第１
の貫通電流防止制御用トランジスタQP3のペア性を十分
注意して設計すればよい。
になるべき一方側の出力トランジスタ駆動用トランジス
タ（例えばQP1）のエミッタ・ベース間に接続されてい
る貫通電流防止制御用トランジスタQP3がオン状態から
オフ状態に制御される際、この貫通電流防止制御用トラ
ンジスタQP3がオン状態からオフ状態になるまでの遅れ
により上記一方側の出力トランジスタ駆動用トランジス
タQP1がオフ状態からオン状態になる反転動作が遅れ
る。このため、負荷電流切換え時にオン状態からオフ状
態になるべき他方側の出力トランジスタ駆動用トランジ
スタQP2のオン状態からオフ状態への反転動作が遅れた
としても、各プッシュプル回路における２つの出力トラ
ンジスタが同時にオンになることが防止される。この場
合、第１の出力トランジスタ駆動用トランジスタQP1お
よび第２の貫通電流防止制御用トランジスタQP4、第２
の出力トランジスタ駆動用トランジスタQP2および第１
の貫通電流防止制御用トランジスタQP3のペア性を十分
注意して設計すればよい。
即ち、上記実施例のモータ駆動回路によれば、負荷電
流切換え時にタイムラグが持たされることになり、大き
な貫通電流が流れることが防止され、出力トランジスタ
の劣化、破壊を招くおそれがなくなる。
流切換え時にタイムラグが持たされることになり、大き
な貫通電流が流れることが防止され、出力トランジスタ
の劣化、破壊を招くおそれがなくなる。
しかも、この貫通電流を防止するために、２個の貫通
電流防止制御用トランジスタQP3およびQP4が使用される
だけであり、使用素子数が少なくて済む。
電流防止制御用トランジスタQP3およびQP4が使用される
だけであり、使用素子数が少なくて済む。
第２図は、本発明の他の実施例に係るモータ駆動回路
を示している。即ち、２組のプッシュプル回路21、22
は、PNP型の出力トランジスタとNPN型の出力トランジス
タ（QP5、QN2）、（QP6、QN4）がVcc電位・GND間に直列
に接続されている。出力トランジスタ駆動回路は、NPN
型の第１の出力トランジスタ駆動用トランジスタQN7お
よび第２の出力トランジスタ駆動用トランジスタQN8
と、PNP型の第１の貫通電流防止制御用トランジスタQP3
および第２の貫通電流防止制御用トランジスタQP4とを
具備している。即ち、第１の出力トランジスタ駆動用ト
ランジスタQN7は、コレクタが第１のプッシュプル回路2
1のVcc電位側の出力トランジスタQP5のベースに接続さ
れ、エミッタが第２のプッシュプル回路22のGND側の出
力トランジスタQN4のベースに接続されている。また、
第２の出力トランジスタ駆動用トランジスタQN8は、コ
レクタが第２のプッシュプル回路22のVcc電位側の出力
トランジスタQP6のベースに接続され、エミッタが第１
のプッシュプル回路11のGND側の出力トランジスタQN2の
ベースに接続されており、上記第１の出力トランジスタ
駆動用トランジスタQN7とは互いに逆相で駆動される。
また、第１の貫通電流防止制御用トランジスタQP3は、
エミッタがVcc電位に接続され、コレクタが前記第１の
プッシュプル回路11のVcc電位側の出力トランジスタQP5
のベースに接続され、前記第２のプッシュプル回路22の
Vcc電位側の出力トランジスタQP6と同相で駆動される。
また、第２の貫通電流防止制御用トランジスタQP4は、
エミッタがVcc電位に接れ、コレクタが前記第２のプッ
シュプル回路22のVcc電位側の出力トランジスタQP6のベ
ースに接続され、前記第１のプッシュプル回路11のVcc
電位側の出力トランジスタQP5と同相で駆動される。
を示している。即ち、２組のプッシュプル回路21、22
は、PNP型の出力トランジスタとNPN型の出力トランジス
タ（QP5、QN2）、（QP6、QN4）がVcc電位・GND間に直列
に接続されている。出力トランジスタ駆動回路は、NPN
型の第１の出力トランジスタ駆動用トランジスタQN7お
よび第２の出力トランジスタ駆動用トランジスタQN8
と、PNP型の第１の貫通電流防止制御用トランジスタQP3
および第２の貫通電流防止制御用トランジスタQP4とを
具備している。即ち、第１の出力トランジスタ駆動用ト
ランジスタQN7は、コレクタが第１のプッシュプル回路2
1のVcc電位側の出力トランジスタQP5のベースに接続さ
れ、エミッタが第２のプッシュプル回路22のGND側の出
力トランジスタQN4のベースに接続されている。また、
第２の出力トランジスタ駆動用トランジスタQN8は、コ
レクタが第２のプッシュプル回路22のVcc電位側の出力
トランジスタQP6のベースに接続され、エミッタが第１
のプッシュプル回路11のGND側の出力トランジスタQN2の
ベースに接続されており、上記第１の出力トランジスタ
駆動用トランジスタQN7とは互いに逆相で駆動される。
また、第１の貫通電流防止制御用トランジスタQP3は、
エミッタがVcc電位に接続され、コレクタが前記第１の
プッシュプル回路11のVcc電位側の出力トランジスタQP5
のベースに接続され、前記第２のプッシュプル回路22の
Vcc電位側の出力トランジスタQP6と同相で駆動される。
また、第２の貫通電流防止制御用トランジスタQP4は、
エミッタがVcc電位に接れ、コレクタが前記第２のプッ
シュプル回路22のVcc電位側の出力トランジスタQP6のベ
ースに接続され、前記第１のプッシュプル回路11のVcc
電位側の出力トランジスタQP5と同相で駆動される。
上記第２図のモータ駆動回路においては、第１出力の
出力トランジスタ駆動用トランジスタQN7により第１の
プッシュプル回路21のVcc電位側の出力トランジスタQP5
および第２のプッシュプル回路22のGND側の出力トラン
ジスタQN4がそれぞれオン駆動される際、第１の出力ト
ランジスタ駆動用トランジスタQN7により第２の貫通電
流防止制御用トランジスタQP4がオン駆動され、これに
より、第２のプッシュプル回路22のVcc電位側の出力ト
ランジスタQP6が強制的にオフ状態になっている。逆
に、第２の出力トランジスタ駆動用トランジスタQN8に
より第２のプッシュプル回路22のVcc電位側の出力トラ
ンジスタQP6および第１のプッシュプル回路21のGND側の
出力トランジスタQN2がそれぞれオン駆動される際、第
２の出力トランジスタ駆動用トランジスタQN8により第
１の貫通電流防止制御用トランジスタQP3がオン駆動さ
れ、これにより、第１のプッシュプル回路21のVcc電位
側の出力トランジスタQP5が強制的にオフ状態になって
いる。
出力トランジスタ駆動用トランジスタQN7により第１の
プッシュプル回路21のVcc電位側の出力トランジスタQP5
および第２のプッシュプル回路22のGND側の出力トラン
ジスタQN4がそれぞれオン駆動される際、第１の出力ト
ランジスタ駆動用トランジスタQN7により第２の貫通電
流防止制御用トランジスタQP4がオン駆動され、これに
より、第２のプッシュプル回路22のVcc電位側の出力ト
ランジスタQP6が強制的にオフ状態になっている。逆
に、第２の出力トランジスタ駆動用トランジスタQN8に
より第２のプッシュプル回路22のVcc電位側の出力トラ
ンジスタQP6および第１のプッシュプル回路21のGND側の
出力トランジスタQN2がそれぞれオン駆動される際、第
２の出力トランジスタ駆動用トランジスタQN8により第
１の貫通電流防止制御用トランジスタQP3がオン駆動さ
れ、これにより、第１のプッシュプル回路21のVcc電位
側の出力トランジスタQP5が強制的にオフ状態になって
いる。
従って、負荷電流切換え時に、オフ状態からオン状態
になるべき一方側のVcc電位側出力トランジスタ（例え
ばQP5）のエミッタ・ベース間に接続されている貫通電
流防止制御用トランジスタQP3がオン状態からオフ状態
に制御される際、この貫通電流防止制御用トランジスタ
QP3がオン状態からオフ状態になるまでの遅れにより上
記一方側のVcc電位側出力トランジスタQP5がオフ状態か
らオン状態になる反転動作が遅れる。このため、負荷電
流切換え時にオン状態からオフ状態になるべき他方側の
Vcc電位側出力トランジスタQP6のオン状態からオフ状態
への反転動作が遅れたとしても、各プッシュプル回路に
おける２つの出力トランジスタが同時にオンになること
が防止される。
になるべき一方側のVcc電位側出力トランジスタ（例え
ばQP5）のエミッタ・ベース間に接続されている貫通電
流防止制御用トランジスタQP3がオン状態からオフ状態
に制御される際、この貫通電流防止制御用トランジスタ
QP3がオン状態からオフ状態になるまでの遅れにより上
記一方側のVcc電位側出力トランジスタQP5がオフ状態か
らオン状態になる反転動作が遅れる。このため、負荷電
流切換え時にオン状態からオフ状態になるべき他方側の
Vcc電位側出力トランジスタQP6のオン状態からオフ状態
への反転動作が遅れたとしても、各プッシュプル回路に
おける２つの出力トランジスタが同時にオンになること
が防止される。
これにより、上記第２図のモータ駆動回路も、前記実
施例のモータ駆動回路とほぼ同様な効果が得られる。
施例のモータ駆動回路とほぼ同様な効果が得られる。
なお、上記実施例では、正逆双方向型モータを駆動す
るためのモータ駆動回路を示したが、正逆双方向型モー
タに限らず、その他の負荷、例えばプランジャ等を駆動
することも可能である。
るためのモータ駆動回路を示したが、正逆双方向型モー
タに限らず、その他の負荷、例えばプランジャ等を駆動
することも可能である。
［発明の効果］ 上述したように本発明によれば、負荷に流れる電流の
極性を切り換えるために駆動制御信号を切り換える時に
出力トランジスタに流れる貫通電流を防止するために使
用される回路の使用素子数が少なくて済み、集積回路化
に際して外付け部品の増加を抑制し得る負荷駆動回路を
実現できる。
極性を切り換えるために駆動制御信号を切り換える時に
出力トランジスタに流れる貫通電流を防止するために使
用される回路の使用素子数が少なくて済み、集積回路化
に際して外付け部品の増加を抑制し得る負荷駆動回路を
実現できる。
第１図は本発明の負荷駆動回路の一実施例を示す回路
図、第２図は本発明の負荷駆動回路の他の実施例を示す
回路図、第３図は従来の負荷駆動回路を示す回路図であ
る。 11、12、21、22……プッシュプル回路、Ｍ……正逆双方
向型モータ、（QN1、QN2）、（QN3、QN4）、（QP5、QN
2）、（QP6、QN4）……出力トランジスタ、QP1、QP2、Q
P7、QP8……出力トランジスタ駆動用トランジスタ、QP
3、QP4……貫通電流防止制御用トランジスタ、QN5、QN6
……前置駆動用トランジスタ。
図、第２図は本発明の負荷駆動回路の他の実施例を示す
回路図、第３図は従来の負荷駆動回路を示す回路図であ
る。 11、12、21、22……プッシュプル回路、Ｍ……正逆双方
向型モータ、（QN1、QN2）、（QN3、QN4）、（QP5、QN
2）、（QP6、QN4）……出力トランジスタ、QP1、QP2、Q
P7、QP8……出力トランジスタ駆動用トランジスタ、QP
3、QP4……貫通電流防止制御用トランジスタ、QN5、QN6
……前置駆動用トランジスタ。
Claims (4)
- 【請求項１】パイポーラ型パラートランジスタからなる
２組のプッシュプル回路の各出力端子間に負荷を接続
し、この２組のプッシュプル回路を互いに逆相で動作さ
せる出力トランジスタ駆動回路によって上記負荷に流れ
る電流の極性を反転させる負荷駆動回路において、 上記２組のプッシュプル回路は、それぞれNPN型の２個
の出力トランジスタが電源電位・接地電位間に直列に接
続されてなり、 上記出力トランジスタ駆動回路は、エミッタが電源電位
に接続され、２つのコレクタが各対応して一方のプッシ
ュプル回路の電源電位側の出力トランジスタおよび他方
のプッシュプル回路の接地電位側の出力トランジスタの
各ベースに接続されたPNP型のマルチコレクタの第１の
出力トランジスタ駆動用トランジスタと、エミッタが電
源電位に接続され、２つのコレクタが各対応して他方の
プッシュプル回路の電源電位側の出力トランジスタおよ
び一方のプッシュプル回路の接地電位側の出力トランジ
スタの各ベースに接続され、上記第１の出力トランジス
タ駆動用トランジスタとは互いに逆相で駆動されるPNP
型のマルチコレクタの第２の出力トランジスタ駆動用ト
ランジスタと、エミッタが電源電位に接続され、コレク
タが上記第１の出力トランジスタ駆動用トランジスタの
ベースに接続され、前記第２の出力トランジスタ駆動用
トランジスタと同相で駆動されるPNP型の第１の貫通電
流防止制御用トランジスタと、エミッタが電源電位に接
続され、コレクタが上記第２の出力トランジスタ駆動用
トランジスタのベースに接続され、前記第１の出力トラ
ンジスタと同相で駆動されるPNP型の第２の貫通電流防
止制御用トランジスタとを具備し、 前記第１の出力トランジスタ駆動用トランジスタによっ
て前記一方のプッシュプル回路の電源電位側の出力トラ
ンジスタおよび他方のプッシュプル回路の接地電位側の
出力トランジスタをそれぞれオン駆動したときに、前記
第２の貫通電流防止制御用トランジスタで前記第２の出
力トランジスタ駆動用トランジスタを強制的にオフ状態
に設定し、前記第２の出力トランジスタ駆動用トランジ
スタによって前記他方のプッシュプル回路の電源電位側
の出力トランジスタおよび一方のプッシュプル回路の接
地電位側の出力トランジスタをそれぞれオン駆動したと
きに、前記第１の貫通電流防止制御用トランジスタで前
記第１の出力トランジスタ駆動用トランジスタを強制的
にオフ状態に設定することにより、前記第1,第２の貫通
電流防止制御用トランジスタのオン状態からオフ状態へ
の遅れを利用して、第2,第３の出力トランジスタ駆動用
トランジスタのオフ状態からオン状態への反転動作を遅
らせ、負荷電流切り換え時にタイムラグを持たせたこと
を特徴とする負荷駆動回路。 - 【請求項２】前記出力トランジスタ駆動回路は、一方の
コレクタが前記第１の出力トランジスタ駆動用トランジ
スタのベースに接続され、他方のコレクタが前記第２の
貫通電流防止制御用トランジスタのベースに接続され、
エミッタが接地電位に接続されたNPN型のマルチコレク
タの第１の前置駆動用トランジスタと、一方のコレクタ
が前記第２の出力トランジスタ駆動用トランジスタのベ
ースに接続され、他方のコレクタが前記第１の貫通電流
防止制御用トランジスタのベースに接続され、エミッタ
が接地電位に接続されたNPN型のマルチコレクタの第２
の前置駆動用トランジスタとを更に備え、前記第1,第２
の前置駆動用トランジスタのベースには互いに逆相の駆
動制御信号が入力されることを特徴とする請求項１に記
載の負荷駆動回路。 - 【請求項３】バイポーラ型パワートランジスタからなる
２組のプッシュプル回路の各出力端子間に負荷を接続
し、この２組のプッシュプル回路を互いに逆相で動作さ
せる出力トランジスタ駆動回路によって上記負荷に流れ
る電流の極性を反転させる負荷駆動回路において、 上記２組のプッシュプル回路は、PNP型の出力トランジ
スタとNPN型の出力トランジスタとが電源電位・接地電
位間に直列に接続されてなり、 上記出力トランジスタ駆動回路は、コレクタが一方のプ
ッシュプル回路の電源電位側の出力トランジスタのベー
スに接続され、エミッタが他方のプッシュプル回路の接
地電位側の出力トランジスタのベースに接続され、ベー
スに駆動制御信号が入力されるNPN型の第１の出力トラ
ンジスタ駆動用トランジスタと、コレクタが他方のプッ
シュプル回路の電源電位側の出力トランジスタのベース
に接続され、エミッタが一方のプッシュプル回路の接地
電位側の出力トランジスタのベースに接続され、ベース
に前記駆動制御信号と逆相の駆動制御信号が入力される
NPN型の第２の出力トランジスタ駆動用トランジスタ
と、エミッタが電源電位に接続され、コレクタが前記一
方のプッシュプル回路の電源電位側の出力トランジスタ
のベースに接続され、前記他方のプッシュプル回路の電
源電位側の出力トランジスタと同相で駆動されるPNP型
の第１の貫通電流防止制御用トランジスタと、エミッタ
が電源電位に接続され、コレクタが前記他方のプッシュ
プル回路の電源電位側の出力トランジスタのベースに接
続され、前記一方のプッシュプル回路の電源電位側の出
力トランジスタと同相で駆動されるPNP型の第２の貫通
電流防止制御用トランジスタとを具備してなることを特
徴とする負荷駆動回路。 - 【請求項４】前記第1,第２の出力トランジスタ駆動用ト
ランジスタはそれぞれ、マルチコレクタであり、前記第
１の出力トランジスタ駆動用トランジスタの一方のコレ
クタが一方のプッシュプル回路の電源電位側の出力トラ
ンジスタのベースに接続され、他方のコレクタが前記第
２の貫通電流防止制御用トランジスタのベースに接続さ
れ、前記第２の出力トランジスタ駆動用トランジスタの
一方のコレクタが他方のプッシュプル回路の電源電位側
の出力トランジスタのベースに接続され、他方のコレク
タが前記第１の貫通電流防止制御用トランジスタのベー
スに接続されることを特徴とする請求項３に記載の負荷
駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136700A JP2644362B2 (ja) | 1990-05-25 | 1990-05-25 | 負荷駆動回路 |
| US07/704,306 US5132600A (en) | 1990-05-25 | 1991-05-22 | Load driving circuit having a pair of push-pull circuits |
| KR1019910008416A KR940001919B1 (ko) | 1990-05-25 | 1991-05-24 | 부하구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136700A JP2644362B2 (ja) | 1990-05-25 | 1990-05-25 | 負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435219A JPH0435219A (ja) | 1992-02-06 |
| JP2644362B2 true JP2644362B2 (ja) | 1997-08-25 |
Family
ID=15181437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136700A Expired - Lifetime JP2644362B2 (ja) | 1990-05-25 | 1990-05-25 | 負荷駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5132600A (ja) |
| JP (1) | JP2644362B2 (ja) |
| KR (1) | KR940001919B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5332954A (en) * | 1992-03-30 | 1994-07-26 | Solaria Research Enterprises Ltd. | Optimal DC motor/controller configuration |
| US5369343A (en) * | 1993-02-22 | 1994-11-29 | Ryobi Motor Products | System and method for permanent magnet DC motor reversing |
| US6157148A (en) * | 1999-07-30 | 2000-12-05 | Saminco, Inc. | Contactorless multi-motor controller for battery-powered vehicles |
| JP6724539B2 (ja) * | 2016-05-16 | 2020-07-15 | 住友電装株式会社 | 負荷駆動装置 |
| JP7024357B2 (ja) * | 2017-11-29 | 2022-02-24 | セイコーエプソン株式会社 | 電子回路および電子機器 |
| CN111289882B (zh) * | 2020-03-30 | 2022-03-15 | 重庆长安新能源汽车科技有限公司 | 推挽输出pwm的开路检测电路、方法及车辆 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2843622A1 (de) * | 1978-10-06 | 1980-04-17 | Bosch Gmbh Robert | Steuervorrichtung fuer ein stellglied, insbesondere einen stellmotor |
| US4336562A (en) * | 1981-02-23 | 1982-06-22 | General Motors Corporation | H-Switch having short to plus protection |
| JPS57203697U (ja) * | 1981-06-23 | 1982-12-24 | ||
| US4544869A (en) * | 1983-10-05 | 1985-10-01 | Unisen, Inc. | Electronic control circuit for bi-directional motion |
| JPS61157277A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 電流切換制御回路 |
-
1990
- 1990-05-25 JP JP2136700A patent/JP2644362B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-22 US US07/704,306 patent/US5132600A/en not_active Expired - Lifetime
- 1991-05-24 KR KR1019910008416A patent/KR940001919B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5132600A (en) | 1992-07-21 |
| JPH0435219A (ja) | 1992-02-06 |
| KR910021002A (ko) | 1991-12-20 |
| KR940001919B1 (ko) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2644362B2 (ja) | 負荷駆動回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| KR920009870B1 (ko) | Bi-CMOS 인버터 회로 | |
| JP2679495B2 (ja) | 半導体回路 | |
| EP0416409A2 (en) | Spike current reduction in CMOS switch drivers | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JPH0738582B2 (ja) | ＢｉＣＭＯＳ ＴＴＬレベル駆動回路 | |
| JPH04167615A (ja) | 半導体装置 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2573946B2 (ja) | 半導体集積回路 | |
| JP2929869B2 (ja) | ３ステート・バッファ回路 | |
| JPH04223711A (ja) | 論理ゲート回路 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JP2894277B2 (ja) | バスドライバ | |
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| JP2003348824A (ja) | スイッチング電源用のドライブ回路 | |
| JPH06224703A (ja) | 半導体集積回路 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPH10290154A (ja) | 出力回路 | |
| JPH0818425A (ja) | 半導体集積回路 | |
| JP2000224018A (ja) | スイッチング回路 | |
| JPH04278716A (ja) | 出力バッファ回路 | |
| JPH01170116A (ja) | Ｂｉ−ＭＯＳ論理回路 | |
| JPH04185014A (ja) | Ｃｍｏｓ出力回路 | |
| JPH02301217A (ja) | インターフェイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |