JP2642334B2 - デジタル形保護継電装置 - Google Patents
デジタル形保護継電装置Info
- Publication number
- JP2642334B2 JP2642334B2 JP61081455A JP8145586A JP2642334B2 JP 2642334 B2 JP2642334 B2 JP 2642334B2 JP 61081455 A JP61081455 A JP 61081455A JP 8145586 A JP8145586 A JP 8145586A JP 2642334 B2 JP2642334 B2 JP 2642334B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- protection relay
- digital protection
- predetermined
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力系統を保護する保護継電装置、特に系統
の電圧電流情報をデジタル量として扱い、デジタル演算
を行なうデジタル形保護継電装置に関するものである。
の電圧電流情報をデジタル量として扱い、デジタル演算
を行なうデジタル形保護継電装置に関するものである。
従来よりデジタル形保護継電装置はその演算の多様性
からくる高機能性、高集積性により多く紹介されてい
る。第５図は例えば電気学会大学講座“保護継電工学”
第６章、115Pに示されているデジタル形継電装置のフロ
ーチヤートである。尚図中の初期化プログラムについて
は当該出典当該部分には明記されておらないが、継電装
置の電源立ち上げ時に必要な点検監視項目が含まれてお
り、当該出典117P等で各項目について述べられている
が、本願においては各項目の有用性については論外であ
るので割愛する。尚、このような点検監視項目は常時ル
ートで見る項目、初期化プログラムで見る項目と分けて
いるのが普通であるが、本願記載では以後、常時ルート
側の上記項目、方法には言及しない。
からくる高機能性、高集積性により多く紹介されてい
る。第５図は例えば電気学会大学講座“保護継電工学”
第６章、115Pに示されているデジタル形継電装置のフロ
ーチヤートである。尚図中の初期化プログラムについて
は当該出典当該部分には明記されておらないが、継電装
置の電源立ち上げ時に必要な点検監視項目が含まれてお
り、当該出典117P等で各項目について述べられている
が、本願においては各項目の有用性については論外であ
るので割愛する。尚、このような点検監視項目は常時ル
ートで見る項目、初期化プログラムで見る項目と分けて
いるのが普通であるが、本願記載では以後、常時ルート
側の上記項目、方法には言及しない。
第５図において、（１）は一般の初期化プログラムル
ート（詳細略）（２）は常時ルート（３）は常時ルート
への初期化プログラムからの挿入点、（４）は入力デー
タ取り込み処理、（５）は継電器演算、（６）は演算結
果の判定処理、（７）は出力処理である。
ート（詳細略）（２）は常時ルート（３）は常時ルート
への初期化プログラムからの挿入点、（４）は入力デー
タ取り込み処理、（５）は継電器演算、（６）は演算結
果の判定処理、（７）は出力処理である。
次に動作について説明する。まず電源立上け時、不良
処理時に初期化プログラム（１）により整定値確認、プ
ログラムチエツク、データイニシヤライズ等を行ない常
時ルート（２）への挿入点（３）に処理は進み、入力デ
ータ取込み処理（４）によりA/D変換されたデータを取
り込み、継電器・演算（５）により所定継電器としての
演算を行なう。演算結果は判定処理（６）により動作す
べきか否かを判定し動作すべき時は出力処理（７）によ
り接点出力化、ランプ表示等を行ない、挿入点（３）に
もどる。又判定処理（６）で動作すべきでない時は出力
処理（７）は行なわずに挿入点（３）にもどる。又、挿
入点（３）からは入力データ取込み処理（４）へと常時
ルートのループを回ることになる。尚、実際には先にも
述べた通り所定の点検監視項目等が常時ルート内に存在
するとともに、ループを回るタイミング制御のためのア
イドル等が存在するが、省略する。
処理時に初期化プログラム（１）により整定値確認、プ
ログラムチエツク、データイニシヤライズ等を行ない常
時ルート（２）への挿入点（３）に処理は進み、入力デ
ータ取込み処理（４）によりA/D変換されたデータを取
り込み、継電器・演算（５）により所定継電器としての
演算を行なう。演算結果は判定処理（６）により動作す
べきか否かを判定し動作すべき時は出力処理（７）によ
り接点出力化、ランプ表示等を行ない、挿入点（３）に
もどる。又判定処理（６）で動作すべきでない時は出力
処理（７）は行なわずに挿入点（３）にもどる。又、挿
入点（３）からは入力データ取込み処理（４）へと常時
ルートのループを回ることになる。尚、実際には先にも
述べた通り所定の点検監視項目等が常時ルート内に存在
するとともに、ループを回るタイミング制御のためのア
イドル等が存在するが、省略する。
従来のデジタル形保護継電装置は上記のように構成さ
れているので、デジタルリレー側に不良がなければ、即
使用開始状態となり、入力装置、伝送装置等とを組合せ
使用する際、電源立ち上げ順序を決めておかないと、不
良表示してしまうとか、不要動作してしまうとかの欠点
があり、そのために電源立上げ順序制御、使用開始順序
制御等の制御、注意が必要である等の問題点があつた。
れているので、デジタルリレー側に不良がなければ、即
使用開始状態となり、入力装置、伝送装置等とを組合せ
使用する際、電源立ち上げ順序を決めておかないと、不
良表示してしまうとか、不要動作してしまうとかの欠点
があり、そのために電源立上げ順序制御、使用開始順序
制御等の制御、注意が必要である等の問題点があつた。
本願は上記のような問題点を解消するためになされた
もので、他装置との組合せにおいて何らの制御も必要と
しないとともに、装置間の接続ミス等人為的ミスを未然
に防ぐことができる装置を得ることを目的とする。
もので、他装置との組合せにおいて何らの制御も必要と
しないとともに、装置間の接続ミス等人為的ミスを未然
に防ぐことができる装置を得ることを目的とする。
本願に係るデジタル形保護継電装置は、予め為される
と予想される竣工試験等の試験項目が正しく行なわれた
か否かを判定する試験確認プログラムを初期化プログラ
ム中に内蔵したものである。
と予想される竣工試験等の試験項目が正しく行なわれた
か否かを判定する試験確認プログラムを初期化プログラ
ム中に内蔵したものである。
本願における試験確認プログラムは、所定の試験演算
が終了したことにより常時ルートへ渡たされる。
が終了したことにより常時ルートへ渡たされる。
以下本発明の一実施例を図について説明する。第１図
において、（11）は試験確認プログラム、（12）は本プ
ログラムを所定回数繰返すための挿入点、（13）はＰ−
ROMに現在のｎ値を確認してＰ−ROMの書き込み内容によ
りｎ番目のテスト内容を選択するテスト分岐、（14）は
ｎ番目の試験演算、（15）はｎ番目の試験演算結果を判
定する判定処理、（16）はｎ番目の判定結果をＰ−ROM
に書き込む書き込み処理、（17）は試験演算が所定量行
なわれたかを判定する判定処理、（18）は次の試験演算
を行なうためのｎの値の変更処理である。
において、（11）は試験確認プログラム、（12）は本プ
ログラムを所定回数繰返すための挿入点、（13）はＰ−
ROMに現在のｎ値を確認してＰ−ROMの書き込み内容によ
りｎ番目のテスト内容を選択するテスト分岐、（14）は
ｎ番目の試験演算、（15）はｎ番目の試験演算結果を判
定する判定処理、（16）はｎ番目の判定結果をＰ−ROM
に書き込む書き込み処理、（17）は試験演算が所定量行
なわれたかを判定する判定処理、（18）は次の試験演算
を行なうためのｎの値の変更処理である。
又、第２図はｎ番目の試験演算（14）、及び判定処理
（15）の内容の一実施例で、（21）は入力データ取込
み、（22）はｎで指示される所定端子よりの入力データ
の振巾値演算処理、（23）は振巾値演算処理（22）の結
果をタツプ値と比較し動作チエツクする判定処理、（2
4）は判定処理（23）の判定によりｎ番目のテストが完
了したことを出力する出力処理である。
（15）の内容の一実施例で、（21）は入力データ取込
み、（22）はｎで指示される所定端子よりの入力データ
の振巾値演算処理、（23）は振巾値演算処理（22）の結
果をタツプ値と比較し動作チエツクする判定処理、（2
4）は判定処理（23）の判定によりｎ番目のテストが完
了したことを出力する出力処理である。
次に動作について説明する。一般に保護継電装置は整
定不良等のまま運開された場合、系統障害を及ぼす等、
非常な被害を被むることになるので竣工試験として内部
保護機能の確認のために所定のテストが行なわれる。従
つてこのテストを確実に実施されることは保護継電装置
の使用の上で重要なことであるが、近年装置の複雑化に
ともない、その試験方法、手順も複雑になつてきてい
る。そこで、予め試験手順を定めデジタル保護継電装置
内に格納することを提案する。初期化プログラム（１）
完了後試験確認プログラム（11）が開始される。試験確
認プログラム（11）では１〜Ｎ番目の試験手順に従がい
保護継電装置内蔵の各継電要素のタツプ値テスト手順が
格納されており、指示されている全テストを完了したこ
とをもつて常時ルート（２）に制御を渡す。つまり、ｎ
番目の試験演算（14）、判定（15）として第２図に示す
ように入力データ取込み（21）、振幅値演算（22）、タ
ツプ値判定（23）を行ない、タツプ値判定（23）の結果
OKであれば、そのテスト完了の出力処理（24）をするこ
とにより、ｎ番目の１ステツプを完了する。第１図ｎの
値の変更処理（18）により、挿入点（12）にもどりｎ＋
１番目のステツプに入る。ステツプがＮ番目となると、
判定処理（17）により、常時ルート（２）の挿入点
（３）に移り従時ルートに制御が移る。
定不良等のまま運開された場合、系統障害を及ぼす等、
非常な被害を被むることになるので竣工試験として内部
保護機能の確認のために所定のテストが行なわれる。従
つてこのテストを確実に実施されることは保護継電装置
の使用の上で重要なことであるが、近年装置の複雑化に
ともない、その試験方法、手順も複雑になつてきてい
る。そこで、予め試験手順を定めデジタル保護継電装置
内に格納することを提案する。初期化プログラム（１）
完了後試験確認プログラム（11）が開始される。試験確
認プログラム（11）では１〜Ｎ番目の試験手順に従がい
保護継電装置内蔵の各継電要素のタツプ値テスト手順が
格納されており、指示されている全テストを完了したこ
とをもつて常時ルート（２）に制御を渡す。つまり、ｎ
番目の試験演算（14）、判定（15）として第２図に示す
ように入力データ取込み（21）、振幅値演算（22）、タ
ツプ値判定（23）を行ない、タツプ値判定（23）の結果
OKであれば、そのテスト完了の出力処理（24）をするこ
とにより、ｎ番目の１ステツプを完了する。第１図ｎの
値の変更処理（18）により、挿入点（12）にもどりｎ＋
１番目のステツプに入る。ステツプがＮ番目となると、
判定処理（17）により、常時ルート（２）の挿入点
（３）に移り従時ルートに制御が移る。
尚１〜ｎ番目の試験手順は整定項目としてＰ−ROMに
書き込まれており現在のｎ値をＰ−ROMに照合すること
によりテスト分岐処理（13）を行ない、テスト完了即ち
ｎ番目の判定処理（15）のYESルートを受けてＰ−ROMに
ｎ番目の判定を書き込む書き込み処理（16）を行なう。
書き込まれており現在のｎ値をＰ−ROMに照合すること
によりテスト分岐処理（13）を行ない、テスト完了即ち
ｎ番目の判定処理（15）のYESルートを受けてＰ−ROMに
ｎ番目の判定を書き込む書き込み処理（16）を行なう。
以上の処理を行なうことにより例えば母線保護用デジ
タル形保護継電装置のように、主機側（母線）の端子増
設が行なわれる装置では現在の端子数Ｎを整定項目とし
て上記Ｐ−ROMに書き込んでおき、端子増設時、端子数
をＮ＝Ｎ＋Ｋと整定しなおすことにより、初期化プログ
ラムに入り、（整定変更時常時ルートから初期化プログ
ラムにもどる手法は一般的である。）ｎ＝０からのテス
トを行なうべきところ、Ｐ−ROMに照合することにより
Ｎ端子まではテスト完了していることから、増設分Ｋ端
子分のテストを行なうことにより常時ルート（２）への
移行が可能となる。
タル形保護継電装置のように、主機側（母線）の端子増
設が行なわれる装置では現在の端子数Ｎを整定項目とし
て上記Ｐ−ROMに書き込んでおき、端子増設時、端子数
をＮ＝Ｎ＋Ｋと整定しなおすことにより、初期化プログ
ラムに入り、（整定変更時常時ルートから初期化プログ
ラムにもどる手法は一般的である。）ｎ＝０からのテス
トを行なうべきところ、Ｐ−ROMに照合することにより
Ｎ端子まではテスト完了していることから、増設分Ｋ端
子分のテストを行なうことにより常時ルート（２）への
移行が可能となる。
上記説明を具体化した実施例を第３図に示す。第３図
において（51）はＰ−ROM、（52）は整定操作処理（自
己の動作試験の試験項目数を設定変更する処理）を行う
設定変更部、（53）は整定操作に伴う書き込み処理、
（54）はテスト分岐のための条件確認ゲート、（55）は
テストを行なわない条件確認ゲート、（56）はテスト分
岐処理、（57）はｎの増加処理、（58）は現在ｎ値によ
る照合処理、（59）はｎ番目のテスト結果の書き込み処
理、（60）は本ルートの脱出判定処理である。なお、条
件確認ゲート（54）（55），テスト分岐処理（56）,nの
増加処理（57）．照合処理（58），書き込み処理（59）
及び脱出判定処理（60）から動作試験部が構成されてい
る。
において（51）はＰ−ROM、（52）は整定操作処理（自
己の動作試験の試験項目数を設定変更する処理）を行う
設定変更部、（53）は整定操作に伴う書き込み処理、
（54）はテスト分岐のための条件確認ゲート、（55）は
テストを行なわない条件確認ゲート、（56）はテスト分
岐処理、（57）はｎの増加処理、（58）は現在ｎ値によ
る照合処理、（59）はｎ番目のテスト結果の書き込み処
理、（60）は本ルートの脱出判定処理である。なお、条
件確認ゲート（54）（55），テスト分岐処理（56）,nの
増加処理（57）．照合処理（58），書き込み処理（59）
及び脱出判定処理（60）から動作試験部が構成されてい
る。
本図によれば上記整定変更による整定操作処理（52）
によりＮの値として新らたなＮ（＝Ｎ＋Ｋ）が書き込み
処理（53）されるが初期化プログラムから本試験確認プ
ログラム（11）に制御が渡つてから、ｎの照合処理（5
8）によりｎ＝旧のＮまでは、条件確認ゲート（55）の
ルートでｎの値が更新されていきｎ＞旧のＮからｎ＝新
のＮまで条件確認ゲート（54）により実際のテスト分岐
処理（56）が行なわれ第１図ｎ番目の試験演算（14）に
制御が移る。
によりＮの値として新らたなＮ（＝Ｎ＋Ｋ）が書き込み
処理（53）されるが初期化プログラムから本試験確認プ
ログラム（11）に制御が渡つてから、ｎの照合処理（5
8）によりｎ＝旧のＮまでは、条件確認ゲート（55）の
ルートでｎの値が更新されていきｎ＞旧のＮからｎ＝新
のＮまで条件確認ゲート（54）により実際のテスト分岐
処理（56）が行なわれ第１図ｎ番目の試験演算（14）に
制御が移る。
なお本実施例ではタツプ値確認テストが為されたこと
を確認すること試験確認プログラムの内容としたが、他
の例えば、方向継電器、差動継電器収納の装置で行なわ
れる極性チエツク試験であつてもよい。又、試験ステツ
プとしては全要素数である必要は本願主旨でない。
を確認すること試験確認プログラムの内容としたが、他
の例えば、方向継電器、差動継電器収納の装置で行なわ
れる極性チエツク試験であつてもよい。又、試験ステツ
プとしては全要素数である必要は本願主旨でない。
又、試験確認の信頼性確保のため判定処理（15）の条
件として操作員の試験開始の意志表示として為される、
“試験中”信号（25）印加と（あるいは）入力量が印加
されたことを認知した条件入力量認知信号（26）と上記
実施例の判定条件（23）の論理積（27）（AND）をもつ
て判定を行なつてもよい。この場合当然、“試験中”信
号の除去（28）及び（或いは）入力量除去の認知（29）
の条件とｎ＞Ｎ判定（17）の論理積（30）により常時ル
ートに移ることになる。（第４図参照） 〔発明の効果〕 以上のように、この発明によれば、電源投入時に初期
化プログラムを実行する際、Ｐ−ROMにより格納されて
いる試験項目数が設定変更部により設定変更された試験
項目数に満たない場合、未実施の動作試験を行うように
した構成したので、系統において当該装置を実際に使用
する前に、未実施の動作試験を確実に行うことができる
とともに、増設分以外の既設分については重複して試験
を行う無駄を排除できる効果がある。
件として操作員の試験開始の意志表示として為される、
“試験中”信号（25）印加と（あるいは）入力量が印加
されたことを認知した条件入力量認知信号（26）と上記
実施例の判定条件（23）の論理積（27）（AND）をもつ
て判定を行なつてもよい。この場合当然、“試験中”信
号の除去（28）及び（或いは）入力量除去の認知（29）
の条件とｎ＞Ｎ判定（17）の論理積（30）により常時ル
ートに移ることになる。（第４図参照） 〔発明の効果〕 以上のように、この発明によれば、電源投入時に初期
化プログラムを実行する際、Ｐ−ROMにより格納されて
いる試験項目数が設定変更部により設定変更された試験
項目数に満たない場合、未実施の動作試験を行うように
した構成したので、系統において当該装置を実際に使用
する前に、未実施の動作試験を確実に行うことができる
とともに、増設分以外の既設分については重複して試験
を行う無駄を排除できる効果がある。
第１図は本発明の一実施例によるデジタル形保護継電装
置のフローチヤート第２図は試験演算プログラムのフロ
ーチヤート、第３図はＰ−ROM書き込み部のフローチヤ
ート、第４図（ａ）（ｂ）は試験演算判定（15）及び演
算終了の判定処理（17）のブロツク図、第５図は従来の
デジタル形保護継電装置のフローチヤートである。 （２）常時ルート、（11）試験確認プログラム、（14）
試験演算、（15）（17）判定処理 なお図中、同一符号は同一、又は相当部分を示す。
置のフローチヤート第２図は試験演算プログラムのフロ
ーチヤート、第３図はＰ−ROM書き込み部のフローチヤ
ート、第４図（ａ）（ｂ）は試験演算判定（15）及び演
算終了の判定処理（17）のブロツク図、第５図は従来の
デジタル形保護継電装置のフローチヤートである。 （２）常時ルート、（11）試験確認プログラム、（14）
試験演算、（15）（17）判定処理 なお図中、同一符号は同一、又は相当部分を示す。
Claims (8)
- 【請求項１】系統の電圧情報及び電流情報に基づいてデ
ジタル演算を行い、その演算結果に応じて動作・不動作
を決定するデジタル形保護継電装置において、自己の動
作試験の試験項目数を設定変更する設定変更部と、過去
に実施された動作試験の試験項目数を格納するＰ−ROM
と、電源投入時に初期化プログラムを実行する際、上記
Ｐ−ROMにより格納されている試験項目数が上記設定変
更部により設定変更された試験項目数に満たない場合に
限り、未実施の動作試験を行う動作試験部とを備えたこ
とを特徴とするデジタル形保護継電装置。 - 【請求項２】所定の試験として各要素のタップ値確認試
験であり、内蔵する所定要素（最大全要素）のタップ値
確認試験がなされたことを確認する試験確認プログラム
を内蔵したことを特徴とする特許請求の範囲第１項記載
のデジタル形保護継電装置。 - 【請求項３】所定要素が最大全要素であることを特徴と
する特許請求の範囲第２項記載のデジタル形保護継電装
置。 - 【請求項４】試験が為されたことを確認する手段とし
て、“試験中”信号及び入力量の認知信号の少なくとも
一方と当該要素の動作信号の成立をもってすることを特
徴とする特許請求の範囲第１項又は第２項記載のデジタ
ル形保護継電装置。 - 【請求項５】当該要素の動作信号は、上記当該要素が特
限要素を含む場合には時限カウント信号であることを特
徴とする特許請求の範囲第４項記載のデジタル形保護継
電装置。 - 【請求項６】所定の試験として各電気入力端子の極性チ
ェック試験であることを特徴とし、所定電気入力端子の
試験が成されたことを確認する試験確認プログラムを内
蔵したことを特徴とする特許請求の範囲第１項記載のデ
ジタル形保護継電装置。 - 【請求項７】所定入力端子が最大全電気入力端子である
ことを特徴とする特許請求の範囲第６項記載のデジタル
形保護継電装置。 - 【請求項８】試験が為されたことを確認する手段とし
て、“試験中”信号及び入力量の認知信号の少なくとも
一方と極性チェック結果の成立をもってすることを特徴
とする特許請求の範囲第１項又は第６項記載のデジタル
形保護継電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081455A JP2642334B2 (ja) | 1986-04-07 | 1986-04-07 | デジタル形保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081455A JP2642334B2 (ja) | 1986-04-07 | 1986-04-07 | デジタル形保護継電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62236319A JPS62236319A (ja) | 1987-10-16 |
| JP2642334B2 true JP2642334B2 (ja) | 1997-08-20 |
Family
ID=13746875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61081455A Expired - Fee Related JP2642334B2 (ja) | 1986-04-07 | 1986-04-07 | デジタル形保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2642334B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56113945U (ja) * | 1980-01-31 | 1981-09-02 | ||
| JPS60204216A (ja) * | 1984-03-29 | 1985-10-15 | 株式会社東芝 | 点検回路 |
-
1986
- 1986-04-07 JP JP61081455A patent/JP2642334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62236319A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642334B2 (ja) | デジタル形保護継電装置 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP4867557B2 (ja) | プログラマブルコントローラ | |
| KR900001694B1 (ko) | 데이터 전송 시스템 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 | |
| JP2000163275A (ja) | 同期フラグ合わせ回路及びその同期フラグ合わせ方法 | |
| JP3428235B2 (ja) | 自己監視装置並びに自己監視方法 | |
| JPS5860361A (ja) | オンラインデバッグ方法 | |
| JPH01222617A (ja) | デジタルリレー装置 | |
| US4553088A (en) | Wiring pair reversal detector | |
| JPS58166465A (ja) | Ｚａｐデ−タ修正制御方式 | |
| JP2000047724A (ja) | 監視制御装置 | |
| JPH08153017A (ja) | ポート接続確認方法 | |
| JPS62236318A (ja) | デジタル形保護継電装置 | |
| JPS6364139A (ja) | メモリダンプ制御方式 | |
| JPH0256037A (ja) | データベースのページ破壊検知方式 | |
| JP2003244835A (ja) | 保護継電器 | |
| JPH0349391B2 (ja) | ||
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| JPS60142741A (ja) | マイクロプログラム診断装置 | |
| JPH04338851A (ja) | 出力専用制御部の試験方式 | |
| JPH05211713A (ja) | ディジタル保護リレーの整定方法 | |
| JPH0830521A (ja) | インタフェースチェック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |