JP2642265B2 - 論理回路のテストパターンの検査方法 - Google Patents

論理回路のテストパターンの検査方法

Info

Publication number
JP2642265B2
JP2642265B2 JP3276835A JP27683591A JP2642265B2 JP 2642265 B2 JP2642265 B2 JP 2642265B2 JP 3276835 A JP3276835 A JP 3276835A JP 27683591 A JP27683591 A JP 27683591A JP 2642265 B2 JP2642265 B2 JP 2642265B2
Authority
JP
Japan
Prior art keywords
logic circuit
logic
test pattern
toggles
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3276835A
Other languages
English (en)
Other versions
JPH0587887A (ja
Inventor
浩一 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3276835A priority Critical patent/JP2642265B2/ja
Publication of JPH0587887A publication Critical patent/JPH0587887A/ja
Application granted granted Critical
Publication of JP2642265B2 publication Critical patent/JP2642265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所定の論理回路の故障
検出のために、該論理回路の出力端子の出力状態を観測
しながら、該論理回路の入力端子に入力する論理回路の
テストパターンの検査方法に係り、特に、テストパター
ンの故障検出能力のより有効な評価のための論理回路の
テストパターンの検査方法に関する。
【0002】
【従来の技術】集積回路等、所定の論理ゲートでなる論
理回路の故障検出方法には、論理回路の入力端子に予め
準備されたテストパターンを順次入力していき、このと
き論理回路の出力端子の出力状態を観測していくという
方法がある。
【0003】この方法は、例えば、入力端子に入力する
テストパターンと、これに対応した期待出力パターンと
を予め作成しておき、検査対象となる所定の論理回路の
入力端子にこのテストパターンを入力し、このときの出
力端子の出力状態をこの期待出力パターンと比較し、こ
れにより論理回路の故障検出を行うというものである。
【0004】このような論理回路の故障検出方法によれ
ば、既に完成した論理回路、例えばパッケージに封止さ
れた集積回路の故障検出を、集積回路の外部から行うこ
とが可能である。
【0005】更に、所定の論理回路の故障検出に用いら
れるテストパターンの検査方法としては、トグルチェッ
ク方法、あるいはこのトグルチェック方法を自動的に行
うトグルチェックツール等がある。
【0006】テストパターンを用いた論理回路の故障検
出において、検査対象となる論理回路の入力端子数が増
加すると、この論理回路の検査のためのテストパターン
数は増大するものである。
【0007】従って、テストパターンを用いた論理回路
の故障検査にあっては、入力端子に対する全てのパター
ンを含んだテストパターンを用いることは難しくなって
いる。
【0008】又、入力端子に対する全てのパターンを網
羅したテストパターンであっても、論理回路の全ての故
障を検出することができない場合もある。
【0009】従って、このような論理回路の故障検出に
用いられるテストパターン自体も、検査が行われてい
る。
【0010】前述のトグルチェックは、論理回路の故障
検査に用いられるテストパターンの検査方法の1つであ
る。
【0011】このトグルチェックは、検査対象となるテ
ストパターンの故障検出対象である論理回路がシミュレ
ーション可能な論理シミュレータを用いて、テストパタ
ーンの故障検出対象である論理回路をシミュレーション
しながら、このテストパターン自体を検査していく。こ
のとき、この論理回路内部の各ネットの論理状態の変化
を検出し、各ネット毎に論理状態の変化の回数、即ちト
グル数をカウントしていくというものである。
【0012】このようなトグルチェックによれば、検査
結果として得られる各ネットのトグル数である検査結果
のレポートに従って、検査対象となるテストパターンの
故障検出能力の評価を行うことができる。
【0013】
【発明が達成しようとする課題】しかしながら、前述の
トグルチェックによるテストパターンの検査において、
各ネットの論理状態の変化が検出されても、このネット
部分に関する故障を、論理回路の外部から必ずしも故障
検出可能ではないという問題を発明者は見出だしてい
る。
【0014】即ち、トグルチェックによるテストパター
ンの検査において、各ネットの論理状態の変化がカウン
トされたとしても、この論理状態の変化が、論理回路の
出力端子で観測できない場合があることを発明者は見出
だしている。
【0015】このような出力端子で観測できない場合に
は、このネット部分に関する故障があっても、このテス
トパターンを用いた故障検査では、この故障を発見する
ことができないという問題がある。
【0016】本発明は、前記従来の問題点を解決するべ
くなされたもので、所定の論理回路の故障検出のため
に、該論理回路の出力端子の出力状態を観測しながら、
該論理回路の入力端子に入力する論理回路のテストパタ
ーンの検査方法において、このテストパターンの故障検
出能力のより有効な評価をするための情報のレポートが
可能な論理回路のテストパターンの検査方法を提供する
ことを目的とする。
【0017】
【課題を達成するための手段】本発明は、所定の論理回
路の故障検出のために、該論理回路の出力端子の出力状
態を観測しながら、該論理回路の入力端子に入力する論
理回路のテストパターンの検査方法において、論理シミ
ュレーションにてテストパターンを1ステップ毎実行
し、該論理回路内部のネットの論理状態が変化した時、
該論理状態の変化が、該論理回路の出力端子で観測不可
能であるか判定し、観測不可能であると判定された場合
には、当該ネットの無効トグル数をカウントアップし、
該無効トグル数と総トグル数とから有効トグル数を求
め、これにより、当該テストパターンの故障検出能力を
評価することにより、前記課題を達成したものである。
【0018】又、前記観測不可能であることの判定が、
前記論理シミュレーション中の該当ステップでの出力端
子の論理状態の変化の有無に従った判定であることによ
り、同じく前記課題を達成したものである。
【0019】
【作用】本発明は、論理回路のテストパターンの検査方
法において、テストパターンの検査対象となる論理回路
の各ネットの論理状態がテストパターンの実行に従って
変化していなければならないことと共に、この論理状態
の変化が論理回路の外部から観測可能できなければなら
ないという第1着目点に着目したものである。
【0020】即ち、この論理回路内部のネットの論理状
態の変化は、この論理回路の出力端子の論理状態の変化
として観測できなければならない。
【0021】この第1着目点に加え、本発明は、論理状
態の変化が検出されたとき、この論理状態の変化が論理
回路の出力端で観測可能であると判定することよりも、
この論理状態の変化が論理回路の出力端子で観測不可能
であると判定することが容易であるという第2着目点を
見出したものである。
【0022】これは、論理シミュレーションにてテスト
パターンを1ステップ毎実行する際に、論理回路内部の
ネットの論理状態が変化(トグル)し、且つ、例えば該
論理回路の出力端子の論理状態の変化があったとして
も、この出力端子の論理状態の変化が該ネットの論理状
態の変化であると断定できないためである。何故なら、
例えば論理回路内部の複数のネットの論理状態が変化
し、且つ該論理回路の出力端子の論理状態の変化があっ
た場合には、この出力端子の論理状態の変化が前記複数
のネットのうちのどのネットの論理状態の変化によるも
のか判定することは直ちにできないからである。
【0023】一方、同様に論理シミュレーションにてテ
ストパターンを1ステップ毎実行する際に、論理回路内
部のネットの論理状態が変化したにも拘らず、例えば該
論理回路の出力端子の論理状態の変化がなかった場合に
は、該ネットの論理状態の変化を該論理回路の出力端子
で観測不可能であると判定できるからである。
【0024】又、このような観測不可能であると判定さ
れる毎にカウントアップされた各ネットの無効トグル数
から、総トグル数を用いて有効トグル数とすることによ
り、当該テストパターンの故障検出能力をより有効的な
評価を行うことができる。
【0025】従って、本発明では、論理シミュレーショ
ンにてテストパターンを1ステップ毎実行する際、論理
回路内部のネットの論理状態が変化したとき、観測可能
であるか判定するのではなく、該論理状態の変化が該論
理回路の出力端子で観測不可能であるか判定し、観測不
可能であると判定された場合には、当該ネットの無効ト
グル数をカウントアップするようにしている。又、テス
トパターンを全て終了した後等、所定の時期に、前記カ
ウントアップしていった各ネットの前記無効トグル数と
総トルグ数とから有効トグル数を求め、このようにして
求められた各ネットの有効トグル数を主とした検査結果
とすることにより、テストパターンの故障検出能力の評
価を行うようにしている。
【0026】なお、本発明の論理状態とは、論理値
“0”あるいは“1”の状態である。あるいは、論理値
“0”あるいは“1”の状態と共に、ハイインピーダン
ス状態を含む状態であってもよい。又、前記総トグル数
とは、論理シミュレーションにてテストパターンを1ス
テップ毎実行する際の、各ネットの論理状態が変化した
回数である。又、無効トグル数とは、論理シミュレーシ
ョンにてテストパターンを1ステップ毎実行する際の、
論理回路内部のあるネットの論理状態が変化(トグル)
したにも拘らず、該論理回路の出力端子でこの論理状態
の変化が観測不可能であるという場合の回数である。従
って、前記無効トグル数と有効トグル数との和は、前記
総トグル数となる。
【0027】又、本発明のトグルとは、これらの論理状
態間相互の変化のことである。又、本発明のトグル数、
無効トグル数や有効トグル数は、このような変化の回数
に対応してものであればよい。なお、ネットとは、論理
回路内部における各配線である。
【0028】図1は、本発明の要旨を示すフローチャー
トである。
【0029】この図1のフローチャートに示される処理
は、本発明の論理回路のテストパターンの検査方法の検
査対象となるテストパターンを用いて故障の検出が行わ
れる論理回路の論理シミュレーションが可能な論理シミ
ュレータを主として用いて行われる。この論理シミュレ
ータは、検査対象であるテストパターンを1ステップ毎
に該テストパターンの対象とする論理回路の入力端子に
入力した場合の、該論理回路の出力端子の出力状態や出
力状態の変化を観測できるだけでなく、該論理回路内部
の各ネットの論理状態あるいは論理状態の変化をも把握
することができるものである。
【0030】この図1において、ステップ104では、
前記論理シミュレータを用いて、このフローチャートの
処理が対象とするテストパターンのテスト対象となる論
理回路のシミュレーションが行われ、該テストパターン
の該当ステップの1ステップが実行される。
【0031】ステップ106では、前記ステップ104
によるテストパターンの1ステップ実行のシミュレーシ
ョンにより、論理回路内部の各ネットの論理状態の変化
の検出を行う。なお、このステップ106では、論理状
態の変化が検出されたネットについて、この変化の回数
をカウントして、それぞれのネットの総トグル数とす
る。
【0032】ステップ108では、前記ステップ106
で論理状態の変化が検出されたネットに関して、この論
理状態の変化が論理回路の出力端子で観測不可能である
かの判定を行う。
【0033】ステップ110では、あるネットの論理状
態の変化があったにも拘らず、論理回路の出力端子でこ
の論理状態の変化が観測不可能であると判定された場合
には、当該論理状態の変化があったネットの無効トグル
数をカウントアップする。
【0034】ステップ114では、1ステップずつ行わ
れたテストパターンの実行が全て終了したか否かの判定
を行う。なお、このステップ114は、前記ステップ1
04から110の一連の処理を終了するか判定するもの
であり、対象となるテストパターンの全実行完了の判定
に限定されるものでないことはいうまでもない。
【0035】前記ステップ114で全てのテストパター
ンが終了した場合には、ステップ116に進む。一方、
実行されていないテストパターンがある場合には、前記
ステップ104の前方に分岐し、前記ステップ104か
ら114までの一連の処理を再び実行する。
【0036】ステップ116では、前記ステップ106
でカウントアップされた各ネットの総トグル数、及び前
記ステップ110でカウントアップされた各ネットの無
効トグル数とを用いて、各ネットの有効トグル数を求め
る。
【0037】以上説明した通り、このような一連の処理
によって得られた各ネットの有効トグル数は、それぞれ
のネットの、論理回路の出力端子で観測可能な論理状態
の変化の回数に対応したものであり、テスト対象となる
論理回路での当該テストパターンの故障検出能力にも対
応している。従って、このような論理回路のテストパタ
ーンの検査方法によれば、テストパターンの故障検出能
力のより有効な評価を行うための情報を得ることができ
る。
【0038】なお、前記図1では、無効トグル数と総ト
グル数とから有効トグル数を求めることを前記ステップ
116で行っているが、これを前記ステップ110で実
行することもできる。しかしながら、前記ステップ10
4から114までのループ中で、未確定の前記無効トグ
ル数及び前記総トグル数とに従って有効トグル数を求め
ることは、全体の処理時間を延長させてしまう。
【0039】
【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
【0040】本発明の実施例は、前記図1のフローチャ
ートに従ってものであり、前記ステップ108での観測
不可能であることの判定を、論理シミュレーション中の
該当ステップでの出力端子の論理状態の変化の有無に従
って行っている。即ち、論理シミュレーションにてテス
トパターンを1ステップ毎実行する際に、論理回路内部
のネットの論理状態が変化したとき、該論理回路の出力
端子の論理状態の変化がなかった場合には、当該論理状
態が変化したネットの無効トグル数をカウントアップす
るというものである。
【0041】図2は、前記実施例のテスト対象となるテ
ストパターンの故障検出対象となる論理回路の一例の論
理回路図である。
【0042】この図2の論理回路10には、合計7個の
入力端子A〜F、Hと、合計2個の出力端子X、Yが設
けられている。又、該論理回路10は、合計5個の論理
ゲートG1〜G5が設けられている。
【0043】前記論理ゲートG1、G2は、入力a 、b
を有する2入力ANDゲートである。前記論理ゲートG
3、G5は、入力a 、b を有する2入力ORゲートであ
る。前記論理ゲートG4は、D型フリップフロップであ
る。
【0044】これら入力端子A〜F、H、出力端子X、
Y、論理ゲートG1〜G5相互の間は、それぞれネット
n 1〜n 13により接続されている。なお、以降、これ
らネットn 1〜n 13の符号の数字部分を、ネット番号
と呼ぶ。
【0045】このような論理回路10は、該論理回路1
0の製造後には、該論理回路10の内部の各ネットn 1
〜n 13の論理状態の変化は、該論理回路10の外部か
らは観測できない。従って、これら各ネットn 1〜n 1
3の論理状態の変化は、製造後においては該論理回路1
0の出力端子X、Yの論理状態の変化から観測しなけれ
ばならない。
【0046】一方、論理回路シミュレータによるシミュ
レーション中には、この論理回路10の出力端子X、Y
の論理状態及び論理状態の変化のみならず、該論理回路
10内部の各ネットn 1〜n 13の論理状態及び論理状
態の変化をも観測することができる。
【0047】なお、該論理ゲートG4の、符号D、C
K、CLは入力端子であり、符号Q、QNは出力端子で
ある。
【0048】又、本実施例の検査対象となるテストパタ
ーンは、この図2の論理回路10の各入力A〜F、Hに
入力される入力信号のパターンである。
【0049】図3は、本実施例のネット毎トグル数テー
ブルを示す線図である。
【0050】この図3のネット毎トグル数テーブルは、
この実施例で検査されるテストパターンの故障検出対象
である論理回路内部の各ネット毎の、総トグル数と、無
効トグル数と、有効トグル数とが書き込まれるテーブル
である。
【0051】前記ネット毎トグル数テーブルのネット番
号毎の総トグル数及び無効トグル数及び有効トグル数全
ての値は、本実施例のテストパターンの検査開始時、即
ち、前記図1のフローチャートの処理の開始時に全て0
にリセットされる。
【0052】前記ネット毎トグル数テーブルの各ネット
番号の総トグル数において、前記図1のステップ106
で、それぞれのネットで論理状態の変化が有りと判定さ
れたものはカウントアップされる。
【0053】ネット番号毎の前記無効トグル数におい
て、前記図1のステップ110で、観測不可能であると
判定されたネットの無効トグル数はカウントアップされ
る。
【0054】各ネット番号の有効トグル数は、前記図1
のステップ116で、それぞれのネットの総トグル数及
びそれぞれのネットの無効トグル数と次式から求める。
【0055】(有効トグル数)=(総トグル数)−(無
効トグル数) …(1)
【0056】なお、図3に書き込まれているネット毎ト
グル数テーブルの各数値は、前記図2の論理回路10で
の、本実施例が対象とするテストパターンの一例を検査
した際の検査結果である。
【0057】図4は、本実施例で印字出力されるテスト
パターン検査レポートを示す線図である。
【0058】この図4において、各項目における下線が
付された印字部分は、それぞれ、求められた数値あるい
は名称の文字列等が印字される部分である。
【0059】この図4において、項目1は、本実施例で
検査されたテストパターンの名称が印字される。
【0060】項目2には、前記項目1のテストパターン
名称のテストパターンの総ステップ数が印字される。
【0061】項目3から項目7までは、それぞれ、前述
の項目1のテストパータン名称のテストパターンにより
故障検出される論理回路の、総論理ゲート数、総入力
数、総出力数、総パス数、総ネット数が印字される。
【0062】又、項目8及び項目9には、このテストパ
ターンの全てのステップの実行後の、トグル数“0”の
ネット数、項目7の総ネット数に対するこのトグル数
“0”のネット数の比率、有効トグル数“0”のネット
数、及び項目7の総ネット数に対するこの有効トグル数
“0”のネット数の比率がそれぞれ印字される。
【0063】項目10には、有効トグル数“0”である
ネットの名称(ネット番号)が順番に印字される。
【0064】以上説明したように本発明の実施例によれ
ば、論理回路中の各ネットの有効トグル数のデータに従
った情報をも含む、図4に示されるようなテストパター
ン検査レポートを得ることができ、従ってテストパター
ンの故障検出能力のより有効な評価を行うことが可能で
ある。
【0065】なお、前述の図3のネット毎トグル数テー
ブルは、前述の図1のフローチャートに示される処理が
実行される計算機システム中のメモリ上に記憶されてお
り、必要に応じて各項目の書き込み更新や読み出しが行
われるものである。又、図2に示される論理回路も、所
定の手段により、この計算機システム中に記憶されてい
る。
【0066】
【発明の効果】以上説明した通り、本発明によれば、所
定の論理回路の故障検出のために、該論理回路の出力端
子の出力状態を観測しながら、該論理回路の入力端子に
入力する論理回路のテストパターンの検査方法におい
て、このテストパターンの故障検出能力のより有効な評
価をするための情報のレポートが可能な論理回路のテス
トパターンの検査方法を提供するができるという優れた
効果を有する。
【図面の簡単な説明】
【図1】図1は、本発明の要旨を示すフローチャートで
ある。
【図2】図2は、前記実施例の検査対象のテストパター
ンの故障検出対象となる論理回路の一例の論理回路図で
ある。
【図3】図3は、前記実施例で用いられるネット毎トグ
ル数テーブルを示す線図である。
【図4】図4は、前記実施例から印字出力されるテスト
パターン検査レポートを示す線図である。
【符号の説明】
10…論理回路、 A〜F、H…論理回路入力、 X、Y…論理回路出力、 G1 〜G5 …論理ゲート、 a 、b 、D、CK、CL…論理ゲート入力、 y 、Q、QN…論理ゲート出力、 n1〜n13 …ネット。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の論理回路の故障検出のために、該論
    理回路の出力端子の出力状態を観測しながら、該論理回
    路の入力端子に入力する論理回路のテストパターンの検
    査方法において、 論理シミュレーションにてテストパターンを1ステップ
    毎実行し、 該論理回路内部のネットの論理状態が変化した時、該論
    理状態の変化が、該論理回路の出力端子で観測不可能で
    あるか判定し、 観測不可能であると判定された場合には、当該ネットの
    無効トグル数をカウントアップし、 該無効トグル数と総トグル数とから有効トグル数を求
    め、これにより、当該テストパターンの故障検出能力を
    評価することを特徴とする論理回路のテストパターンの
    検査方法。
  2. 【請求項2】請求項1において、前記観測不可能である
    ことの判定が、前記論理シミュレーション中の該当ステ
    ップでの出力端子の論理状態の変化の有無に従った判定
    であることを特徴とする論理回路のテストパターンの検
    査方法。
JP3276835A 1991-09-27 1991-09-27 論理回路のテストパターンの検査方法 Expired - Fee Related JP2642265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3276835A JP2642265B2 (ja) 1991-09-27 1991-09-27 論理回路のテストパターンの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3276835A JP2642265B2 (ja) 1991-09-27 1991-09-27 論理回路のテストパターンの検査方法

Publications (2)

Publication Number Publication Date
JPH0587887A JPH0587887A (ja) 1993-04-06
JP2642265B2 true JP2642265B2 (ja) 1997-08-20

Family

ID=17575070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3276835A Expired - Fee Related JP2642265B2 (ja) 1991-09-27 1991-09-27 論理回路のテストパターンの検査方法

Country Status (1)

Country Link
JP (1) JP2642265B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398795A (zh) * 2018-04-17 2019-11-01 通快激光有限责任公司 扫描镜、扫描装置和照射装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398795A (zh) * 2018-04-17 2019-11-01 通快激光有限责任公司 扫描镜、扫描装置和照射装置

Also Published As

Publication number Publication date
JPH0587887A (ja) 1993-04-06

Similar Documents

Publication Publication Date Title
JP2982741B2 (ja) 集積回路の故障診断装置及びその記録媒体
US7856582B2 (en) Techniques for logic built-in self-test diagnostics of integrated circuit devices
KR19990077472A (ko) 모델검사용동작환경을자동적으로생성하는방법
US20080313517A1 (en) Debug circuit
US6721914B2 (en) Diagnosis of combinational logic circuit failures
JPH11149491A (ja) 故障検出率評価方法
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
US20020188904A1 (en) Efficiency of fault simulation by logic backtracking
JP2642265B2 (ja) 論理回路のテストパターンの検査方法
Guo et al. Detection and diagnosis of static scan cell internal defect
JP2642250B2 (ja) 論理回路のテストパターンの検査方法
US6876934B2 (en) Method for determining fault coverage from RTL description
WO2007069098A1 (en) Integrated circuit test method and test apparatus
US8001438B1 (en) Measuring bridge-fault coverage for test patterns within integrated circuits
JP2861861B2 (ja) 故障診断システム
Huang et al. Diagnosis of defects on scan enable and clock trees
Nandakumar et al. Improved Chain Diagnosis Methodology for Clock and Control Signal Defect Identification
JPH10247208A (ja) 集積回路の試験方法および試験装置
JPH01156680A (ja) 論理回路の故障診断方法
JPS63231279A (ja) 論理回路の故障箇所推定方法
Shimino An efficient logical fault diagnosis for combinational circuits using stuck-at fault simulation
JPH0798365A (ja) テストパターンの故障検出率算出方法および装置
JPH06194416A (ja) 順序回路を含む論理回路の診断システムおよび診断方法
JPH0259967A (ja) テスト容易化回路設計方法
JPH0815388A (ja) 検査系列生成方法及び検査系列生成装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees