JP2641971B2 - 超電導素子および作製方法 - Google Patents
超電導素子および作製方法Info
- Publication number
- JP2641971B2 JP2641971B2 JP2257855A JP25785590A JP2641971B2 JP 2641971 B2 JP2641971 B2 JP 2641971B2 JP 2257855 A JP2257855 A JP 2257855A JP 25785590 A JP25785590 A JP 25785590A JP 2641971 B2 JP2641971 B2 JP 2641971B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- oxide
- channel
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作の素子である。
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作の素子である。
第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、超電導近接効果で超電導ソース電極41
および超電導ドレイン電極42間の半導体層43を流れる超
電導電流を、ゲート電圧で制御する低電力消費、高速動
作の素子である。
および超電導ドレイン電極42間の半導体層43を流れる超
電導電流を、ゲート電圧で制御する低電力消費、高速動
作の素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、超電導近接効果を利用するた
め、超電導ソース電極41および超電導ドレイン電極42
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極41およ
び超電導ドレイン電極42間の距離は、数10nm以下にしな
ければならない。このような微細加工は非常に困難であ
り、従来は酸化物超電導体を使用した超電導FETを再現
性よく作製できなかった。
め、超電導ソース電極41および超電導ドレイン電極42
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極41およ
び超電導ドレイン電極42間の距離は、数10nm以下にしな
ければならない。このような微細加工は非常に困難であ
り、従来は酸化物超電導体を使用した超電導FETを再現
性よく作製できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成の実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成の実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、超電導チャネルの両
側に配置され、酸化物超電導体で形成された超電導ソー
ス領域および超電導ドレイン領域と、超電導ソース領域
および超電導ドレイン領域上にそれぞれ配置されて該超
電導チャネルに電流を流すソース電極およびドレイン電
極と、前記超電導チャネル上に配置されて該超電導チャ
ネルに流れる電流を制御するゲート電極を具備する超電
導素子において、前記超電導ソース領域および超電導ド
レイン領域が、前記酸化物超電導体と等しい構成元素を
有し結晶中の酸素量が少なく超電導性を示さない酸化物
で形成された平坦な上面を有する非超電導領域で互いに
分離され、前記超電導チャネルを形成する酸化物超電導
薄膜が平坦な上面を有するｃ軸配向の薄膜であり、前記
超電導チャネルが前記非超電導領域上に配置されている
ことを特徴とする超電導素子が提供される。
膜に形成された超電導チャネルと、超電導チャネルの両
側に配置され、酸化物超電導体で形成された超電導ソー
ス領域および超電導ドレイン領域と、超電導ソース領域
および超電導ドレイン領域上にそれぞれ配置されて該超
電導チャネルに電流を流すソース電極およびドレイン電
極と、前記超電導チャネル上に配置されて該超電導チャ
ネルに流れる電流を制御するゲート電極を具備する超電
導素子において、前記超電導ソース領域および超電導ド
レイン領域が、前記酸化物超電導体と等しい構成元素を
有し結晶中の酸素量が少なく超電導性を示さない酸化物
で形成された平坦な上面を有する非超電導領域で互いに
分離され、前記超電導チャネルを形成する酸化物超電導
薄膜が平坦な上面を有するｃ軸配向の薄膜であり、前記
超電導チャネルが前記非超電導領域上に配置されている
ことを特徴とする超電導素子が提供される。
また、本発明においては、上記の超電導素子の作製方
法として、基板上に酸素イオン注入により酸化物超電導
体となる酸化物の層を形成する工程と、該酸化物層上に
超電導チャネルとなる薄い酸化物超電導薄膜を形成する
工程と、該酸化物超電導薄膜上にゲート絶縁膜となる薄
い絶縁膜を形成する工程と、該絶縁膜上にゲート電極を
形成する工程と、ゲート電極をマスクとして絶縁膜上か
ら前記酸化物層に酸素イオンを注入し、超電導ソース領
域および超電導ドレイン領域を形成する工程とを含むこ
とを特徴とする方法が提供される。
法として、基板上に酸素イオン注入により酸化物超電導
体となる酸化物の層を形成する工程と、該酸化物層上に
超電導チャネルとなる薄い酸化物超電導薄膜を形成する
工程と、該酸化物超電導薄膜上にゲート絶縁膜となる薄
い絶縁膜を形成する工程と、該絶縁膜上にゲート電極を
形成する工程と、ゲート電極をマスクとして絶縁膜上か
ら前記酸化物層に酸素イオンを注入し、超電導ソース領
域および超電導ドレイン領域を形成する工程とを含むこ
とを特徴とする方法が提供される。
作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、各電極は必ずしも超電導電極である必要がない。
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、各電極は必ずしも超電導電極である必要がない。
また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
本発明の方法では、表面に酸素イオン注入により酸化
物超電導体となる化合物の層を備える基板を使用する。
そして、上記の基板上に最初に約55nm程度の厚さの酸化
物超電導薄膜を成膜する。このような極薄の酸化物超電
導薄膜を成膜するには、薄膜の成長速度をおよび成膜時
間を厳密に制御する方法が一般的であり、スパッタリン
グ法等を使用する場合はこの方法が好ましい。しかしな
がら、酸化物超電導体結晶は、各構成元素がそれぞれ層
状に重なった結晶構造であるので、MBE（分子ビームエ
ピタキシ）法で酸化物超電導体の適当な数のユニットセ
ルを積み上げる方法も好ましい。
物超電導体となる化合物の層を備える基板を使用する。
そして、上記の基板上に最初に約55nm程度の厚さの酸化
物超電導薄膜を成膜する。このような極薄の酸化物超電
導薄膜を成膜するには、薄膜の成長速度をおよび成膜時
間を厳密に制御する方法が一般的であり、スパッタリン
グ法等を使用する場合はこの方法が好ましい。しかしな
がら、酸化物超電導体結晶は、各構成元素がそれぞれ層
状に重なった結晶構造であるので、MBE（分子ビームエ
ピタキシ）法で酸化物超電導体の適当な数のユニットセ
ルを積み上げる方法も好ましい。
上記の極薄の酸化物超電導薄膜は、超電導チャネルと
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。超電導チャネル部分を、そのままの厚
さに保ってソース領域およびドレイン領域の超電導層を
厚くするために、本発明の方法では、超電導チャネル上
に形成されたゲート電極をマスクとして、イオンを注入
し、基板中に酸化物超電導体層を形成し、超電導ソース
領域および超電導ドレイン領域とする。
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。超電導チャネル部分を、そのままの厚
さに保ってソース領域およびドレイン領域の超電導層を
厚くするために、本発明の方法では、超電導チャネル上
に形成されたゲート電極をマスクとして、イオンを注入
し、基板中に酸化物超電導体層を形成し、超電導ソース
領域および超電導ドレイン領域とする。
本発明の超電導素子において、基板には、表面に酸素
イオン注入により酸化物超電導体となる化合物の層を備
えるMgO、SrTiO3等の酸化物単結晶基板が使用可能であ
る。これらの基板上には、配向性の高い結晶からなる酸
化物超電導薄膜を成長させることが可能であるので好ま
しい。また、上記の化合物の下層にMgAl2O4およびBaTiO
3の層を備えるSi基板等の半導体基板を使用することも
好ましい。
イオン注入により酸化物超電導体となる化合物の層を備
えるMgO、SrTiO3等の酸化物単結晶基板が使用可能であ
る。これらの基板上には、配向性の高い結晶からなる酸
化物超電導薄膜を成長させることが可能であるので好ま
しい。また、上記の化合物の下層にMgAl2O4およびBaTiO
3の層を備えるSi基板等の半導体基板を使用することも
好ましい。
本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、基板５上に成膜された厚さ約5nmの
極薄の酸化物超電導薄膜１を有する。酸化物超電導薄膜
１のほぼ中央部は、超電導チャネル10となっており、超
電導チャネル10の上には、絶縁体６を介してゲート電極
４が形成されている。基板５中の超電導チャネル10の両
側の部分には、酸化物超電導薄膜１に連続して約200nm
の厚さの超電導ソース領域12および超電導ドレイン領域
13が形成されている。超電導ソース領域12および超電導
ドレイン領域13の上には、それぞれソース電極２および
ドレイン電極３が設けられている。
図の超電導素子は、基板５上に成膜された厚さ約5nmの
極薄の酸化物超電導薄膜１を有する。酸化物超電導薄膜
１のほぼ中央部は、超電導チャネル10となっており、超
電導チャネル10の上には、絶縁体６を介してゲート電極
４が形成されている。基板５中の超電導チャネル10の両
側の部分には、酸化物超電導薄膜１に連続して約200nm
の厚さの超電導ソース領域12および超電導ドレイン領域
13が形成されている。超電導ソース領域12および超電導
ドレイン領域13の上には、それぞれソース電極２および
ドレイン電極３が設けられている。
第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、スパッタリング法
等で形成されたY1Ba2Cu3O7-y層50を表面に有する第２図
（ａ）に示すような基板５の表面に第２図（ｂ）に示す
よう約5nm程度の極薄のY1Ba2Cu3O7-x酸化物超電導薄膜
１をオフアクシススパッタリング法、反応性蒸着法、MB
E法、CVD法等の方法で形成する。Y1Ba2Cu3O7-yはY1Ba2C
u3O7-x酸化物超電導体と比較した場合に、構成元素が同
じで、ｙ＞ｘで結晶中の酸素数が少ない絶縁性を示す酸
化物であり、酸素イオン注入により容易にY1Ba2Cu3O7-x
酸化物超電導体になる。基板５としては、表面に上記の
酸化物層50を有するMgO（100）基板、SrTiO3（100）基
板等の絶縁体基板、または表面の酸化物層50の下層に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
は、CVD法で成膜されたMgAl2O4およびスパッタリング法
で成膜されたBaTiO3の層を酸化物層50の下層に有するこ
とが好ましい。
法で作製する手順を説明する。まず、スパッタリング法
等で形成されたY1Ba2Cu3O7-y層50を表面に有する第２図
（ａ）に示すような基板５の表面に第２図（ｂ）に示す
よう約5nm程度の極薄のY1Ba2Cu3O7-x酸化物超電導薄膜
１をオフアクシススパッタリング法、反応性蒸着法、MB
E法、CVD法等の方法で形成する。Y1Ba2Cu3O7-yはY1Ba2C
u3O7-x酸化物超電導体と比較した場合に、構成元素が同
じで、ｙ＞ｘで結晶中の酸素数が少ない絶縁性を示す酸
化物であり、酸素イオン注入により容易にY1Ba2Cu3O7-x
酸化物超電導体になる。基板５としては、表面に上記の
酸化物層50を有するMgO（100）基板、SrTiO3（100）基
板等の絶縁体基板、または表面の酸化物層50の下層に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
は、CVD法で成膜されたMgAl2O4およびスパッタリング法
で成膜されたBaTiO3の層を酸化物層50の下層に有するこ
とが好ましい。
酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
次に、第２図（ｃ）に示すよう酸化物超電導薄膜１上
に絶縁膜16を積層する。絶縁膜16の厚さは10nm以上にす
る。絶縁膜16にはMgO等酸化物超電導薄膜との界面で大
きな準位を作らない絶縁体を用いることが好ましい。絶
縁膜16上に第２図（ｄ）に示すようゲート電極用の金属
層14を積層する。金属層14にはAuまたはTi、Ｗ等の高融
点金属、これらのシリサイドを用いることが好ましい。
に絶縁膜16を積層する。絶縁膜16の厚さは10nm以上にす
る。絶縁膜16にはMgO等酸化物超電導薄膜との界面で大
きな準位を作らない絶縁体を用いることが好ましい。絶
縁膜16上に第２図（ｄ）に示すようゲート電極用の金属
層14を積層する。金属層14にはAuまたはTi、Ｗ等の高融
点金属、これらのシリサイドを用いることが好ましい。
この金属膜14の不要な部分をエッチング等により除去
し、第２図（ｅ）に示すよう、ゲート電極４に加工す
る。絶縁膜16はそのままにして、上記のように形成され
たゲート電極４をマスクとして、酸素イオンを注入し、
酸化物層50の一部を超電導体化する。
し、第２図（ｅ）に示すよう、ゲート電極４に加工す
る。絶縁膜16はそのままにして、上記のように形成され
たゲート電極４をマスクとして、酸素イオンを注入し、
酸化物層50の一部を超電導体化する。
注入エネルギ150keV以下で上記のイオン注入を行った
後、基板５を450℃まで加熱し、30分間その温度を保持
する熱処理を行った。この熱処理により、基板５の酸化
物層50のゲート電極４の下方以外の部分には、第２図
（ｆ）に示すよう、酸化物超電導薄膜１と連続した超電
導ソース領域12および超電導ドレイン領域13が形成され
る。また、酸化物超電導薄膜１のゲート電極４の下側の
部分は超電導チャネル10となる。
後、基板５を450℃まで加熱し、30分間その温度を保持
する熱処理を行った。この熱処理により、基板５の酸化
物層50のゲート電極４の下方以外の部分には、第２図
（ｆ）に示すよう、酸化物超電導薄膜１と連続した超電
導ソース領域12および超電導ドレイン領域13が形成され
る。また、酸化物超電導薄膜１のゲート電極４の下側の
部分は超電導チャネル10となる。
上記のイオン注入−熱処理の工程に代えて、集束イオ
ンビーム照射して、超電導ソース領域12および超電導ド
レイン領域13を形成することも可能である。この場合、
集束イオンビームを照射する場合は、酸素イオンを照射
エネルギ150keV以下で照射することが好ましい。
ンビーム照射して、超電導ソース領域12および超電導ド
レイン領域13を形成することも可能である。この場合、
集束イオンビームを照射する場合は、酸素イオンを照射
エネルギ150keV以下で照射することが好ましい。
超電導ソース領域12および超電導ドレイン領域13が形
成されたら、第２図（ｇ）に示すよう、絶縁体膜16の不
要部分を除去し、絶縁層６を形成する。このとき、必要
に応じサイドエッチを促進し、絶縁層６の長さを短くす
る。最後に、ゲート電極４と同様にAuまたはTi、Ｗ、こ
れらのシリサイドを用いて、超電導ソース領域12および
超電導ドレイン領域13それぞれの上にソース電極２およ
びドレイン電極３を形成する。
成されたら、第２図（ｇ）に示すよう、絶縁体膜16の不
要部分を除去し、絶縁層６を形成する。このとき、必要
に応じサイドエッチを促進し、絶縁層６の長さを短くす
る。最後に、ゲート電極４と同様にAuまたはTi、Ｗ、こ
れらのシリサイドを用いて、超電導ソース領域12および
超電導ドレイン領域13それぞれの上にソース電極２およ
びドレイン電極３を形成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……酸化物超電導薄膜、 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……酸化物超電導薄膜、 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−281481（ＪＰ，Ａ) 特開 平１−170080（ＪＰ，Ａ) 特開 平２−234479（ＪＰ，Ａ) 特開 昭64−28876（ＪＰ，Ａ) 特開 平２−72685（ＪＰ，Ａ)
Claims (3)
- 【請求項１】基板上に成膜された酸化物超電導薄膜に形
成された超電導チャネルと、超電導チャネルの両側に配
置され、酸化物超電導体で形成された超電導ソース領域
および超電導ドレイン領域と、超電導ソース領域および
超電導ドレイン領域上にそれぞれ配置されて該超電導チ
ャネルに電流を流すソース電極およびドレイン電極と、
前記超電導チャネル上に配置されて該超電導チャネルに
流れる電流を制御するゲート電極を具備する超電導素子
において、前記超電導ソース領域および超電導ドレイン
領域が、前記酸化物超電導体と等しい構成元素を有し結
晶中の酸素量が少なく超電導性を示さない酸化物で形成
された平坦な上面を有する非超電導領域で互いに分離さ
れ、前記超電導チャネルを形成する酸化物超電導薄膜が
平坦な上面を有するｃ軸配向の薄膜であり、前記超電導
チャネルが前記非超電導領域上に配置されていることを
特徴とする超電導素子。 - 【請求項２】超電導ソース領域および超電導ドレイン領
域が、超電導チャネルよりも厚いことを特徴とする請求
項１に記載の超電導素子。 - 【請求項３】基板上に酸素イオン注入により酸化物超電
導体となる酸化物の層を形成する工程と、該酸化物層上
に超電導チャネルとなる薄い酸化物超電導薄膜を形成す
る工程と、該酸化物超電導薄膜上にゲート絶縁膜となる
薄い絶縁膜を形成する工程と、該絶縁膜上にゲート電極
を形成する工程と、ゲート電極をマスクとして絶縁膜上
から前記酸化物層に酸素イオンを注入し、超電導ソース
領域および超電導ドレイン領域を形成する工程とを含む
ことを特徴とする超電導素子の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257855A JP2641971B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
| CA002052380A CA2052380C (en) | 1990-09-27 | 1991-09-27 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| EP91402594A EP0478464B1 (en) | 1990-09-27 | 1991-09-27 | Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
| DE69127418T DE69127418T2 (de) | 1990-09-27 | 1991-09-27 | Herstellungsverfahren eines supraleitenden Bauelements mit extrem dünnem supraleitenden Kanal aus supraleitendem Oxidmaterial |
| US08/652,846 US5717222A (en) | 1990-09-27 | 1996-05-23 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257855A JP2641971B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134885A JPH04134885A (ja) | 1992-05-08 |
| JP2641971B2 true JP2641971B2 (ja) | 1997-08-20 |
Family
ID=17312105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257855A Expired - Lifetime JP2641971B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641971B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2641447B2 (ja) * | 1987-05-13 | 1997-08-13 | 株式会社日立製作所 | 超電導スイツチング素子 |
| JPS6428876A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Manufacture of superconducting 3-terminal element |
| JPH01170080A (ja) * | 1987-12-25 | 1989-07-05 | Furukawa Electric Co Ltd:The | 超電導ｆｅｔ素子 |
| JPH0272685A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 超伝導弱結合部の形成方法 |
| JP2973423B2 (ja) * | 1989-03-07 | 1999-11-08 | 日本電気株式会社 | 超伝導素子とその製造方法 |
-
1990
- 1990-09-27 JP JP2257855A patent/JP2641971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134885A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862137B2 (ja) | 超電導トランジスタ | |
| US5717222A (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| JP2641969B2 (ja) | 超電導素子および作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2641977B2 (ja) | 超電導素子の作製方法 | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
| JP2641974B2 (ja) | 超電導素子および作製方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2656853B2 (ja) | 超電導素子および作製方法 | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2614941B2 (ja) | 超電導素子および作製方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP2641975B2 (ja) | 超電導素子および作製方法 |